2020 年全国硕士研究生招生考试计算机学科专业基础试题之

计算机组成原理科目试题

学号：_____　　班级：_____　　姓名：_____

一、单项选择题

第 01~40 小题，每小题 2 分，共 80 分。下列每题给出的四个选项中，只有一个选项最符合试题要求。

12. 下列给出的部件中，其位数（宽度）一定与机器字长相同的是（ B ）。

I. ALU　　II. 指令寄存器　　III. 通用寄存器　　IV. 浮点寄存器

A. 仅 I 和 II

B. 仅 I 和 III

C. 仅 II 和 III

D. 仅 II、III 和 IV

13. 已知带符号整数用补码表示，float 型数据用 IEEE 754 表示，假定变量 x 的类型只可能是 int 或 float，当 x 的机器数为 C800 0000H 时，x 的值可能是（ A ）。

A. -7×2^{27}

B. -2^{16}

C. 2^{17}

D. 25×2^{27}

14. 在按字节编址，采用小端方式的 32 位计算机中，按边界对齐方式为以下 C 语言结构型变量 a 分配存储空间：

```
Struct record{
    short x1;
    int x2;
}a;
```

若 a 的首地址为 2020FE00H，a 的成员变量 x2 的机器数为 1234 0000H，则其

中 34H 所在存储单元的地址是（ D ）。

A. 2020FE03H

B. 2020FE04H

C. 2020FE05H

D. 2020FE06H

15. 下列关于 TLB 和 Cache 的叙述中，错误的是（ D ）。

A. 命中率都与程序局部性有关

B. 缺失后都需要去访问主存

C. 缺失处理都可以由硬件实现

D. 都由 DRAM 存储器组成

16. 某计算机采用 16 位定长指令字格式，操作码位数和寻址方式位数固定，指令系统有 48 条指令，支持直接、间接、立即、相对 4 种寻址方式。单地址指令中，直接寻址方式的可寻址范围是（ A ）。

A. 0~255

B. 0~1023

C. -128~127

D. -512~511

17. 下列给出的处理器类型中，理想情况下，CPI 为 1 的是（ B ）。

I. 单周期 CPU　　II. 多周期 CPU

III. 基本流水线 CPU　　IV. 超标量流水线 CPU

A. 仅 I 和 II

B. 仅 I 和 III

C. 仅 II 和 IV

D. 仅 III 和 IV

18. 下列关于“自陷”（Trap，也称陷阱）的叙述中，错误的是（ A ）。

A. 自陷是通过陷阱指令预先设定的一类外部中断事件

B. 自陷可用于实现程序调试时的断点设置和单步跟踪

C. 自陷发生后 CPU 将转去执行操作系统内核相应程序

D. 自陷处理完成后返回到陷阱指令的下一条指令执行

19. QPI 总线是一种点对点全工同步串行总线，总线上的设备可同时接收和发送消息，每个方向可同时传输 20 位信息（16 位数据+4 位校验位），每个 QPI 数据包有 80 位信息，分 2 个时钟周期传送，每个时钟周期传递 2 次。因此，QPI 总线带宽为：每秒传送次数×2B×2。若 QPI 时钟频率为 2.4GHz，则总线带宽为（ C ）。

A. 4.8GBps

B. 9.6GBps

C. 19.2GBps

D. 38.4GBps

20. 下列事件中，属于外部中断事件的是（ C ）。

I. 访存时缺页　　II. 定时器到时　　III. 网络数据包到达

A. 仅 I 和 II

B. 仅 I 和 III

C. 仅 II 和 III

D. I、II 和 III

21. 外部中断包括不可屏蔽中断（NMI）和可屏蔽中断，下列关于外部中断的叙述中，错误的是（ B ）。

A. CPU 处于关中断状态时，也能响应 NMI 请求

B. 一旦可屏蔽中断请求信号有效，CPU 将立即响应

C. 不可屏蔽中断的优先级比可屏蔽中断的优先级高

D. 可通过中断屏蔽字改变可屏蔽中断的处理优先级

22. 若设备采用周期挪用 DMA 方式进行输入和输出，每次 DMA 传送的数据块大小为 512 字节，相应的 I/O 接口中有一个 32 位数数据缓冲寄存器。对于数据输入过程，下列叙述中，错误的是（ C ）。

A. 每准备好 32 位数据，DMA 控制器就发出一次总线请求

B. 相对于 CPU，DMA 控制器的总线使用权的优先级更高

C. 在整个数据块的传送过程中，CPU 不可以访问主存储器

D. 数据块传送结束时，会产生“DMA 传送结束”中断请求

二、综合应用题

第 41~47 小题，共 70 分。

43. （13 分）有实现 $x \times y$ 的两个 C 语言函数如下：

unsigned umul (unsigned x, unsigned y) {return $x * y$;}

int imul (int x, int y) {return $x * y$;}

假定某计算机 M 中 ALU 只能进行加减运算和逻辑运算。请回答下列问题。

1）若 M 的指令系统中没有乘法指令，但有加法、减法和位移等指令，则在 M 上也能实现上述两个函数中的乘法运算，为什么？

答：乘法运算可以通过加法和移位来实现。编译器可以将乘法运算转换为一个循环代码段，在循环代码段中通过比较、加法和移位等指令实现乘法运算。

2）若 M 的指令系统中有乘法指令，则基于 ALU、位移器、寄存器以及相应控制逻辑实现乘法指令时，控制逻辑的作用是什么？

答：控制逻辑的作用是控制循环次数，控制加法和移位操作。

3）针对以下三种情况：①没有乘法指令；②有使用 ALU 和位移器实现的乘法指令；③有使用阵列乘法器实现的乘法指令，函数 umul()在哪种情况下执行时间最长？哪种情况下执行的时间最短？

答：①最长，③最短。对于①，需要用循环代码段（即软件）实现乘法运算，因而需要反复执行很多条指令，而每条指令都需要取指令、译码、取数、执行并保存结果，所以执行时间很长；对于②和③，都只需用一条乘法指令实现乘法操作，不过②中的乘法指令需要多个时钟周期才能完成，而③中的乘法指令可以在一个时钟周期内完成，所以③的执行时间最短。

4）n 位整数乘法指令可保存 $2n$ 位乘积，当仅取低 n 位作为乘积时，其结果可能会发生溢出。当 $n=32$，$x=2^{31}-1$，$y=2$ 时，带符号整数乘法指令和无符号整数乘法指令得到的 $x \times y$ 的 $2n$ 位乘积分别是什么（用十六进制表示）？此时函数 umul()和 imul()的返回结果是否溢出？对于无符号整数乘法运算，

当仅取乘积的低 n 位为乘法结果时，如何用 $2n$ 位乘积进行溢出判断？

答：当 n=32，x = 2^{31}-1，y=2 时，带符号整数和无符号整数乘法指令得到的 64 位乘积都是 0000 0000 FFFF FFFEH。int 型的表示范围为[-2^{31},2^{31}-1]，故函数 imul()的结果溢出。unsigned int 型的表示范围为[0,2^{32}-1]，故函数 umul()的结果不溢出。对于无符号整数乘法，若乘积高 n 位全为 0，即使低 n 位全为 1 也正好是2^{32}-1，不溢出，否则溢出。

44. （10 分）假定主存地址为 32 位，按字节编址，指令 Cache 和数据 Cache 与主存之间均采用 8 路组相联映射方式，直写（Write Through）写策略和 LRU 替换算法，主存块大小为 64B，数据区容量各为 32KB。开始时 Cache 均为空。请回答下列问题。

1）Cache 每一行中标记（Tag）、LRU 位各占几位？是否有修改位？

答：主存块大小为 64B=2^6字节，所以主存地址低 6 位为块内地址，Cache 组数为 32KB/(64B×8)=64=2^6，故主存地址中间 6 位为 Cache 组号，主存地址中高 32-6-6=20 位为标记；采用 8 路组相联映射，故每行中的 LRU 位占 3 位；采用直写方式，故没有修改位。

2）有如下 C 语言程序段：

```
for (k = 0; k < 1024; k++)
s[k] = 2 * s[k];
```

若数组 s 及其变量 k 均为 int 型，int 型数据占 4B，变量 k 分配在寄存器中，数组 s 在主存中的起始地址为 0080 00C0H，则该程序段执行过程中，访问数组 s 的数据 Cache 缺失次数为多少？

答：0080 00C0H = 0000 0000 1000 0000 0000 0000 1100 0000B，主存地址的低 6 位为块内地址，为全 0，故 s 位于一个主存块的开始处，占 1024×4B/64B=64 个主存储块；在执行程序段的过程中，每个主存块中的 64B/4B=16 个数组元素依次读、写 1 次，因而对每个主存块，总是第一次访问缺失，此时会将整个主存块调入 Cache，之后每次都命中。综合上，数组 s 的数据 Cache 访问缺失次数为 64 次。

3）若 CPU 最先开始的访问操作是读取主存单元 0001 0003H 中的指令，简要说明从 Cache 中访问该指令的过程，包括 Cache 缺失处理过程。

答：0001 0003H = 0000 0000 0000 0001 0000 0000 0000 0011B，根据主存地址划分可知，组索引为 0，故该地址所在主存块被映射到 Cache 的第 0 组；因为 Cache 初始为空，所有 Cache 行的有效位均为 0，所以 Cache 访问缺失。此时，将该主存块取出后存入指令 Cache 的第 0 组的任意一行，并将主存地址高 20 位（00010H）填入该行标记字段，设置有效位，修改 LRU 位，最后根据块内地址 000011B 从该行中取出相应的内容。