gisele Cieveiro Bibliografia: Patterson e Hennessy - Organização e Projeto de Comp. : A interface Hardwere / Softwere 3º Edição Stalings 82 Ed. · Arq. de comp - » Quantitative MF = 0,3 * MT + 0,7 MP P1: 29/04 P2: 17/06 Atendimento o 22 das 14h às 17h I1 -> 252 gisclesc@ usp.br Capíbulas Y e 6 - Pablerson MMM 5 inal de clack sincrowez execução do compitador IIII - Prequência meror. Menos cidos por und de tempo. c/ instrução demora um núm de citlos, não tempo. A de cima executando mais ciclos por segundo executa mais repidemente.

1260 (* 100/160 [0, 16

201. mais répide

Para fazer algo mais raspido, deve-se atimizar o en que a impreto serri meior.

La ferramente para quantificar o gambo.

Lo quanto une abmerções pade methorer a desempetito e se vale apera investir, alternatives

Speed up = Texect sem melhoriz

Texec com melhoriz

de ofiniezação

Fractionhanced (A ser melhorada)

ex: exec. Total = 60s parte que recebe melhorie = 20s Fractionenhanced -D 70/60

mellors e gento de mellorie o Speedupenhanced los

Speedup averall = 1 (! - fraction) + fraction speedup parte que não modor SEM MELHORIA

FP - o céleule de Panto flutuente

fr = 20

fr = 89


Dependent de la en 201. de tempo.

1 0,80 + 0,20/10

13 obererso exemp

 $\frac{1}{0.5 + 0.95} = \frac{2.45}{0.95} = 1.33$

Possive's melhorias Sugle care invitation (14/03/13 -parmento na vel. de clock nomethorie na org. de processador que dinimem a CPI -1 melhorie no compilador, que dinimen a CPI e/ou contagen - r escelles de algoritmo/linguagem que afetam à cont. de instr. Prove 9 11/03/13 Como obinizar a Majquina 8 -cap 6 or 4 - Palterson Busca R Execução - Cap 12.4 - Stallings (82 ed.) Simplificadomente. Intigamente + CPO dedicada + ficava octosa na - Prefetch enquanto processador esta executando Els -D foi fetz è multiprogramação. - o enqt. und instrução para bela mente pode parocessador esta esperando E/s ele coloca outro ser feitz à bosca da execução seguinte processo pl ser executado. pois à busce e mto nois sin ples que à execução. Então eta fica ociosa dabra no de execuções pets devido a d'minuição pela metade do tempo, en condições ideas. To Desvis condicional - D has se grande otimização, pois afete sabe ainde se, a instrução todas as instruções realizadas. 2 ser executada e a x ou a E executa buica - Dexecuta



Arg

Arg

Debusca entecipada da instrução alvo. Mantém no

11/03/13

regis trador até a condição ser vista

regis trador até a condição brue, branch. Caso contrário PCH

ex: bat o branch greater than se condição brue, branch. Caso contrário PCH

La memória de laço de p repetição o propeline chuta que sempre voltará no loop. Ele sé errará uma vez.

La previsão de desvio La sempre eluta pl divita ou esq. La baseada en opcopte (até 75% de sociese) la baseada en estatisticas

Mesma Arquite Gura - MIPS, por exemple Lo pode haver d'ferença na implementação, por isso a CPI pade deser ser diferente en cada mégina [ex] Multiplicação - o diversos dolds Lo circuito im plementado com multiplicação Não existe paraletismo de instruções, mas sim de estagias. Aparas 1 instrução terminada por vez. Técnices Dinâmicas para Desvis de Pipeline Go Baseado en Histoirico - o bit onico (quarda apenas o ollimo) rtabela de historicos -> Afreso de Desvio - Fazer a busca da no na hora que obtiver a resultado do des ro. micropiogiame - sequences byice RISC -D Comp con conj de instr. reduzido de una deda arq. Loparde ne de registrad. (prop. geral) la Enfare na otimização da pipeline. La tamanho Rixo dos instruções Lomenes moder de enderecomo Lo undade de controle. truha memoria de controle

o micro programa. No PISC à logice de instr. esteue implementada no

-1 custo do software m custo de hardware Un gap semântico > grandes conj. de instruções 4) Programação mais simples, porém Complexo. esfact tou pl programader e compilador pencontrar was caso, commer pare etimize. lo. Características da execução Lo pesquisar e analisar dados da exercição Lo operandos utilizados, operações realizadas, medas de en - Tran feitas intas mavimentações de dados, condicionais, desviss

1. Operações de atribuição são into freq. (movimentação de dades)

2. O perandos, Lo escalarer lint, float .-) Lovenières locais

3. Desvios Conditioners ocorren con frequência Lo afeta PIPELINE!

4. Chamadas e Retornos de procedmentos.

CISC - Demorado dependende da 9tdade de parâmetros Solvição Proposta Za pilha

- poucos níves de aumhamento

-D lidere com ver. locas


Maguina RISC

provito mas rapido que memoria o tempo todo.

Hardware + Software (compilator of fazer anothese -> grande n° de registradores pluso eficiente)

- D Hardware Simplificado

- D Projeto de Pipeline cuidadeso



Ciclo de Instrução

Busco - DExecução - D Interior ções

Decad. buico de operandos

ler new par ome do dete path Lo entender o que esté pronte no data part en cade lopara que se entende o funcionamento de pipeline * visão geral de pipeline é fondamental REtambém Hazards e conflitos

Hazards + Conflito

P. Estrubural

2. De dos impõe limiteções a pipelne
3. Desvio/Controle limpõe limiteções a possível realizar pas estagios em patelelo


1. → Restrição de Hardware → na dada implementação For colocada algum


Losexi esta realizande um loade e por questão estrutural vão e possível utilizar load ao mesmo tempo.

Malguém receberiz prioridade e outro aguardaria

sub depende que o \$500 esteje pronto para ser 2. - P ad \$50, \$60, \$61 sub dez , \$50, \$63 utilizade







Ferwarding puser a que Ricon promto a mais répudo possétuel.

Caso vacê "chube" o de desvio e este estiver errado, então você se freiz uma penal dade.

Atreso de dervio

lor é aguarde da até que Ex econtess, para que se tenhe certeza e não haja peralidade.

15/04/13

BRANCH [IF- [ID- [EX + [MEM]

Risc rentender o parqué des caracteristicas. Loctinizar aperações mas utilizadas do coc.

Volidopolosos

No compilador verificare melhor forma de se otimizar ouso dos registradores,
reutilizande-os no tempo em que elas não são oblizadas motomente.

Colevação de grafas o vizinhas estão sendo utilizadas ao mesmo tempo

CISC - Placilitare into desenvolvimento de So e Compiladores - pois complexidade ficava a cargo de hardwaren.

-> compilador ficava bloqueado, por não podra alberar funciona mento de funções "grandes" e comple Lopara obiniza xas implem por hardware.

→ meméria era limitada → pogramas menores evam methores p/ evitar paginação e seeks no disco.

Lo mider conforme memoria la bareteanta.

Características | RISC

-D1 instrução por ciolo

- -D operações de reg. para registrador (major velocidade)
- -p poucas e simples modes de end. [para que sejan mas simples as instr.
 -p poucas e simples formatos de inst.]
 implementado via hardware.
 -p sem micro programa.

e colorado un prop depor do imp, pois ele só sabera o endrereso da próx. opção após a execução. Evila de carregar o end. seguinte e o cupar a cpu. Colora a bolha para ja seter o valor.

Problemas RISC e CISC Não são dictamente comparaires