


Sistemas Digitais (SD)

Lógica Programável





Aula Anterior

Na aula anterior:

- ► Circuitos de controlo, transferência e processamento de dados
- ► Exemplo de uma arquitectura simples de um processador



Planeamento

SEMANA	TEÓRICA 1	TEÓRICA 2	PROBLEMAS/LABORATÓRIO
17/Fev a 21/Fev	Introdução	Sistemas de Numeração	
24/Fev a 28/Fev	CARNAVAL	Álgebra de Boole	P0
02/Mar a 06/Mar	Elementos de Tecnologia	Funções Lógicas	VHDL
9/Mar a 13/Mar	Minimização de Funções	Minimização de Funções	LO
16/Mar a 20/Mar	Def. Circuito Combinatório; Análise Temporal	Circuitos Combinatórios	P1
23/Mar a 27/Mar	Circuitos Combinatórios	Circuitos Combinatórios	L1
30/Mar a 03/Abr	Circuitos Sequenciais: Latches	Circuitos Sequenciais: Flip-Flops	P2
06/Abr a 10/Abr	FÉRIAS DA PÁSCOA	FÉRIAS DA PÁSCOA	FÉRIAS DA PÁSCOA
13/Abr a 17/Abr	Caracterização Temporal	Registos	L2
20/Abr a 24/Abr	Contadores	Circuitos Sequenciais Síncronos	P3
27/Abr a 01/Mai	Síntese de Circuitos Sequenciais Síncronos	Síntese de Circuitos Sequenciais Síncronos	L3
04/Mai a 08/Mai	Exercícios Tes	Memórias ste 1	P4
11/Mai a 15/Mai	Máq. Estado Microprogramadas: Circuito de Dados e Circuito de Controlo	Máq. Estado Microprogramadas: Microprograma	L4
18/Mai a 22/Mai	Circuitos de Controlo, Transferência e Processamento de Dados de um Processador	Lógica Programável	P5
25/Mai a 29/Mai	P6	P6	L5

J



Sumário

Tema da aula de hoje:

- ▶ Lógica programável:
 - ROM
 - PLA
 - PAL
 - FPGA
- ▶ Linguagens de descrição de hardware
 - VHDL

Bibliografia:

 G. Arroz, C. Sêrro, "Sistemas Digitais: Apontamentos das Aulas Teóricas", IST, 2005: Capítulo 18 (disponível no Fenix)



Programmable Logic Device

PLD: Programmable Logic Device

- Vários dispositivos disponíveis com a possibilidade de programação da função lógica implementada:
 - ROM: Read-Only Memory (ROM, PROM, EPROM, EEPROM, etc...)
 - PLA: Programmable Logic Array
 - PAL: Programmable Array Logic
 - FPGA: Field Programmable Gate Array
- ► Função: implementação, num só circuito integrado, de circuitos com lógica combinatória (e/ou sequencial) de média complexidade, que de outra forma seriam implementados com vários circuitos integrados.



ROM: Read-Only Memory

- Diferentes famílias disponíveis:
 - ROM mask programmable ROM
 - PROM field Programmable ROM
 - EPROM Erasable Programmable ROM
 - EEPROM Electrically Erasable Programmable ROM








ROM: Read-Only Memory





Como implementar uma função booleana F(W,X,Y,X) definida pela tabela de verdade?

Pal	lavra	#
	0	
	1	
	2	
	3	
	4	
	5	
	6	
<i>></i>	7	
	8	
	9	
	10	
	11	
	12	
	13	
	14	
	15	

	W_H A3	X_H A2	Y_H A1	Z_H A0	Dados
ĺ	L	L	L	L	Н
	$_{ m L}$	L	L	Н	L
	$_{ m L}$	${ m L}$	Н	$_{ m L}$	Н
	\mathbf{L}	L	Н	$_{ m H}$	Н
	\mathbf{L}	Η	L	$_{ m L}$	L
	\mathbf{L}	Η	L	H	L
	$_{ m L}$	Н	Н	${ m L}$	L
	$_{ m L}$	Η	Н	H	Н
	Н	L	L	$_{ m L}$	Н
	Н	L	L	$_{\mathrm{H}}$	Н
	Н	L	Н	L	Н
	Н	L	Н	$_{ m H}$	L
	Н	$_{\mathrm{H}}$	L	$_{\rm L}$	Н
	Н	Η	L	$_{ m H}$	L
	Н	$_{\mathrm{H}}$	Н	L	L
	Н	$_{\mathrm{H}}$	Н	$_{ m H}$	Н




ROM: Read-Only Memory

Palavra #	
0	
1	
2	
3	
4	
5	
6	
7	
8	
9	
10	
11	
12	
13	

14

15


W_H A3	X_H A2	Y_H A1	Z_H A0	Dados
L	L	L	L	Н
L	\mathbf{L}	\mathbf{L}	H	L
L	$_{\rm L}$	H	L	Н
L	L	H	H	Н
L	$_{\mathrm{H}}$	\mathbf{L}	L	L
L	$_{\mathrm{H}}$	${\bf L}$	H	L
L	$_{\mathrm{H}}$	H	L	L
L	\mathbf{H}	H	Н	Н
Н	L	\mathbf{L}	L	Н
Н	$_{ m L}$	\mathbf{L}	H	Н
Н	L	H	L	Н
Н	${\bf L}$	Η	H	L
Н	$_{\mathrm{H}}$	${\bf L}$	L	Н
Н	$_{\mathrm{H}}$	L	H	L
Н	$_{\mathrm{H}}$	H	L	L
Н	Η	Η	H	Н






ROM: Read-Only Memory

▶ Exemplo:




A ROM pode ser vista como uma matriz de ANDs não programável (do descodificador), correspondente a todos os mintermos possíveis, seguida de uma matriz de ORs programável (uma porta por cada saída).





ROM: Read-Only Memory




- ▶ Ao contrário de outros dispositivos (ver a seguir), a ROM não impõe restrições no número de mintermos gerados (2ⁿ) e agrupados.
- ▶ Exemplo:
 - uma ROM de 8k x 8 bits pode implementar, no máximo, 8 funções booleanas simples (uma por cada saída) de 13 variáveis booleanas (porque 8k = 2¹³).



ROM: Read-Only Memory

- ▶ Exemplos de aplicação:
 - Implementação de funções booleanas combinatórias (genéricas);
 - Implementação de sistemas sequenciais micro-programados;
 - Armazenamento, em memória não volátil, de programas executados por processadores;
 - Exemplo: configuração do sistema de interface de entradas e saídas (BIOS) de um computador.







ROM: Read-Only Memory

▶ Vantagens:

- Facilidade e rapidez de definição do seu conteúdo a partir da tabela de verdade da função;
- Existe software para programação automática;
- Pouco dispendiosas.

▶ Desvantagens:

- Uma vez que gera todos os mintermos para o conjunto de variáveis de entrada, conduz a desperdício de recursos, caso esses mintermos não sejam utilizados pela função;
- Quando o número de entradas é muito elevado, pode tornar-se impraticável a utilização de ROMs, devido à limitação do número de entradas;
- Mais <u>lenta</u> e consome mais <u>potência</u> do que circuitos dedicados.




ROM: Read-Only Memory - Exemplo

Desperdício:

mintermos não utilizados saídas não utilizadas

Tabela de Verdade


A_H	B_H	C_H	D_H	F1_H	F2_H
L	L	L	L	L	Н
$_{\rm L}$	$_{\rm L}$	\mathbf{L}	Η	Н	H
$_{\rm L}$	$_{\rm L}$	$_{\mathrm{H}}$	L	L	\mathbf{L}
L	L	Η	Н	Н	L
${\bf L}$	Η	L	\mathbf{L}	L	H
$_{\rm L}$	\mathbf{H}	$_{\rm L}$	Η	Н	H
$_{\rm L}$	$_{\mathrm{H}}$	$_{\mathrm{H}}$	$_{\rm L}$	L	$_{\rm L}$
L	Η	Η	H	Н	H
Η	L	L	\mathbf{L}	Н	L
H	$_{\rm L}$	$_{\rm L}$	Η	L	H
H	$_{\rm L}$	H	$_{\rm L}$	Н	L
Н	L	\mathbf{H}	H	Н	L
Н	Н	L	$_{\rm L}$	L	H
Н	\mathbf{H}	$_{\rm L}$	Н	L	H
H	\mathbf{H}	\mathbf{H}	$_{\rm L}$	L	L
Н	Н	Н	Н	Н	Н





PLA: Programmable Logic Array


- ▶ Para ultrapassar os inconvenientes da utilização de ROMs, os fabricantes de circuitos integrados conceberam dispositivos programáveis (PLDs), com restrições ao nível de:
 - Nº de entradas (n)
 - Nº de portas AND (p)
 - Nº de portas OR (q)





PLA: Programmable Logic Array

- ▶ Para ultrapassar os inconvenientes da utilização de ROMs, os fabricantes de circuitos integrados conceberam dispositivos programáveis (PLDs), com restrições ao nível de:
 - Nº de entradas (n)
 - Nº de portas AND (p)
 - Nº de portas OR (q)



▶ Consequências:

- Cada uma das q funções tem de ser expressa numa soma de produtos;
- O número total de implicantes disponíveis não pode ultrapassar p.



► Estas restrições não existem nas ROMs, pois todos os mintermos estão disponíveis nas saídas do descodificador interno da ROM.




PLA: Programmable Logic Array



• n = 4 entradas

• p = 6 portas AND

• q = 2 portas OR



 ≥ 1



PLA: Programmable Logic Array – Exemplo

- ▶ Exemplo:
 - n = 4 entradas
 - p = 6 portas AND
 - q = 2 portas OR

Tabela de Verdade


A_H	В_Н	С_Н	D_H	F1_H	F2_H
L	L	L	L	L	Н
L	$_{\rm L}$	$_{\rm L}$	H	Н	H
L	$_{\rm L}$	$_{\mathrm{H}}$	L	L	L
L	$_{\rm L}$	\mathbf{H}	H	Н	L
L	\mathbf{H}	L	$_{\rm L}$	L	H
L	H	$_{\rm L}$	Н	Н	H
L	$_{\mathrm{H}}$	$_{\mathrm{H}}$	$_{\rm L}$	L	L
L	Η	Η	Н	Н	H
Н	\mathbf{L}	L	\mathbf{L}	Н	L
Н	$_{\rm L}$	$_{\rm L}$	H	L	H
Н	$_{\rm L}$	H	L	Н	L
Н	L	Η	Н	Н	L
Н	Η	L	\mathbf{L}	L	H
Н	H	$_{\rm L}$	Н	L	H
Н	H	\mathbf{H}	L	L	${ m L}$
Н	Η	H	Н	Н	Н

$\setminus C$	D				
AB	00	01	11	10	
00	0	1	1	0	
01	4 0	5 1	7 1	6 0	
11	0	0	15	0	
10	8 1	9 0	1 1	1	

$$F1 = \overline{A}D + CD + A\overline{B}\overline{D}$$



- 3 portas AND
- 1 porta OR
- Saída não negada (porta XOR)



$$F2 = \overline{A}\,\overline{C} + B\,\overline{C} + \overline{C}\,D + B\,D$$



- ortas AND
 - 1 porta OR
- Saída não negada (porta XOR)

3 + 4 = 7 portas AND !!!



PLA: Programmable Logic

▶ Observação:


 Se agruparmos os maxtermos, em vez dos mintermos, obteremos uma expressão mais simples

Problema:


 A PLA n\u00e3o tem estrutura que facilite o uso de produtos de somas

Alternativa:

- Obter a expressão na negação de F2: F2
- Depois nega-se esta negação: F2 = F2



$$F2 = \overline{A}\,\overline{C} + B\,\overline{C} + \overline{C}\,D + B\,D$$






PLA: Programmable Logic Array – Exemplo

- ▶ Exemplo:
 - n = 4 entradas
 - p = 6 portas AND
 - q = 2 portas OR

Tabela de Verdade

A_H	B_H	C_H	D_H	F1_H	F2_H
L	L	L	L	L	Н
L	$_{\rm L}$	$_{\rm L}$	H	Н	H
L	$_{\rm L}$	\mathbf{H}	L	L	L
L	L	Η	Н	Н	L
L	\mathbf{H}	\mathbf{L}	\mathbf{L}	L	H
L	$_{\mathrm{H}}$	$_{\rm L}$	H	Н	H
L	$_{\mathrm{H}}$	\mathbf{H}	L	L	L
L	Η	Η	Н	Н	H
Н	L	L	\mathbf{L}	Н	L
Н	$_{\rm L}$	$_{\rm L}$	Η	L	H
Н	$_{\rm L}$	\mathbf{H}	L	Н	L
Н	L	Η	Н	Н	L
Н	Η	L	\mathbf{L}	L	H
Н	$_{\mathrm{H}}$	$_{\rm L}$	Н	L	H
Н	H	\mathbf{H}	L	L	L
Н	Н	Н	Н	Н	Н



- 5 portas AND
- 2 porta OR
- 1 saída não negada (F1)
- 1 saída negada (F2)






PLA: Programmable Logic Array – Exemplo

- ► Exemplo:
 - n = 4 entradas
 - p = 6 portas AND
 - q = 2 portas OR

Tabela de Verdade


A_H	В_Н	С_Н	D_H	F1_H	F2_H
L	L	L	L	L	Н
L	$_{\rm L}$	$_{\rm L}$	H	Н	H
L	$_{\rm L}$	$_{\mathrm{H}}$	L	L	${ m L}$
L	L	Η	Н	Н	\mathbf{L}
L	\mathbf{H}	L	\mathbf{L}	L	H
L	H	$_{\rm L}$	H	Н	H
L	H	\mathbf{H}	L	L	L
L	Н	H	H	Н	H
Н	L	L	\mathbf{L}	Н	\mathbf{L}
Н	$_{\rm L}$	$_{\rm L}$	H	L	H
Н	$_{\rm L}$	H	L	Н	L
Н	L	Η	H	Н	${ m L}$
Н	Η	L	\mathbf{L}	L	H
Н	\mathbf{H}	$_{\rm L}$	Н	L	H
Н	H	\mathbf{H}	L	L	L
Н	Н	Н	Н	Н	Н






PLA: Programmable Logic Array

- ► Exemplo: PLS100 (Philips)
 - 16 entradas
 - p = 48 portas AND
 - q = 8 portas OR










Programação

- ▶ One-Time-Programming (OTP) podem ser programados apenas uma única vez
 - Aquando da programação, existem fusíveis que são "queimados" e que irão definir os operandos de cada mintermo.






Programação

 O programador está ligado a um computador (PC), que lê um ficheiro com a tabela de verdade pretendida para o circuito









ROMs vs PLAs

ROMs vs PLAs

No caso das ROMs, as ligações das portas AND estão <u>fixas</u> e é possível <u>programar</u> as ligações das portas OR:




No caso das PLAs, tanto as ligações das portas AND como as ligações das portas OR são <u>programáveis</u>:





PAL: Programmable Array Logic

No caso das PALs, as ligações entre as portas AND e as portas OR estão <u>fixas</u>, e apenas é possível programar as ligações das portas AND às entradas:





- ▶ Restrições:
 - Cada uma das q funções tem de ter a forma de uma soma de produtos;
 - O número de implicantes da soma não pode exceder p <u>por função</u> (numa PLA, o número de implicantes (p) é <u>partilhado por todas as funções</u>).



PALs vs PLAs

PALs vs PLAs:








■ PAL: Programmable Array Logic


- Uma das linhas de saída pode ser realimentada para o interior da PAL, para permitir construir funções que necessitem de um maior número de portas AND.
- Algumas PALs incluem também flipflops nas saídas, de modo a permitir realizar <u>circuitos sequenciais</u>.






■ PAL: Programmable Array Logic

▶ Exemplo:



Realimentação da saída da função W (que corresponde, também, a mintermos da função Z), a fim de alargar o número de operandos da porta AND.







■ PAL: Programmable Array Logic

► Exemplo: PAL16L8










FPGA: Field-Programmable Gate Array


Dispositivo constituído por uma grelha com milhares de blocos lógicos programáveis interligados entre si (CLB: Configurable Logic Blocks), em que cada bloco implementa uma função booleana simples:





Configurable Logic Block (CLB)


- ▶ Pode ser constituído por:
 - Look-Up Table (LUT), semelhante a uma ROM, que permite definir uma qualquer função combinatória arbitrária de n entradas
 - Elemento de memória (ex: Flip-Flop), ligado à saída da LUT, que permite a realização de circuitos sequenciais.
- ► Exemplo (simples):





■ FPGA: Field-Programmable Gate Array


- A programação/configuração é feita aquando do ciclo de inicialização, em que a FPGA lê um ficheiro de configuração (.bit) a partir de uma ROM externa, a fim de <u>configurar</u>:
 - LUTs de todos os CLBs;
 - MUXs de saída de todos os CLBs;
 - Interligações entre CLBs;
 - Memórias internas;
 - Interface com o exterior (I/O).
- ▶ Pode ser configurada múltiplas vezes!





FPGA: Field-Programmable Gate Array

- ▶ O grande número de CLBs (>10⁶) actualmente disponibilizados por FPGAs de última geração permite a integração e implementação, num único chip, de:
 - Vários processadores (sistemas multi-core)
 - Processadores Digitais de Sinal (DSP)
 - Micro-controladores
 - Memórias, etc.




▶ Programação:

- Dada a elevada complexidade dos circuitos envolvidos, estes dispositivos são geralmente programados através de linguagens de descrição de circuitos (*Hardware Description Languages – HDL*):
 - o VHDL
 - Verilog



VHDL (VHSIC Hardware Description Language)

► Exemplo 1: multiplexer 2:1



```
entity MUX is
  port (
    A : in std_logic;
    B : in std_logic;
    Sel : in std_logic;
    Out : out std_logic);
end entity MUX;


architecture RTL of MUX is
begin
    Out <= A when Sel = '1' else B;
end architecture RTL;</pre>
```

NOTA: esta informação é disponibilizada para efeitos meramente ilustrativos, não fazendo parte do programa de "Sistemas Digitais".



VHDL (VHSIC Hardware Description Language)

► Exemplo 2: somador binário



```
entity ADDER is
  generic (
    WIDTH : in natural := 32);
port (
    OP1 : in std_logic_vector(WIDTH-1 downto 0);
    OP2 : in std_logic_vector(WIDTH-1 downto 0);
    SUM : out std_logic_vector(WIDTH-1 downto 0));
end entity ADDER;


architecture RTL of ADDER is
begin
    SUM <= OP1 + OP2;
end architecture RTL;</pre>
```

NOTA: esta informação é disponibilizada para efeitos meramente ilustrativos, não fazendo parte do programa de "Sistemas Digitais".



VHDL (VHSIC Hardware Description Language)

► Exemplo 3: flip-flop tipo D



```
entity FLIP FLOP is
  port (
   RST : in std logic;
   CLK : in std logic;
   D : in std logic;
        : out std logic);
end entity FLIP FLOP;
architecture RTL of FLIP FLOP is
begin
  process(RST, CLK)
 begin
   if RST = '1' then
      0 <= '0';
   elsif rising edge(CLK) then
      O \leq D;
    end if:
  end process;
end architecture RTL;
```


NOTA: esta informação é disponibilizada para efeitos meramente ilustrativos, não fazendo parte do programa de "Sistemas Digitais".



VHDL (VHSIC Hardware Description Language)

► Exemplo 4:

Contador binário



```
entity COUNTER is
  generic (
    WIDTH : in natural := 5);
  port (
    RST : in std logic;
    CLK : in std logic;
    LOAD : in std logic;
    DATA : in std logic vector(WIDTH-1 downto 0);
         : out std logic vector(WIDTH-1 downto 0));
end entity COUNTER;
architecture RTL of COUNTER is
 signal CNT : unsigned(WIDTH-1 downto 0);
begin
  process (RST, CLK) is
  begin
   if RST = '1' then
      CNT <= (others => '0');
    elsif rising edge(CLK) then
      if LOAD = '1' then
        CNT <= unsigned(DATA);</pre>
      else
        CNT \leftarrow CNT + 1;
      end if;
   end if;
  end process;
  Q <= std logic vector(CNT);
```



Próxima Aula

Tema da Próxima Aula:

▶ Série de Problemas P6 – 1ª parte



Agradecimentos

Algumas páginas desta apresentação resultam da compilação de várias contribuições produzidas por:

- Nuno Roma
- Guilherme Arroz
- Horácio Neto
- Nuno Horta
- Pedro Tomás