DESCRIÇÃO DE CIRCUITOS DIGITAIS EM VHDL

Slides by: Pedro Tomás



SISTEMAS DIGITAIS

TÉCNICO LISBOA

Outline

- Linguagens de descrição de Hardware [LINK]
- □ Introdução a VHDL [LINK]
 - Descrição de estruturas básicas em VHDL [LINK]
 - Exemplos:
 - Cadeado digital [LINK]
 - Cadeado digital (V2) [LINK]
 - Unidade aritmética [LINK]
- □ Simulação de circuitos em VHDL [LINK]
- ☐ Xilinx ISE [LINK]

Projecto de um circuito digital



Etapas

Sistemas Digitais, 2013

Descrição do sistema a projectar

 A descrição do sistema é tipicamente feita sob uma forma verbal, não totalmente especificada (tal como aparece nos enunciados de laboratório)

Especificação do sistema

Divisão do problema em partes (funções lógicas) e especificação de cada uma das partes (funções), geralmente sob a forma de tabelas de verdade

3. Derivação das expressões lógicas

 Obtenção e minimização das funções lógicas, através da expressão booleana ou mapas de Karnaugh

4. Desenho do circuito digital

 Desenho do circuito digital usando os elementos básicos de lógica (portas NOT, AND, OR, NAND, NOR, XOR, MUX, DECODER, ...)

5. Implementação física

 Actualmente feita quase exclusivamente em FPGAs (lógica programável) ou em circuitos integrados

Projecto de um circuito digital

Implementação física



Sistemas Digitais, 2013

Implementação física

- Actualmente é raro a implementação de circuitos digitais com componentes discretos (Cls).
 - Os circuitos são típicamente muito complexos e não permitem tais implementações
- Recorre-se tipicamente a linguagens de descrição de hardware, tais como VHDL ou Verilog
 - Para descrever correctamente o circuito digital em VHDL ou Verilog é necessário conceber primeiro o diagrama lógico

Linguagens de descrição de hardware

(HDL – Hardware Description Languages)

VHDL

Very High Speed Integrated Circuits (VHSIC) Hardware Description Language

Verilog

Hardware Description Language (HDL)



VHDL, para que serve?


- VHDL (e Verilog) serve para:
 - Descrever circuitos digitais
 - Simular circuitos digitais
 - Verificar a funcionalidade, testar e corrigir os erros
- VHDL (e Verilog) não é uma linguagem de programação
 - Os circuitos digitais não se programam... descrevem-se!
 - Escrever código VHDL não é mais do que desenhar o esquema lógico do circuito digital!
 - Na Unidade Curricular (UC) de Sistemas Digitais (SD) será sempre OBRIGATÓRIA a apresentação do esquema lógico
 - Nem todas as funcionalidade de VHDL serão permitidas!
 - Quaisquer diferenças entre o esquema apresentado e o código VHDL apresentado levarão a penalizações na nota final!
 - O código VHDL deverá ser sempre apresentado em anexo, devidamente comentado

Introdução a VHDL

TÉCNICO LISBOA

Níveis de abstração

- Comportamental (Behavioral)
 - Descrição funcional do circuito digital
 - Geralmente usada para simular circuitos, mas nem sempre é sintetizável para portas lógicas
- RTL (Register-Transfer Level)
 - Descrição do circuito através da divisão entre os elementos combinatórios (AND, OR, NOT, multiplexers, descodificadores, somadores/subtractores, ...) e os elementos de memória (latches, flip-flops, registos, ...)
- Gate (portas lógicas AND, OR, ...)
 - Descrição do circuito através dos componentes principais existentes numa dada biblioteca lógica
- Layout
 - Desenho do circuito integrado



Very High Speed Integrated Circuit (VHSIC)

Hardware

Description

Language

- Um ficheiro VHDL (extensão .vhd) descreve o funcionamento de um circuito digital e pode ser decomposto em duas partes:
 - Entidade
 - Definição do componente (circuito digital), nomeadamente nome e sinais (fios) de entrada e de saída
 - Arquitectura:
 - Descrição da forma como o componente está implementado



Estrutura típica de um ficheiro VHDL

```
-- COMENTÁRIOS
-- Declaração de bibliotecas com pré-definições
library IEEE;
use IEEE.std logic 1164.all;
-- Definição do nome da entidade e dos sinais (fios) de entrada/saída
entity <NOME DO COMPONENTE>is
   port (
   );
end <NOME DO COMPONENTE>;
-- Descrição da arquitectura (implementação) do componente
architecture <TIPO DE ARQUITECTURA O O COMPONENTE is
   -- declaração dos sinais (fios) internos ao componente
Begin
   -- descrição do circuito digital que implementa o componente
end <TIPO DE ARQUITECTURA>;
```



Tipos de sinais

Sistemas Digitais, 2013

- Um sinal em VHDL corresponde a um fio num circuito físico
- Num circuito digital o tipo de fio deverá ser:
 - bit, o qual pode ter os valores lógicos 0 e 1
- No entanto é comum usar-se outro sinal, o qual é particularmente útil durante o passo de simulação do circuito:
 - std_logic, o qual pode tomar os valores lógicos:
 - '0' (zero) e '1' (um)
 - 'Z' alta impedância
 - -'-' don't care
 - 'U' undefined (o valor do fio não foi definido)
 - 'X' unknown (não é possível determinar o valor do fio)

Nota: na UC de SD apenas é permitido a atribuição dos valores 0 e 1 a um sinal! Os valores 'U' e 'X' serão atribuidos automaticamente pela ferramenta (Xilinx ISE) quando um sinal (fio) não tiver valor atribuído ou não for possível a sua determinação (ex: quando são atribuidos simultaneamente os valores '0' e '1').



Tipos de sinais

Sistemas Digitais, 2013

- Por vezes são necessários vários fios para representar um único valor.
- Exemplo:

Representação do número de um aluno do IST

- Considerando que o maior número de aluno é o 80 000
- São necessários pelo menos $\log_2(80\ 000)$ bits = 16,3 bits
- Portanto o sinal num aluno precisa de pelo menos 17 bits



Tipos de sinais

Sistemas Digitais, 2013

- Por vezes são necessários vários fios para representar um único valor.
- Exemplo:

Representação do número dos alunos do IST

Para evitar a declaração (especificação) de 17 sinais (fios) individualmente, utiliza-se o sinal de barramento (bus):

```
signal num_aluno : std_logic_vector(16 downto 0);
```


Permitindo assim definir os fios

```
num_aluno(16), num_aluno(15), ..., num_aluno(1), num_aluno(0)
Cada um do tipo std logic
```


TÉCNICO LISBOA

Exemplo: cadeado digital

Sistemas Digitais, 2013




O cadeado abre com o código 0111₂=7₁₆



TÉCNICO LISBOA

Exemplo: cadeado digital

Sistemas Digitais, 2013




O cadeado abre com o código $0111_2=7_{16}$.

```
entity cadeado digital is
   port (
          code
                  : in std logic vector(3 downto 0);
                                                             Lista de sinais
          xopen : in std logic;
                                                             separados por ";"
          codeOK : out std logic;
         OK
                  : out std logic;
                                                             A ultima linha não
         Err : out std logic
                                                             deve ser terminada
          );
                                                             por ";"
end cadeado digital;
```



Exemplo: cadeado digital

Sistemas Digitais, 2013



O cadeado abre com o código $0111_2=7_{16}$.


Descrição da implementação do circuito "cadeado digital"




Exemplo: cadeado digital

Sistemas Digitais, 2013

Após projecto e desenho do logigrama correspondente, obtem-se:




Em VHDL deverá ser dado um nome a cada um dos fios intermédios:





Exemplo: cadeado digital



- Assim é necessário declarar os sinais OK32, OK10 e OK3210
- A declaração de sinais é realizada sob a forma:


```
signal <NOME_DO_SINAL_1>, <NOME_DO_SINAL_2> : TIPO_DE_SINAL>;
signal <NOME_DO_SINAL_3> : <TIPO_DE_SINAL>;
signal <NOME_DO_SINAL_4> : TIPO_DE_SINAL>;
```

- Naturalmente é possivel ter sinais (fios) de diferentes tipos
 - No entanto a declaração anterior obriga a que os sinais 1 e 2 tenham o mesmo tipo

TÉCNICO LISBOA

Exemplo: cadeado digital

Sistemas Digitais, 2013



Assim é necessário declarar os sinais OK32, OK10 e OK3210


O nome dado à arquitectura não é relevante...

O Xilinx ISE normalmente usa a designação behavior



Exemplo: cadeado digital

Sistemas Digitais, 2013



- Resta-nos agora descrever o circuito projectado
- □ A atribuição de valores para os sinais é feita da seguinte forma:
 NOME_SINAL_DESTINO <= OPERAÇÃO_LÓGICA SOBRE OPERANDOS;
- Existem várias operações típicas:

NOT AND OR NAND NOR XOR ...



Exemplo: cadeado digital

```
architecture behavior of cadeado digital is
-- declaração dos sinais (fios) internos ao componente
signal OK32, OK10, OK3210 : std logic;
begin
-- Cálculo do resultado
OK32 <= (not code(3)) and code(2);
OK10 <= code(1) and code(0);
OK3210 \le OK32 and OK10;
-- Atribuição do valor de saída
codeOK <= OK3210;
                                                    OK32
                                 code(3) -
end behavior;
                                 code(2) =
                                                                 OK3210
                                                                      - codeOK
                                 code(1)
                                                    OK10
                                 code(o)
```

TÉCNICO LISBOA

Exemplo: cadeado digital


```
architecture behavior of cadeado digital is
-- declaração dos sinais (fios) internos ao componente
signal OK32, OK10, OK3210 : std logic;
begin
-- Cálculo do resultado
OK32 <= (not code(3)) and code(2);
OK10 <= code(1) and code(0);
OK3210 \le OK32  and OK10;
-- Atribuição do valor de saída
codeOK <= OK3210;
                                                      OK32
                                     code(3) -
OK <= OK3210 and xopen;
                                     code(2) =
                                                                  OK3210 codeOK
Err <= (not OK3210) and xopen;</pre>
                                     code(1) -
                                                                              OK
                                                      OK10
end behavior;
                                     code(o) -
                                                                              Err
                                      xopen
```



Exemplo: cadeado digital

```
ERRADO:
Sistemas Digitais, 2013
                                                 Este código tem a mesma função, mas o
                                                 mapeamento do circuito para VHDL está
architecture behavior of cadeado digita
                                                 errado,
-- declaração dos sinais (fios) interno
                                                   code(3) -
                                                                        OK3210 codeOK
signal OK32, OK10, OK3210 : std logic;
                                                   code(2)
                                                   code(1) -
begin
                                                 Perde visibilidade dos sinais intermédios.
-- Cálculo do resultado
OK3210 \le (not code(3))  and code(2)  and code(1)  and code(0);
```

```
-- Atribuição do valor de saída
codeOK <= OK3210;
OK <= OK3210 and xopen;
Err <= (not OK3210) and xopen;
end behavior;</pre>
```



TÉCNICO LISBOA

Descrição de circuitos em VHDL cadeado_digital.vhd

```
-- Declaração de bibliotecas com pré-definições
library IEEE;
use IEEE.std logic 1164.all;
entity cadeado digital is
  port (
        code : in std logic vector(3 downto 0);
        xopen : in std logic;
        codeOK : out std logic;
        OK : out std logic;
        Err : out std logic
        );
end cadeado digital;
architecture behavior of cadeado digital is
-- declaração dos sinais (fios) internos
-- ao componente
signal OK32, OK10, OK3210 : std logic;
begin
-- Cálculo do resultado
OK32 \leq (not code(3)) and code(2);
OK10 <= code(1) and code(0);
OK3210 <= OK32 and OK10;
```

```
-- Atribuição do valor de saída
codeOK <= OK3210;
OK <= OK3210 and xopen;
Err <= (not OK3210) and xopen;
end behavior;</pre>
```

Cadeado digital (v2)

Considere-se agora os seguintes sinais:

- Sinal de entrada "code" código inserido.
- Sinais de entrada "xopen"/"xclose" permite abrir/fechar o cadeado se o código inserido estiver correcto e o estado do cadeado for fechado/aberto, respectivamente.
- Sinais de saída "OK"/"Err" indicação de que o cadeado foi aberto/fechado (conforme o caso) com sucesso/erro.
- Sinal de saída "lock_state" indica o estado do cadeado, nomeadamente,
 0 fechado, 1 aberto.
- Sinais de controlo (entrada) "clk" e "reset" sinais de relógio e de reinicialização do cadeado.



Descrição da entidade

Sistemas Digitais, 2013

Identificação do componente:


```
Código 4/
                             code(3:0)
                                            ОК
                                                     Abertura/fecho com sucesso
                                                     Abertura/fecho com erro
                                   Cadeado
          Abertura do cadeado -
                              xopen
                                    Dígital
           Fecho do cadeado -
                              xclose
                                     (V2)
                                                     Estado do
                   Relógio -
                             clk
                                       lock_state
                                                     cadeado
              Reinicialização -
                             reset
entity cadeado digital v2 is
   port (
                       : in std logic vector(3 downto 0);
          code
                       : in std logic;
          xopen
          xclose
                  : in std logic;
          clk
                  : in std logic;
          reset : in std logic;
                    : out std logic;
          OK
          Err : out std logic;
          lock state : out std logic
        );
end cadeado digital v2;
```



Logigrama do circuito

Sistemas Digitais, 2013

2. Desenho do logigrama do cadeado dígital (v2)



ps: o objectivo destes slides não é perceber como se chega a este circuito, apenas como o descrever em VHDL. Assim, assume-se que o circuito está correctamente projectado.




Logigrama do circuito

Sistemas Digitais, 2013

Desenho do logigrama do cadeado dígital (v2)

 Nomeação dos sinais utilizados internamente (azul) e do nome dos circuitos (vermelho)



ps: o objectivo destes slides não é perceber como se chega a este circuito, apenas como o descrever em VHDL. Assim, assume-se que o circuito está correctamente projectado.




Logigrama do circuito

Sistemas Digitais, 2013

3. Implementação da arquitectura

- Para utilizar o componente "cadeado_digital", descrito no ficheiro "cadeado_digital.vhd", devem ser tomados os seguintes passos:
 - A. Declarar o componente
 - B. Utilizar uma instância do componente





Logigrama do circuito

Sistemas Digitais, 2013

Implementação da arquitectura

- Para utilizar o componente "cadeado_digital", descrito no ficheiro "cadeado_digital.vhd", devem ser tomados os seguintes passos:
 - A. Declarar o componente
 - B. Utilizar uma instância do componente

A declaração de um componente é uma cópia quase perfeita da descrição da entidade. As únicas diferenças residem na primeira e ultima linhas



Logigrama do circuito

Sistemas Digitais, 2013

begin

Implementação da arquitectura

Para utilizar o componente "cadeado_digital", descrito no ficheiro "cadeado_digital.vhd", devem ser tomados os seguintes passos:

A. Declarar o componente

```
architecture behavior of cadeado digital v2 is
-- Declaração do componente cadeado digital original
component cadeado digital
   port (
                                                               Declaração do componente
               : in std logic vector(3 downto 0);
         code
         xopen : in std logic;
                                                                  code(3:0)
                                                                            codeOK
         codeOK : out std logic;
                                                                       Cadeado
            : out std logic;
                                                                       Dígital
         OK
                                                                              OK
                                                                  xopen
         Err : out std logic
                                                                               Err
         );
end component;
-- declaração dos sinais (fios) internos ao componente
signal toggle, toggle state, next state, current state : std logic;
```



Logigrama do circuito

Sistemas Digitais, 2013

Implementação da arquitectura

- Para utilizar o componente "cadeado_digital", descrito no ficheiro "cadeado_digital.vhd", devem ser tomados os seguintes passos:
 - B. Utilizar uma instância do componente

```
-- Utilização de uma instancia do componente

<NOME_DA_INSTANCIA': <NOME_DO_COMPONENTE'>

port map(

<SINAL_DO_COMPONENTE'> => <NOME_DO_SINAL_NO_CIRCUITO',

<SINAL_DO_COMPONENTE'> => <NOME_DO_SINAL_NO_CIRCUITO',

...

<SINAL_DO_COMPONENTE'> => <NOME_DO_SINAL_NO_CIRCUITO')

);
```

Deverão ser ligados todos os sinais do componente, com eventual excepção dos sinais com direcção "out", os quais podem ser desligado através da atribuição:

```
<SINAL_DO_COMPONENTE> => open
```



Logigrama do circuito

Sistemas Digitais, 2013

Implementação da arquitectura

Para utilizar o componente "cadeado_digital", descrito no ficheiro "cadeado_digital.vhd", devem ser tomados os seguintes passos:

B. Utilizar uma instância do componente

```
architecture behavior of cadeado digital v2 is
-- Declaração do componente cadeado digital original
-- declaração dos sinais (fios) internos ao componente
signal toggle, toggle state, next state, current state : std logic;
begin
-- Utilização de 1 instancia do componente "cadeado digital"
cadeado1: cadeado digital port map (
                                                          Instancia "cadeado1" do componente
               code => code,
                                                                                  desligado
               xopen => toggle,
                                                        code _4/
                                                                 code(3:0)
                                                                           codeOK
                                                                     Cadeado
               codeOK => open,
                                                                      Dígital
                                                                                toggle state
               OK => toggle state,
                                                        toggle
                                                                 xopen
               Err => Err
```



Logigrama do circuito

Sistemas Digitais, 2013

3. Implementação da arquitectura (continuação)

begin

```
-- Utilização de 1 instancia do componente "cadeado digital"
cadeadol: cadeado digital port map (
                                                             Instancia "cadeado1" do componente
               code => code,
                                                                                     desligado
                                                           code —
                                                                   code(3:0)
                                                                              codeOK
               xopen => toggle,
                                                                         Cadeado
               codeOK => open,
                                                                                    toggle state
                                                                         Dígital
                                                           toggle
               OK => toggle state,
                                                                    xopen
                                                                                 Err Err
               Err => Err
   );
-- porta OR
toggle <= xopen or xclose;
-- porta XOR: funciona como um inversor controlado pelo sinal toggle state
next state <= current state xor toggle state;</pre>
-- FLIP-FLOP tipo D com reset
current state <= '0' when reset='1' else next state when rising edge(clk);
-- Atribuição do resultado
lock state <= current state;</pre>
OK <= toggle state;
end behavior;
```

TÉCNICO LISBOA

Cadeado digital (versão 2) cadeado digital v2.vhd

```
-- FICHEIRO cadeado digital v2.vhd
-- Declaração de bibliotecas
library IEEE;
use IEEE.std logic 1164.all;
-- Declaração da entidade
entity cadeado digital v2 is
  port (
        code : in std logic vector(3 downto 0);
        xopen : in std logic;
        xclose : in std logic;
        clk : in std logic;
        reset : in std logic;
        OK : out std logic;
        Err : out std logic;
        lock state : out std logic
      );
end cadeado digital v2;
architecture behavior of cadeado digital v2 is
-- Declaração do componente cadeado digital
component cadeado digital
   port (
        code : in std logic vector(3 downto 0);
        xopen : in std logic;
        codeOK : out std logic;
        OK : out std logic;
        Err : out std logic
        );
end component;
```

```
-- declaração dos sinais internos
signal toggle, toggle state : std logic;
signal next state, current state : std logic;
begin
-- Utilização de 1 instancia do "cadeado digital"
cadeado1: cadeado digital port map (
              code => code,
              xopen => toggle,
              codeOK => open,
              OK => toggle state,
              Err => Err
   );
-- porta OR
toggle <= xopen or xclose;
-- porta XOR
next state <= current state xor toggle state;</pre>
-- FLIP-FLOP tipo D com reset
current state <= '0' when reset='1' else
                 next state when rising edge(clk);
-- Atribuição das restantes saidas
lock state <= current state;</pre>
OK <= toggle state;
end behavior;
```

Portas lógicas simples

Flip-flops

Multiplexers

Descodificadores

Registos

TÉCNICO LISBOA

Atribuições simples

```
architecture behavior of meu circuito is
                                                   CONSTRUÇÕES POSSÍVEIS:
-- declaração do sinal de selecção
signal A, B, C : std logic;
                                                  Poderão ser usadas quaisquer
signal vec1 : std logic vector(2 downto 0);
                                                   construções que tenham um
signal vec2 : std logic vector(2 downto 0);
                                                mapeamento directo no logigrama
                                                          original!
begin
A <= '0'; -- atribuição do valor lógico zero
B <= '1'; -- atribuição do valor lógico um
C <= A; -- atribuição do valor lógico dado em A
vec1 <= "011"; -- atribuição do número 3
vec2 <= A & B & C; -- atribuição do resultante da concatenação de
                    -- A, B e C. Assim vec2 tomará o valor 2.
end behavior;
```

TÉCNICO LISBOA

Portas lógicas simples


Sistemas Digitais, 2013



Y <= A and B and C;



Y <= not (A and B and C);



 $Y \le not (A or (not B) or C);$

CONSTRUÇÕES POSSÍVEIS:


Poderão ser usadas quaisquer construções que tenham um mapeamento directo no logigrama original!




TÉCNICO LISBOA

Flip-flops

Sistemas Digitais, 2013



dout <= din when rising_edge(clock);</pre>



CONSTRUÇÕES POSSÍVEIS:

Poderão ser usadas quaisquer construções que tenham um mapeamento directo no logigrama original!

dout <= din when rising edge(clock) and enable='1';


NOTA: Esta é a única situação onde se aceitam os operadores and/or/xor/... após o operador when.

Embora seja possível a utilização em outros casos, tal não será permitido no contexto da UC de SD.




Flip-flops com set/reset assincronos

Sistemas Digitais, 2013



CONSTRUÇÕES POSSÍVEIS:

Poderão ser usadas quaisquer construções que tenham um mapeamento directo no logigrama original!




```
dout <= '0' when reset='1' else
    '1' when set='0' else
    din when rising edge(clock) and enable='1';</pre>
```

NOTA: Esta é a única situação onde se aceitam os operadores and/or/xor após o operador when.

TÉCNICO LISBOA

Multiplexer 2:1 de 1 bit

Sistemas Digitais, 2013



 $Y \le d0$ when S='0' else d1;

OU


```
With S select
Y <= d0 when '0',
d1 when others;</pre>
```

CONSTRUÇÕES POSSÍVEIS:

Poderão ser usadas quaisquer construções que tenham um mapeamento directo no logigrama original!

Multiplexer 8:1 de 1 bit

41 Sistemas Digitais, 2013



CONSTRUÇÕES POSSÍVEIS:

Poderão ser usadas quaisquer construções que tenham um mapeamento directo no logigrama original!

```
with Sel select
```

 $Y \le d0 \text{ when "000",}$

d7;

OU

d5 when "101",


d6 when "110",

TÉCNICO LISBOA

Multiplexer 8:1 de 1 bit

end behavior;

42 Sistemas Digitais, 2013



CONSTRUÇÕES POSSÍVEIS:

Poderão ser usadas quaisquer construções que tenham um mapeamento directo no logigrama original!

```
architecture behavior of meu_circuito is
-- declaração do sinal de selecção
signal sel : std_logic_vector(2 downto 0);
...
begin
...
-- cálculo (concatenação) do sinal de selecção
Sel <= S2 & S1 & S0;
-- multiplexer 8:1... Ver código do slide anterior
...</pre>
```

TÉCNICO LISBOA

Multiplexer 4:1 de 8 bits

Sistemas Digitais, 2013


```
MUX
             architecture behavior of meu circuito is
             -- declaração do sinal de selecção
             signal sel : std logic vector(2 downto 0);
             signal d0, d1, d2, d3, y: std logic vector(7 downto 0);
             begin
             -- Descrição de 8 multiplexers 4:1, 1 por cada bit.
             -- Requer que o número de bits de y, d0, d1, d2 e
             -- d3 seja a mesma (neste caso 8 bits)
             y <= d0 when Sel="00" else
                  d1 when Sel="01" else
                  d2 when Sel="10" else
                  d3;
```


end behavior;

TÉCNICO LISBOA

Descodificador 3:8

Sistemas Digitais, 2013





```
architecture behavior of meu circuito is
-- declaração do sinal de selecção
signal d : std logic vector(2 downto 0);
signal y : std logic vector(7 downto 0);
begin
-- Descrição de 1 descodificador 3:8
y <= "00000001" when d="000" else
     "00000010" when d="001" else
     "00000100" when d="010" else
     "00001000" when d="011" else
     "00010000" when d="100" else
     "00100000" when d="101" else
     "01000000" when d="110" else
     "10000000";
end behavior;
```

45


Descrição de circuitos em VHDL


TÉCNICO LISBOA

Descodificador 3:8

end behavior;

Sistemas Digitais, 2013







```
SOLUÇÃO ALTERNATIVA
architecture behavior of meu
-- declaração do sinal de selecção
signal d : std logic vector(2 downto 0);
signal y : std logic vector(7 downto 0);
begin
-- Descrição de 1 descodificador 3:8
With d select
   y \le "00000001" when "000",
        "00000010" when "001",
        "00000100" when "010",
        "00001000" when "011",
        "00010000" when "100",
        "00100000" when "101",
        "01000000" when "110",
        "10000000" when others;
```

TÉCNICO LISBOA

Descodificador 3:8 com enable

Sistemas Digitais, 2013







```
architecture behavior of
                            DESCODIFICADOR COM ENABLE
-- declaração do sinal de sereça
signal d : std logic vector(2 downto 0);
signal y : std logic vector(7 downto 0);
begin
-- Descrição de 1 descodificador 3:8
y <= "00000000" when en='0' else
     "00000001" when d="000" else
     "00000010" when d="001" else
     "00000100" when d="010" else
     "00001000" when d="011" else
     "00010000" when d="100" else
     "00100000" when d="101" else
     "010000000" when d="110" else
     "10000000";
end behavior;
```

TÉCNICO LISBOA

Descodificador 3:8 (saidas negadas)

Sistemas Digitais, 2013





```
architecture behavior of
                             DESCODIFICADOR COM ENABLE
-- declaração do sinal de serveç
signal d : std logic vector(2 downto 0);
signal y : std logic vector(7 downto 0);
begin
-- Descrição de 1 descodificador 3:8
v <= "111111111" when en='0' else</pre>
     "11111110" when d="000" else
     "111111101" when d="001" else
     "111111011" when d="010" else
     "11110111" when d="011" else
     "11101111" when d="100" else
     "11011111" when d="101" else
     "10111111" when d="110" else
     "01111111";
end behavior;
```


Descrição de uma unidade de cálculo básica capaz de realizar somas e subtrações

Utilização de uma abordagem bottom-up

Full-Adder

Sistemas Digitais, 2013

- O elemento básico de um circuito somador/subtractor é:
 - □ Full-Adder






Elementos básicos

Sistemas Digitais, 2013

Identificação do componente:



```
-- FICHEIRO full adder.vhd
-- Declaração de bibliotecas
library IEEE;
use IEEE.std logic 1164.all;
-- Definição do nome da entidade e
-- dos sinais (fios) de entrada/saída
entity full adder is
  port (
             : in std logic;
        b : in std logic;
        cin : in std logic;
        s : out std logic;
        cout : out std logic
);
end full adder;
```

. . .





Elementos básicos

Sistemas Digitais, 2013

2. Desenho do logigrama interno do full-adder:

Nota: o logigrama podia ser alterado de forma a usar só portas NAND e XOR









Elementos básicos

Sistemas Digitais, 2013

2. Desenho do logigrama interno do full-adder:

a) É necessário identificar no esquema o nome dos sinais (fios) internos









Elementos básicos

Sistemas Digitais, 2013

2. Desenho do logigrama interno do full-adder:

b) Vamos ainda identificar cada uma das portas lógicas





Elementos básicos

Sistemas Digitais, 2013

54

3. Descrição da arquitectura do circuito full_adder

```
architecture behavior of full adder is
-- declaração dos sinais internos
signal a plus b, cx, cy : std logic;
begin
-- XOR1
a plus b <= a xor b;
                                                                                  XOR<sub>1</sub>
-- XOR2
                                                                    AND<sub>1</sub>
s <= cin xor a plus b;
                                                        OR<sub>1</sub>
                                          cout ←
                                                                            a_plus_b
                                                                    AND<sub>2</sub>
-- AND1
cx \le a and b:
-- AND2
                                                                                    XOR<sub>2</sub>
cy <= a plus b and cin;</pre>
-- OR1
cout <= cx or cy;
end behavior;
```

Circuito somador/subtractor full_adder.vhd



Sistemas Digitais, 2013

```
-- FICHEIRO full adder.vhd
-- Declaração de bibliotecas
library IEEE;
use IEEE.std logic 1164.all;
-- Definição do nome da entidade e
-- dos sinais (fios) de entrada/saída
entity full adder is
  port (
       a : in std logic;
       b : in std logic;
       cin : in std logic;
       s : out std logic;
       cout : out std logic
);
end full adder;
```


```
architecture behavior of full adder is
-- declaração dos sinais internos
signal a plus b, cx, cy : std logic;
begin
-- XOR1
a plus b <= a xor b;
-- XOR2
s <= cin xor a plus b;
-- AND1
cx \le a and b;
-- AND2
cy <= a plus b and cin;</pre>
-- OR1
cout <= cx or cy;
end behavior;
```



Somador de 8-bits com carry in

Sistemas Digitais, 2013

Usando o circuito full-adder (full_adder.vhd) é
 possível construir um somador de n-bits com carry in



```
-- FICHEIRO somador8.vhd
-- Declaração de bibliotecas
library IEEE;
use IEEE.std logic 1164.all;
-- Definição do nome da entidade e
-- dos sinais (fios) de entrada/saída
entity somador8 is
  port (
        A : in std logic vector(7 downto 0);
        B : in std logic vector(7 downto 0);
        ci : in std logic;
           : out std logic vector(7 downto 0);
        co : out std logic;
           : out std logic
end somador8;
```


57



Somador de 8-bits com carry in

Sistemas Digitais, 2013

□ Logigrama do circuito somador de 8-bits






Somador de 8-bits com carry in

Sistemas Digitais, 2013

- Logigrama do circuito somador de 8-bits
 - Sinais internos (azul)






Somador de 8-bits com carry in

Sistemas Digitais, 2013

- Logigrama do circuito somador de 8-bits
 - Sinais internos (azul)
 - Nome das instancias (vermelho)





Somador de 8-bits com carry in

Sistemas Digitais, 2013

- Logigrama do circuito somador de 8-bits
 - Declaração do componente full_adder

Para utilizar um componente descrito num ficheiro .vhd é necessário declarar a sua existência. A declaração de um componente é a seguinte:

A declaração de um componente é uma cópia quase perfeita da descrição da entidade. As únicas diferenças residem na primeira e ultima linhas




Somador de 8-bits com carry in

Sistemas Digitais, 2013

- Logigrama do circuito somador de 8-bits
 - Declaração do componente full_adder

```
architecture behavior of somador8 is
-- declaração do componente full adder
component full adder
  port (
            : in std logic;
       b : in std logic;
       cin : in std logic;
            : out std logic;
       cout : out std logic
);
end component;
-- declaração dos sinais internos
signal C : std logic vector(8 downto 0);
begin
```



Nota: a declaração de um componente é uma cópia quase perfeita da descrição da entidade. As únicas diferenças residem em:

1) A primeira linha é dada por ""

architecture behavior of somador8 is



Somador de 8-bits com carry in

Sistemas Digitais, 2013

Arquitectura do circuito somador de 8-bits

```
-- declaração do componente full adder
-- declaração dos sinais internos
signal C : std logic vector(8 downto 0);
begin
-- Utilização de 8 instancias do componente full adder
UFA0: full adder port map( a=>A(0) , b=>B(0) , cin=>C(0) , s=>S(0) , cout=>C(1) );
UFA1: full adder port map( a=>A(1) , b=>B(1) , cin=>C(1) , s=>S(1) , cout=>C(2) );
UFA2: full adder port map(a=>A(2), b=>B(2), cin=>C(2), s=>S(2), cout=>C(3));
UFA7: full adder port map( a=>A(7) , b=>B(7) , cin=>C(7) , s=>S(7) , cout=>C(8) );
-- sinais adicionais de saida
co <= C(8);
V \le C(7) \times C(8);
end behavior;
```

Sistemas Digitais, 2013

Arquitectura do circuito somador d

Somador de 8-bits com carry in

SOLUÇÃO ALTERNATIVA

```
architecture behavior of somador8 is
-- declaração do componente full adder
-- declaração dos sinais internos
signal C : std logic vector(8 downto 0);
begin
-- atribuição do valor de C(0)
C(0) <= ci;
-- Instanciação automática de 8 componentes (0 ... 7)
uGen1 : for i in 0 to 7 generate
   UFA0: full adder port map (
           a=>A(i) , b=>B(i) , cin=>C(i) ,
           s=>S(i), cout=>C(i+1)
   );
end generate;
-- sinais adicionais de saida
co <= C(8);
V \le C(7) \times C(8);
end behavior:
```

Circuito somador/subtractor somador8. vhd



64 Sistemas Digitais, 2013

```
-- FICHEIRO somador8. vhd
-- Declaração de bibliotecas
library IEEE;
use IEEE.std logic 1164.all;
-- Definição da entidade/sinais de entrada/saída
entity somador8 is
  port (
       A : in std logic vector(7 downto 0);
       B : in std logic vector(7 downto 0);
       ci : in std logic;
       S : out std logic vector(7 downto 0);
       co : out std logic;
       V : out std logic
       );
end somador8;
architecture behavior of somador8 is
-- declaração do componente full adder
component full adder
  port (
       a : in std logic;
       b : in std logic;
       cin : in std logic;
            : out std logic;
       cout : out std logic
end component;
```


```
-- declaração dos sinais internos
-- C(i) corresponde ao carry-out do full-adder
           i-1, e serve como carry-in do
            full-adder i
signal C : std logic vector(8 downto 0);
begin
-- atribuição do valor de C(0)
C(0) \le ci;
-- simplificação (opcional) da utilização das
-- várias instancias
uGen1 : for i in 0 to 7 generate
   UFA0: full adder port map (
           a=>A(i) , b=>B(i) , cin=>C(i) ,
           s=>S(i), cout=>C(i+1)
   );
end generate;
-- sinais adicionais de saida
co <= C(8);
V \le C(7) \times C(8);
end behavior;
```

TÉCNICO LISBOA

Circuito final

Sistemas Digitais, 2013


 Usando o somador de 8 bits (somador8.vhd) é possível construir o circuito somador/subtractor




```
-- FICHEIRO arithmetic unit.vhd
-- Declaração de bibliotecas
library IEEE;
use IEEE.std logic 1164.all;
-- Definição do nome da entidade e
-- dos sinais (fios) de entrada/saída
entity arithmetic unit is
  port (
        A : in std logic vector (7 downto 0);
        B : in std logic vector (7 downto 0);
        Op : in std logic;
           : out std logic vector(7 downto 0);
        co : out std logic;
           : out std logic
        );
end arithmetic unit;
```

Sistemas Digitais, 2013

Logigrama do circuito somador/subtractor



Após nomeação dos sinais e circuitos internos




TÉCNICO LISBOA

Circuito final

Sistemas Digitais, 2013

- Arquitectura (VHDL) do circuito
 - Declaração do componente somador8

```
architecture behavior of arithmetic unit is
-- declaração do componente somador8
component somador8
  port (
       A : in std logic vector (7 downto 0);
       B : in std logic vector(7 downto 0);
       ci : in std logic;
          : out std logic vector (7 downto 0);
       co : out std logic;
       V : out std logic
   );
end component;
-- declaração dos sinais internos
signal X : std logic vector(7 downto 0);
begin
```



Circuito final



Sistemas Digitais, 2013

Arquitectura (VHDL) do circuito

```
architecture behavior of arithmetic_unit is
-- declaração do componente somador8
...
-- declaração dos sinais internos
signal X : std_logic_vector(7 downto 0);
```

Nota: a declaração: $(n-1 \text{ downto } 0 \Rightarrow X)$ cria um sinal de n bits, onde todos os bits têm o mesmo valor que o sinal X.

begin

```
-- 8 portas XOR, uma por cada bit, onde cada porta i
-- tem como entradas os bits B(i) e op

X <= B xor (7 downto 0 => op);
-- utilização de uma instancia do componente somador8


UADD: somador8 port map(

A => A, B => X, ci => op,

S => S, V => V, co => co

);
end behavior;

B --- op---
```



TÉCNICO LISBOA

Circuito somador/subtractor arithmetic unit.vhd

Sistemas Digitais, 2013

```
-- FICHEIRO arithmetic unit.vhd
-- Declaração de bibliotecas
library IEEE;
use IEEE.std logic 1164.all;
-- Definição do nome da entidade e
-- dos sinais (fios) de entrada/saída
entity arithmetic unit is
  port (
       A : in std logic vector(7 downto 0);
       B : in std logic vector(7 downto 0);
       Op : in std logic;
       S : out std logic vector(7 downto 0);
       co : out std logic;
       V : out std logic
        );
end arithmetic unit;
```

```
architecture behavior of arithmetic unit is
-- declaração do componente somador8
component somador8
   port (
         A : in std logic vector(7 downto 0);
         B : in std logic vector(7 downto 0);
         ci : in std logic;
         S : out std logic vector(7 downto 0);
         co : out std logic;
         V : out std logic
   );
end component;
-- declaração dos sinais internos
signal X : std logic vector(7 downto 0);
begin
-- 8 portas XOR, uma por cada bit
X \le B \times (7 \text{ downto } 0 \Rightarrow op);
-- instancia do componente somador8
UADD: somador8 port map(
          A \Rightarrow A, B \Rightarrow X, Ci \Rightarrow Op,
          S \Rightarrow S, V \Rightarrow V, co \Rightarrow co
        );
end behavior:
```

Simulação de circuitos

Criação de um ficheiro VHDL para simular e validar o funcionamento dos circuitos anteriormente descritos



Simulação e teste de circuitos

Sistemas Digitais, 2013

- Para validar correctamente o funcionamento de um circuito digital é necessário verificar o valor das saídas do circuito para todas as combinações de:
 - Circuitos combinatórios: sinais de entrada
 - Circuitos sequenciais: sinais de entrada e estado do sistema


Nota: o estado do sistema digital é dado pelo valor à saída dos elementos de memória, i.e., dos latches e dos flip-flops.



Simulação e teste de circuitos

Sistemas Digitais, 2013

- Para validar correctamente o funcionamento de um circuito digital é necessário verificar o valor das saídas do circuito.
 - É preciso desenvolver um módulo capaz de gerar os sinais de entrada do circuito digital




 O gerador de sinais deve gerar todas as combinações de sinais de entrada



Tabela de verdade

Sistemas Digitais, 2013



O cadeado abre com o código $0111_2=7_{16}$.

O gerador de sinais a projectar deve ser capaz de gerar todas as combinações de entradas da tabela de verdade de forma a ser possível verificar o valor da saída

□ Tabela de verdade:


ENTRADAS SAIDAS ESPERADAŞ

code	xopen	codeOK	OK	Err
0000	0	0	0	0
0001	0	0	0	0
•••				
0110	0	0	0	0
0111	0	1	0	0
1000	0	0	0	0
				•••
0110	1	0	0	1
0111	1	1	1	0
1000	1	0	0	1



Estrutura do ficheiro de simulação

- Como se pode ver no diagrama abaixo, o ficheiro VHDL para simulação (e teste) de circuitos:
 - Necessita uma instancia do circuito a testar
 - Necessita de gerar os sinais de dados e/ou controlo do circuito
 - Não necessita de entradas ou saídas





Descrição da entidade

- Descrição da entidade
 - Sem entradas/saídas

```
-- FICHEIRO cadeado_digital_testbench.vhd

-- Declaração de bibliotecas
library IEEE;
use IEEE.std_logic_1164.all;


-- Definição do nome da entidade, sem qualquer entrada ou saida
entity cadeado_digital_testbench is
end cadeado_digital_testbench;

architecture behavior of cadeado_digital_testbench is
...
```



Descrição da arquitectura

- Descrição da arquitectura
 - Declaração de componentes e sinais





Descrição da arquitectura

Sistemas Digitais, 2013

begin

- Descrição da arquitectura
 - Declaração de componentes e sinais

```
architecture behavior of cadeado digital testbench is
-- Declaração do componente cadeado digital original
component cadeado digital
   port (
                 : in std logic vector(3 downto 0);
         code
         xopen : in std logic;
                                                          code(3:0)
                                                                    codeOK
         codeOK : out std logic;
                                                               Cadeado
                 : out std logic;
         OK
                                                               Dígital
                                                                      OK
                : out std logic
                                                          xopen
         Err
                                                                       Err
         );
end component;
-- Declaração dos sinais para o testbench
signal code : std logic vector(3 downto 0);
signal xopen, codeOK, OK, Err : std logic;
```



Descrição da arquitectura

Sistemas Digitais, 2013

Implementação

Descrição da unidade para teste

```
architecture behavior of cadeado digital testbench is
-- Declaração do componente cadeado digital original
-- Declaração dos sinais para o testbench
begin
-- Declaração da unidade de teste... O nome dos sinais no circuito é neste
-- casa (não obrigatório) o mesmo que o nome dos sinais no componente
Utest: cadeado digital port map (
        code => code, xopen => xopen,
        codeOK => codeOK, OK => OK, Err => Err);
-- Descrição do gerador de sinais
end behavior:
```



Descrição da arquitectura

Sistemas Digitais, 2013

Implementação

- Descrição do gerador de sinais
 - Simulação de 1 linha da tabela de verdade a cada 10 ns

```
-- Descrição do gerador de sinais
process
begin
   -- valor dos sinais para a 1ª linha da tabela de verdade
   . . .
   wait for 10 ns;
   -- valor dos sinais para a 2ª linha da tabela de verdade
   . . .
   wait for 10 ns;
   -- valor dos sinais para a n-ésima linha da tabela de verdade
   . . .
   wait; -- end of signal generation
end process;
end behavior;
```



Descrição da arquitectura

Sistemas Digitais, 2013

□ Implementação

- Descrição do gerador de sinais
 - Simulação de 1 linha da tabela de verdade a cada 10 ns

O gerador de sinais acaba na ultima linha da tabela de verdade

```
-- Gerador de sinais
process
begin
   -- 1ª linha
   code <= "0000";
   xopen <= '0';</pre>
   wait for 10 ns;
   -- 2ª linha
   code <= "0001";
   xopen <= '0';</pre>
   wait for 10 ns;
   -- 3ª linha
   code <= "0010";
   xopen <= '0';</pre>
   wait for 10 ns;
```

```
-- 4ª linha
code <= "0011";
xopen <= '0';</pre>
wait for 10 ns;
-- 17ª linha
code <= "0000";
xopen <= '1';</pre>
wait for 10 ns;
-- 18ª linha
code <= "0001";
xopen <= '1';</pre>
wait for 10 ns;
-- 19ª linha
code <= "0010";
xopen <= '1';</pre>
```

```
wait for 10 ns;
...
-- 31a linha
code <= "1110";
xopen <= '1';
wait for 10 ns;
-- 32a linha
code <= "1111";
xopen <= '1';
wait; -- forever <
end process;</pre>
```




Descrição da arquitectura

Sistemas Digitais, 2013

- Implementação
 - Descrição do gerador de sinais
 - Simulação de 1 linha da tabela de verdade a cada 10 ns

O gerador de sinais acaba na ultima linha da tabela de verdade





Descrição da arquitectura

Sistemas Digitais, 2013

□ Implementação

- Descrição do gerador de sinais
 - Simulação de 1 linha da tabela de verdade a cada 10 ns

O gerador de sinais repete após a ultima linha da tabela de verdade

```
-- Gerador de sinais
process
begin
   -- 1ª linha
   code <= "0000";
   xopen <= '0';</pre>
   wait for 10 ns;
   -- 2ª linha
   code <= "0001";
   xopen <= '0';</pre>
   wait for 10 ns;
   -- 3ª linha
   code <= "0010";
   xopen <= '0';</pre>
   wait for 10 ns;
```

```
-- 4ª linha
 code <= "0011";
xopen <= '0';</pre>
wait for 10 ns;
-- 17ª linha
code <= "0000";
xopen <= '1';</pre>
wait for 10 ns;
-- 18ª linha
code <= "0001";
xopen <= '1';</pre>
wait for 10 ns;
-- 19ª linha
code <= "0010";
xopen <= '1';</pre>
```

```
wait for 10 ns;
...
-- 31<sup>a</sup> linha
code <= "1110";
xopen <= '1';
wait for 10 ns;
-- 32<sup>a</sup> linha
code <= "1111";
xopen <= '1';
wait for 10 ns;
end process;</pre>
```




Descrição da arquitectura

Sistemas Digitais, 2013

- Implementação
 - Descrição do gerador de sinais
 - Simulação de 1 linha da tabela de verdade a cada 10 ns

O gerador de sinais repete após a ultima linha da tabela de verdade





Descrição da arquitectura

Sistemas Digitais, 2013

Implementação

SOLUÇÃO ALTERNATIVA

- Descrição do gerador de sinais
 - Separação da tabela de verdade em duas partes: sinais code e xopen

-- Geração do sinal code

process

begin

code <= "0000";

wait for 10 ns;

code <= "0001";

wait for 10 ns;

...

code <= "1110";

wait for 10 ns;

code <= "1111";

wait for 10 ns;

end process;

```
-- Geração do sinal xopen
process
begin
    xopen <= '0';
    wait for 16*10 ns;
    xopen <= '1';
    wait for 16*10 ns;
end process;
end behavior;</pre>
```



Descrição da arquitectura

Sistemas Digitais, 2013

- Implementação
 - Descrição do gerador de sinais
 - Utilização de macros (contador e inversor)

```
process
begin
   code \le code + 1;
   wait for 10 ns;
end process;
-- Geração do sinal xopen
process
begin
   xopen <= not xopen;</pre>
   wait for 16*10 ns;
end process;
end behavior:
```

SOLUÇÃO ALTERNATIVA

Requer:

- 1. a inicialização dos sinais
- 2. A utilização da biblioteca ieee.std logic unsigned





Simulação e teste do circuito "Cadeado Digital" cadeado digital testbench C.vhd

```
-- FICHEIRO cadeado digital testbench C.vhd
-- Declaração de bibliotecas
library IEEE;
use IEEE.std logic 1164.all;
use IEEE.std logic unsigned.all;
-- Definição da entidade
entity testbench C is
end testbench C;
architecture behavior of testbench C is
-- Declaração do componente
-- cadeado digital original
component cadeado digital
port (
   code : in std logic vector(3 downto 0);
   xopen : in std logic;
   codeOK : out std logic;
   OK : out std logic;
   Err : out std logic
 );
end component;
```

```
-- Declaração dos sinais para o testbench
signal code : std logic vector(3 downto 0) := "0000";
signal xopen, codeOK, OK, Err : std logic := '0';
begin
-- Declaração da unidade de teste
utest: cadeado digital port map (
           code => code, xopen => xopen,
           codeOK => codeOK, OK => OK, Err => Err);
-- descrição do gerador para o sinal code
gen code: process
begin
   code \le code + 1;
   wait for 10 ns;
end process;
-- descrição do gerador para o sinal xopen
gen open: process
begin
   xopen <= not xopen;</pre>
   wait for 16*10 ns;
end process;
end behavior;
```


Sistemas Digitais, 2013



Descrição da arquitectura

Simulação e teste do circuito "Cadeado Digital (v2)"

Componente para teste:





Descrição da entidade

- Descrição da entidade
 - Sem entradas/saídas

```
-- FICHEIRO teste cadeado v2.vhd
-- Declaração de bibliotecas
library IEEE;
use IEEE.std logic 1164.all;
use IEEE.std logic unsigned.all;
-- Definição do nome da entidade, sem qualquer entrada ou saida
entity teste cadeado v2 is
end teste cadeado v2;
architecture behavior of teste cadeado v2 is
. . .
```



Declaração de componentes e sinais

```
architecture behavior of teste cadeado v2 is
-- Declaração do componente cadeado digital (v2)
component cadeado digital v2
  port (
         code : in std logic vector(3 downto 0);
        xopen : in std logic;
        xclose : in std logic;
        clk : in std logic;
        reset : in std logic;
        OK : out std logic;
        Err : out std logic;
        lock state : out std logic
       );
end component;
-- Declaração dos sinais para o testbench
signal lock, unlock, clk, reset : std logic := '0'; -- inicializados a 0
signal code : std logic vector(3 downto 0) := "1111"; -- inicializado a "1111"
signal OK, Err, lock state: std logic; -- sem inicialização (i.e., sem valor
                                      -- previamente definido para t=0s )
begin
```



Descrição da unidade para teste

```
architecture behavior of teste cadeado v2 is
-- Declaração do componente cadeado digital (v2)
-- Declaração dos sinais para o testbench
begin
-- declaração da instancia para teste
test unit: cadeado digital v2 port map (
        code => code,
         xopen => unlock,
        xclose => lock,
        clk => clk,
        reset => reset,
        OK => OK,
        Err => Err,
         lock state => lock state
       );
end behavior:
```



Sistemas Digitais, 2013




Geração do sinal de relógio (c1k)

Simulação e teste do circuito "Cadeado Digital (v2)"

```
begin
-- declaração da instancia para teste
...
-- gerador de sinal para o relógio
process
begin
    clk <= '0';
    wait for 25 ns; -- o periodo do relógio é 50 ns
    clk <= '1';
    wait for 25 ns; -- o periodo do relógio é 50 ns
end process;
...
end behavior;</pre>
```

Diagrama temporal do sinal clk resultante





Geração dos sinais lock e unlock

```
-- gerador de sinal para o relógio
process
begin
   clk <= '0';
   wait for 25 ns; -- o periodo do relógio é 50 ns
   clk <= '1';
   wait for 25 ns; -- o periodo do relógio é 50 ns
end process;
-- gerador dos sinais lock e unlock
process
begin
   lock <= '0'; unlock <= '0';
   wait for 2*25 ns; -- espera 1 periodo de relógio
   lock <= '0'; unlock <= '1';
   wait for 2*25 ns; -- espera 1 periodo de relógio
   lock <= '1'; unlock <= '0';
   wait for 2*25 ns; -- espera 1 periodo de relógio
   lock <= '1'; unlock <= '1';
   wait for 2*25 ns; -- espera 1 periodo de relógio
end process;
```



Geração do código

```
-- gerador dos sinais lock e unlock
process
begin
   lock <= '0'; unlock <= '0';
   wait for 2*25 ns; -- espera 1 periodo de relógio
   lock <= '0'; unlock <= '1';
   wait for 2*25 ns; -- espera 1 periodo de relógio
   lock <= '1'; unlock <= '0';
   wait for 2*25 ns; -- espera 1 periodo de relógio
   lock <= '1'; unlock <= '1';
   wait for 2*25 ns; -- espera 1 periodo de relógio
end process;
-- gerador do sinal code
process
begin
   code \le code + 1;
   wait for 4*2*25 ns;
end process;
```



Tempo [ns]

Simulação e teste do circuito "Cadeado Digital (v2)"

Inicialização da máquina de estados

Sistemas Digitais, 2013

94

```
-- gerador do sinal code
process
begin
   code <= code + 1;</pre>
   wait for 4*2*25 ns;
end process;
-- gerador do sinal de inicialização
process
begin
   reset <= '1';
   wait for 50 ns;
   reset <= '0';
   wait; -- este gerador de sinal fica aqui parado
end process;
                                             Diagrama temporal do sinal reset resultante
end behavior;
                                     Nível lógico 1 →
```

Nível lógico 0-

25

0

50

75

100

125



Simulação e teste do circuito "Cadeado Digital (v2)" tb cadeado v2.vhd

```
-- FICHEIRO teste cadeado v2.vhd
-- Declaração de bibliotecas
library IEEE;
use IEEE.std logic 1164.all;
use IEEE.std logic unsigned.all;
-- Entidade de teste
entity tb cadeado v2 is
end tb cadeado v2;
architecture behav of tb cadeado v2 is
-- declaração do componente para tese
component cadeado digital v2
port (
   code
        : in std logic vector(3 downto 0);
  xopen : in std logic;
  xclose : in std logic;
   clk
       : in std logic;
   reset : in std logic;
  OK : out std logic;
  Err : out std logic;
  lock state : out std logic
);
end component;
-- Sinais para o testbench
signal lock, unlock, clk, reset : std logic := '0';
signal code:std logic vector(3 downto 0) := "1111";
signal OK, Err, lock state: std logic;
begin
```

```
-- Instancia para teste
test unit: cadeado digital v2
  port map ( clk=>clk,
  reset=>reset, code=>code,
  xclose=>lock, xopen=>unlock,
  OK=>OK, Err=>Err,
  lock state=>lock state );
-- Sinal de relógio
process
begin
   clk <= '0';
   wait for 25 ns;
   clk <= '1';
   wait for 25 ns:
end process;
-- Sinais lock e unlock
process
begin
   lock <= '0'; unlock <= '0';
   wait for 2*25 ns;
   lock <= '0'; unlock <= '1';
   wait for 2*25 ns;
   lock <= '1'; unlock <= '0';
   wait for 2*25 ns;
   lock <= '1'; unlock <= '1';
   wait for 2*25 ns;
end process;
```


```
-- Sinal code
process
begin
   code <= code + 1;</pre>
   wait for 4*2*25 ns;
end process;
-- Sinal de inicialização
process
begin
   reset <= '1';
   wait for 50 ns;
   reset <= '0';
   wait:
end process;
end behav;
```



Descrição da arquitectura

Sistemas Digitais, 2013

Componente para teste:



97

Simulação e teste da "Unidade Aritmética"

TÉCNICO LISBOA

Descrição da entidade

- Descrição da entidade
 - Sem entradas/saídas

```
-- FICHEIRO tb_arithmetic.vhd

-- Declaração de bibliotecas
library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.std_logic_unsigned.all;

-- Definição do nome da entidade, sem qualquer entrada ou saida
entity tb_arithmetic is
end tb_arithmetic;

architecture behavior of tb_arithmetic is
...
```



Declaração de componentes e sinais

```
architecture behavior of tb arithmetic is
-- Declaração do componente arithmetic unit
component arithmetic unit
  port (
        A : in std logic vector(7 downto 0);
        B : in std logic vector (7 downto 0);
        Op : in std logic;
        S : out std logic vector (7 downto 0);
        co : out std logic;
        V : out std logic
        );
end component;
-- Declaração dos sinais para o testbench
signal fselect : std logic := '0';
signal opA, opB : std logic vector(7 downto 0) := "00000000";
signal result : std logic vector(7 downto 0);
signal overflow, carry: std logic;
begin
```



Descrição da unidade para teste

```
architecture behavior of teste cadeado v2 is
-- Declaração do componente arithmetic unit
-- Declaração dos sinais para o testbench
begin
-- declaração da instancia para teste
test unit: arithmetic unit port map (
         A = > opA, B = > opB,
         op => fselect,
         S => result,
         V => overflow,
         Co => carry
       );
end behavior;
```

Geração dos sinais de dados/controlo

100

Sistemas Digitais, 2013

```
begin
-- declaração da instancia para teste
-- gerador dos sinais de dados/controlo
process
begin
   fselect <= '0'; -- operação de soma
   opA <= x"08"; -- inicialização em hexadecimal
   opB <= x"FE"; -- inicialização em hexadecimal
   wait for 20 ns;
   fselect <= '1'; -- operação de subtração
   wait for 20 ns;
   fselect <= '0'; -- operação de soma
   opA <= x"A8"; -- inicialização em hexadecimal
   opB <= x"FE"; -- inicialização em hexadecimal
   wait for 20 ns;
end process;
end behavior:
```

Por vezes não é possível fazer testar todos os valores possíveis para as entradas.

Por exemplo, neste caso o número de combinações possíveis para as entradas (i.e., o número de linhas da tabela de verdade) é de: $2x2^8x2^8=2^{17}$

Assim deve ser escolhido um conjunto representativo de valores da tabela de verdade de forma a testar todos o maior número de casos possíveis.


Xilinx ISE

Criação e sintese de circuitos no Xilinx ISE

Simulação de circuitos

- Sistemas Digitais, 2013
 - Após arrancar a máquina virtual, fazer:
 - □ Ice WM (start menu) → Xilinx → ISE

Xilinx ISE no Boole






Criação de um projecto

103 Sistemas Digitais, 2013

File New Project



Identificar o nome do projecto, a pasta e o tipo de projecto (HDL)

Xilinx ISE



Criação de um projecto

104

Sistemas Digitais, 2013

LE3

Property Name	Value			
Product Category	All 🔽			
Family	Spartan3E			
Device	XC3S100E			
Package	TQ144			
Speed	-5			
Top-Level Source Type	HDL			
Synthesis Tool	XST (VHDL/Verilog)			
Simulator	ISE Simulator (VHDL/Verilog)			
Preferred Language	VHDL			
Enable Enhanced Design Summary	V			
Enable Message Filtering				
Display Incremental Messages				

Property Name	Value			
Product Category	All			
Family	Spartan3E			
Device	XC3S100E			
Package	CP132			
Speed	-5			
Top-Level Source Type	HDL			
Synthesis Tool	XST (VHDL/Verilog)			
Simulator	ISE Simulator (VHDL/Verilog)			
Preferred Language	VHDL			
Enable Enhanced Design Summary	<u></u>			
Enable Message Filtering				
Display Incremental Messages				


LSD1



Descrição de um circuito VHDL

Sistemas Digitais, 2013

□ File → New Source




□ Fazer *next* nos menus seguintes...



Descrição de um circuito VHDL

Sistemas Digitais, 2013

Ambiente de desenvolvimento




Adicionar ao projecto um ficheiro VHDL existente



Add Copy of Source

Sistemas Digitais, 2013

□ File → Add Copy of Source






Simulação de um circuito em VHDL

108 Sistemas Digitais, 2013

¬ File → New Source

1. Selecionar "VHDL Test Bench"



2. Selecionar o circuito a simular


New Source Wizard - Associate	e Source			
Select a source with which to associat	e the new sourc	e.		
cadeado_digital				
<u>M</u> ore Info		< <u>B</u> ack	<u>N</u> ext >	Cancel



Simulação de um circuito em VHDL

Sistemas Digitais, 2013

Ambiente de desenvolvimento






Simulação de um circuito em VHDL

Sistemas Digitais, 2013

□ Simular o circuito:






Simulação de um circuito em VHDL

Sistemas Digitais, 2013

□ Simulação:



TÉCNICO LISBOA

Criação de um ficheiro VHDL para...

Simulação de um circuito em VHDL

12 Sistemas Digitais, 2013

□ Simulação:

