# DESCRIÇÃO DE CIRCUITOS DIGITAIS EM VHDL (SIMPLIFICADA)

Slides by: Pedro Tomás



SISTEMAS DIGITAIS

### TÉCNICO LISBOA

### **Outline**

- Linguagens de descrição de Hardware [LINK]
- □ Introdução a VHDL [LINK]
  - Descrição de estruturas básicas em VHDL [LINK]
  - Exemplos:
    - Cadeado digital [LINK]
- □ Simulação de circuitos em VHDL [LINK]

### Projecto de um circuito digital



## Etapas

Sistemas Digitais, 2013

### Descrição do sistema a projectar

 A descrição do sistema é tipicamente feita sob uma forma verbal, não totalmente especificada (tal como aparece nos enunciados de laboratório)

### Especificação do sistema

Divisão do problema em partes (funções lógicas) e especificação de cada uma das partes (funções), geralmente sob a forma de tabelas de verdade

### 3. Derivação das expressões lógicas

 Obtenção e minimização das funções lógicas, através da expressão booleana ou mapas de Karnaugh

### 4. Desenho do circuito digital

 Desenho do circuito digital usando os elementos básicos de lógica (portas NOT, AND, OR, NAND, NOR, XOR, MUX, DECODER, ...)

### 5. Implementação física

 Actualmente feita quase exclusivamente em FPGAs (lógica programável) ou em circuitos integrados

### Projecto de um circuito digital

## Implementação física



Sistemas Digitais, 2013

### Implementação física

- Actualmente é raro a implementação de circuitos digitais com componentes discretos (Cls).
  - Os circuitos são tipicamente muito complexos e não permitem tais implementações
- Recorre-se tipicamente a linguagens de descrição de hardware, tais como VHDL ou Verilog
  - Para descrever correctamente o circuito digital em VHDL ou Verilog é necessário conceber primeiro o diagrama lógico

### Linguagens de descrição de hardware

(HDL – Hardware Description Languages)

VHDL

Very High Speed Integrated Circuits (VHSIC) Hardware Description Language

Verilog

### Hardware Description Language (HDL)



## VHDL, para que serve?


- VHDL (e Verilog) serve para:
  - Descrever circuitos digitais
  - Simular circuitos digitais
    - Verificar a funcionalidade, testar e corrigir os erros
- VHDL (e Verilog) não é uma linguagem de programação
  - Os circuitos digitais não se programam... descrevem-se!
  - Escrever código VHDL não é mais do que desenhar o esquema lógico do circuito digital!
    - Na Unidade Curricular (UC) de Sistemas Digitais (SD) será sempre OBRIGATÓRIA a apresentação do esquema lógico
    - Nem todas as funcionalidade de VHDL serão permitidas!
    - Quaisquer diferenças entre o esquema apresentado e o código VHDL apresentado levarão a penalizações na nota final!
    - O código VHDL deverá ser sempre apresentado em anexo, devidamente comentado

### Introdução a VHDL

### TÉCNICO LISBOA

## Níveis de abstração

- Comportamental (Behavioral)
  - Descrição funcional do circuito digital
  - Geralmente usada para simular circuitos, mas nem sempre é sintetizável para portas lógicas
- RTL (Register-Transfer Level)
  - Descrição do circuito através da divisão entre os elementos combinatórios (AND, OR, NOT, multiplexers, descodificadores, somadores/subtractores, ...) e os elementos de memória (latches, flip-flops, registos, ...)
- Gate (portas lógicas AND, OR, ...)
  - Descrição do circuito através dos componentes principais existentes numa dada biblioteca lógica
- Layout
  - Desenho do circuito integrado



Very High Speed Integrated Circuit (VHSIC)

Hardware

**D**escription

Language

- Um ficheiro VHDL (extensão .vhd) descreve o funcionamento de um circuito digital e pode ser decomposto em duas partes:
  - Entidade
    - Definição do componente (circuito digital), nomeadamente nome e sinais (fios) de entrada e de saída
  - Arquitectura:
    - Descrição da forma como o componente está implementado



### Estrutura típica de um ficheiro VHDL

```
-- COMENTÁRIOS
-- Declaração de bibliotecas com pré-definições
library IEEE;
use IEEE.std logic 1164.all;
-- Definição do nome da entidade e dos sinais (fios) de entrada/saída
entity <NOME DO COMPONENTE>is
   port (
   );
end <NOME DO COMPONENTE>;
-- Descrição da arquitectura (implementação) do componente
architecture <TIPO DE ARQUITECTURA O O COMPONENTE is
   -- declaração dos sinais (fios) internos ao componente
Begin
   -- descrição do circuito digital que implementa o componente
end <TIPO DE ARQUITECTURA>;
```



## Tipos de sinais

Sistemas Digitais, 2013

- Um sinal em VHDL corresponde a um fio num circuito físico
- Num circuito digital o tipo de fio deverá ser:
  - bit, o qual pode ter os valores lógicos 0 e 1
- No entanto é comum usar-se outro sinal, o qual é particularmente útil durante o passo de simulação do circuito:
  - std\_logic, o qual pode tomar os valores lógicos:
    - '0' (zero) e '1' (um)
    - 'Z' alta impedância
    - -'-' don't care
    - 'U' undefined (o valor do fio não foi definido)
    - 'X' unknown (não é possível determinar o valor do fio)

Nota: na UC de SD apenas é permitido a atribuição dos valores 0 e 1 a um sinal! Os valores 'U' e 'X' serão atribuidos automaticamente pela ferramenta (Xilinx ISE) quando um sinal (fio) não tiver valor atribuído ou não for possível a sua determinação (ex: quando são atribuidos simultaneamente os valores '0' e '1').



## Tipos de sinais

Sistemas Digitais, 2013

- Por vezes são necessários vários fios para representar um único valor.
- Exemplo:

### Representação do número de um aluno do IST

- Considerando que o maior número de aluno é o 80 000
- São necessários pelo menos  $\log_2(80\ 000)$  bits = 16,3 bits
- Portanto o sinal num aluno precisa de pelo menos 17 bits



## Tipos de sinais

Sistemas Digitais, 2013

- Por vezes são necessários vários fios para representar um único valor.
- Exemplo:

### Representação do número dos alunos do IST

Para evitar a declaração (especificação) de 17 sinais (fios) individualmente, utiliza-se o sinal de barramento (bus):

```
signal num_aluno : std_logic_vector(16 downto 0);
```


Permitindo assim definir os fios

```
num_aluno(16), num_aluno(15), ..., num_aluno(1), num_aluno(0)
Cada um do tipo std logic
```


### TÉCNICO LISBOA

## Exemplo: cadeado digital

Sistemas Digitais, 2013




O cadeado abre com o código 0111<sub>2</sub>=7<sub>16</sub>



### TÉCNICO LISBOA

## Exemplo: cadeado digital

Sistemas Digitais, 2013




O cadeado abre com o código  $0111_2=7_{16}$ .

```
entity cadeado digital is
   port (
          code
                  : in std logic vector(3 downto 0);
                                                             Lista de sinais
          xopen : in std logic;
                                                             separados por ";"
          codeOK : out std logic;
         OK
                  : out std logic;
                                                             A ultima linha não
         Err : out std logic
                                                             deve ser terminada
          );
                                                             por ";"
end cadeado digital;
```



## Exemplo: cadeado digital

Sistemas Digitais, 2013



O cadeado abre com o código  $0111_2=7_{16}$ .


Descrição da implementação do circuito "cadeado digital"




## Exemplo: cadeado digital

Sistemas Digitais, 2013

Após projecto e desenho do logigrama correspondente, obtem-se:




Em VHDL poderia ser dado um nome a cada um dos fios intermédios, para ter visibilidade relativamente a esses sinais internos:





## Exemplo: cadeado digital



- Assim, declaram-se os sinais OK32, OK10 e OK3210
- A declaração de sinais é realizada sob a forma:


```
signal <NOME_DO_SINAL_1>, <NOME_DO_SINAL_2> : TIPO_DE_SINAL>;
signal <NOME_DO_SINAL_3> : <TIPO_DE_SINAL>;
signal <NOME_DO_SINAL_4> : TIPO_DE_SINAL>;
```

- Naturalmente é possivel ter sinais (fios) de diferentes tipos
  - No entanto a declaração anterior obriga a que os sinais 1 e 2 tenham o mesmo tipo

### TÉCNICO LISBOA

## Exemplo: cadeado digital

Sistemas Digitais, 2013



Assim é necessário declarar os sinais OK32, OK10 e OK3210


O nome dado à arquitectura não é relevante...

O Vivado normalmente usa a designação behavior



## Exemplo: cadeado digital

Sistemas Digitais, 2013



- Resta-nos agora descrever o circuito projectado
- □ A atribuição de valores para os sinais é feita da seguinte forma:
   NOME\_SINAL\_DESTINO <= OPERAÇÃO\_LÓGICA SOBRE OPERANDOS;</li>
- Existem várias operações típicas:

NOT AND OR NAND NOR XOR ...



## Exemplo: cadeado digital

```
architecture behavior of cadeado digital is
-- declaração dos sinais (fios) internos ao componente
signal OK32, OK10, OK3210 : std logic;
begin
-- Cálculo do resultado
OK32 <= (not code(3)) and code(2);
OK10 <= code(1) and code(0);
OK3210 \le OK32 and OK10;
-- Atribuição do valor de saída
codeOK <= OK3210;
                                                    OK32
                                 code(3) -
end behavior;
                                 code(2) =
                                                                 OK3210
                                                                      - codeOK
                                 code(1)
                                                    OK10
                                 code(o)
```

### TÉCNICO LISBOA

## Exemplo: cadeado digital


```
architecture behavior of cadeado digital is
-- declaração dos sinais (fios) internos ao componente
signal OK32, OK10, OK3210 : std logic;
begin
-- Cálculo do resultado
OK32 <= (not code(3)) and code(2);
OK10 <= code(1) and code(0);
OK3210 \le OK32  and OK10;
-- Atribuição do valor de saída
codeOK <= OK3210;
                                                      OK32
                                     code(3) -
OK <= OK3210 and xopen;
                                     code(2) =
                                                                  OK3210 codeOK
Err <= (not OK3210) and xopen;</pre>
                                     code(1) -
                                                                              OK
                                                      OK10
end behavior;
                                     code(o) -
                                                                              Err
                                      xopen
```



## Exemplo: cadeado digital

```
Alternativa:
Sistemas Digitais, 2013
                                                 Este código tem a mesma função, mas
                                                 resulta num mapeamento para VHDL
architecture behavior of cadeado digita
                                                 diferente.
-- declaração dos sinais (fios) interno
                                                    code(3)
                                                                        OK3210 codeOK
signal OK32, OK10, OK3210 : std logic;
                                                    code(2)
                                                    code(1) -
begin
                                                 Perde visibilidade dos sinais intermédios.
-- Cálculo do resultado
OK3210 \le (not code(3))  and code(2)  and code(1)  and code(0);
```

```
-- Atribuição do valor de saída
codeOK <= OK3210;
OK <= OK3210 and xopen;
Err <= (not OK3210) and xopen;
end behavior;</pre>
```



### TÉCNICO LISBOA

# Descrição de circuitos em VHDL cadeado\_digital.vhd

```
-- Declaração de bibliotecas com pré-definições
library IEEE;
use IEEE.std logic 1164.all;
entity cadeado digital is
  port (
        code : in std logic vector(3 downto 0);
        xopen : in std logic;
        codeOK : out std logic;
        OK : out std logic;
        Err : out std logic
        );
end cadeado digital;
architecture behavior of cadeado digital is
-- declaração dos sinais (fios) internos
-- ao componente
signal OK32, OK10, OK3210 : std logic;
begin
-- Cálculo do resultado
OK32 \leq (not code(3)) and code(2);
OK10 <= code(1) and code(0);
OK3210 <= OK32 and OK10;
```

```
-- Atribuição do valor de saída
codeOK <= OK3210;
OK <= OK3210 and xopen;
Err <= (not OK3210) and xopen;
end behavior;</pre>
```

Portas lógicas simples

### TÉCNICO LISBOA

## Atribuições simples

```
architecture behavior of meu circuito is
                                                   CONSTRUÇÕES POSSÍVEIS:
-- declaração do sinal de selecção
signal A, B, C : std logic;
                                                  Poderão ser usadas quaisquer
signal vec1 : std logic vector(2 downto 0);
                                                   construções que tenham um
signal vec2 : std logic vector(2 downto 0);
                                                mapeamento directo no logigrama
                                                          original!
begin
A <= '0'; -- atribuição do valor lógico zero
B <= '1'; -- atribuição do valor lógico um
C <= A; -- atribuição do valor lógico dado em A
vec1 <= "011"; -- atribuição do número 3
vec2 <= A & B & C; -- atribuição do resultante da concatenação de
                    -- A, B e C. Assim vec2 tomará o valor 2.
end behavior;
```

### TÉCNICO LISBOA

## Portas lógicas simples


Sistemas Digitais, 2013



Y <= A and B and C;



 $Y \le not (A and B and C);$ 



 $Y \le not (A or (not B) or C);$ 

#### **CONSTRUÇÕES POSSÍVEIS:**

Poderão ser usadas quaisquer construções que tenham um mapeamento directo no logigrama original!



## Simulação de circuitos

Criação de um ficheiro VHDL para simular e validar o funcionamento dos circuitos anteriormente descritos



## Simulação e teste de circuitos

Sistemas Digitais, 2013

- Para validar correctamente o funcionamento de um circuito digital é necessário verificar o valor das saídas do circuito para todas as combinações de:
  - Circuitos combinatórios: sinais de entrada
  - Circuitos sequenciais: sinais de entrada e estado do sistema


Nota: o estado do sistema digital é dado pelo valor à saída dos elementos de memória, i.e., dos latches e dos flip-flops.



## Simulação e teste de circuitos

Sistemas Digitais, 2013

- Para validar correctamente o funcionamento de um circuito digital é necessário verificar o valor das saídas do circuito.
  - É preciso desenvolver um módulo capaz de gerar os sinais de entrada do circuito digital




 O gerador de sinais deve gerar todas as combinações de sinais de entrada



### Tabela de verdade

Sistemas Digitais, 2013



O cadeado abre com o código  $0111_2=7_{16}$ .

O gerador de sinais a projectar deve ser capaz de gerar todas as combinações de entradas da tabela de verdade de forma a ser possível verificar o valor da saída

### □ Tabela de verdade:


ENTRADAS SAIDAS ESPERADAS

code	xopen	codeOK	OK	Err
0000	0	0	0	0
0001	0	0	0	0
•••		•••	•••	•••
0110	0	0	0	0
0111	0	1	0	0
1000	0	0	0	0
•••		•••	•••	•••
0110	1	0	0	1
0111	1	1	1	0
1000	1	0	0	1
•••				



## Estrutura do ficheiro de simulação

- Como se pode ver no diagrama abaixo, o ficheiro VHDL para simulação (e teste) de circuitos:
  - Necessita uma instancia do circuito a testar
  - Necessita de gerar os sinais de dados e/ou controlo do circuito
  - Não necessita de entradas ou saídas





## Descrição da entidade

Sistemas Digitais, 2013

### Descrição da entidade

Sem entradas/saídas

```
-- FICHEIRO cadeado_digital_testbench.vhd

-- Declaração de bibliotecas
library IEEE;
use IEEE.std_logic_1164.all;


-- Definição do nome da entidade, sem qualquer entrada ou saida
entity cadeado_digital_testbench is
end cadeado_digital_testbench;

architecture behavior of cadeado_digital_testbench is
...
```



## Descrição da arquitectura

- Descrição da arquitectura
  - Declaração de componentes e sinais





## Descrição da arquitectura

Sistemas Digitais, 2013

begin

- Descrição da arquitectura
  - Declaração de componentes e sinais

```
architecture behavior of cadeado digital testbench is
-- Declaração do componente cadeado digital original
component cadeado digital
   port (
                : in std logic vector(3 downto 0);
         code
         xopen : in std logic;
                                                          code(3:0)
                                                                   codeOK
         codeOK : out std logic;
                                                              Cadeado
                : out std logic;
         OK
                                                               Dígital
                                                                      OK
                : out std logic
                                                          xopen
         Err
                                                                      Err
         );
end component;
-- Declaração dos sinais para o testbench
signal code : std logic vector(3 downto 0);
signal xopen, codeOK, OK, Err : std logic;
```



## Descrição da arquitectura

- Implementação
  - Descrição da unidade para teste

```
architecture behavior of cadeado digital testbench is
-- Declaração do componente cadeado digital original
-- Declaração dos sinais para o testbench
begin
-- Declaração da unidade de teste... O nome dos sinais no circuito é neste
-- caso (não obrigatório) o mesmo que o nome dos sinais no componente
Utest: cadeado digital port map (
        code => code, xopen => xopen,
        codeOK => codeOK, OK => OK, Err => Err);
-- Descrição do gerador de sinais
end behavior:
```



## Descrição da arquitectura

- Implementação
  - Descrição do gerador de sinais
    - Simulação de 1 linha da tabela de verdade a cada 10 ns

```
-- Descrição do gerador de sinais
process
begin
   -- valor dos sinais para a 1ª linha da tabela de verdade
   . . .
   wait for 10 ns;
   -- valor dos sinais para a 2ª linha da tabela de verdade
   . . .
   wait for 10 ns;
   -- valor dos sinais para a n-ésima linha da tabela de verdade
   . . .
   wait; -- end of signal generation
end process;
end behavior;
```



## Descrição da arquitectura

Sistemas Digitais, 2013

### Implementação

- Descrição do gerador de sinais
  - Simulação de 1 linha da tabela de verdade a cada 10 ns

O gerador de sinais acaba na ultima linha da tabela de verdade

```
-- Gerador de sinais
process
begin
   -- 1ª linha
   code <= "0000";
   xopen <= '0';</pre>
   wait for 10 ns;
   -- 2ª linha
   code <= "0001";
   xopen <= '0';</pre>
   wait for 10 ns;
   -- 3ª linha
   code <= "0010";
   xopen <= '0';</pre>
   wait for 10 ns;
```

```
-- 4ª linha
code <= "0011";
xopen <= '0';</pre>
wait for 10 ns;
-- 17ª linha
code <= "0000";
xopen <= '1';</pre>
wait for 10 ns;
-- 18ª linha
code <= "0001";
xopen <= '1';</pre>
wait for 10 ns;
-- 19ª linha
code <= "0010";
xopen <= '1';</pre>
```

```
wait for 10 ns;
...
-- 31a linha
code <= "1110";
xopen <= '1';
wait for 10 ns;
-- 32a linha
code <= "1111";
xopen <= '1';
wait; -- forever
end process;
end behavior;</pre>
```




## Descrição da arquitectura

Sistemas Digitais, 2013

- Implementação
  - Descrição do gerador de sinais
    - Simulação de 1 linha da tabela de verdade a cada 10 ns

O gerador de sinais acaba na ultima linha da tabela de verdade





### Descrição da arquitectura

Sistemas Digitais, 2013

### Implementação

- Descrição do gerador de sinais
  - Simulação de 1 linha da tabela de verdade a cada 10 ns

O gerador de sinais repete após a ultima linha da tabela de verdade

```
-- Gerador de sinais
process
begin
   -- 1ª linha
   code <= "0000";
   xopen <= '0';</pre>
   wait for 10 ns;
   -- 2ª linha
   code <= "0001";
   xopen <= '0';</pre>
   wait for 10 ns;
   -- 3ª linha
   code <= "0010";
   xopen <= '0';</pre>
   wait for 10 ns;
```

```
-- 4ª linha
 code <= "0011";
xopen <= '0';</pre>
wait for 10 ns;
-- 17ª linha
code <= "0000";
xopen <= '1';</pre>
wait for 10 ns;
-- 18ª linha
code <= "0001";
xopen <= '1';</pre>
wait for 10 ns;
-- 19ª linha
code <= "0010";
xopen <= '1';</pre>
```

```
wait for 10 ns;
...
-- 31<sup>a</sup> linha
code <= "1110";
xopen <= '1';
wait for 10 ns;
-- 32<sup>a</sup> linha
code <= "1111";
xopen <= '1';
wait for 10 ns;
end process;</pre>
```




## Descrição da arquitectura

Sistemas Digitais, 2013

- Implementação
  - Descrição do gerador de sinais
    - Simulação de 1 linha da tabela de verdade a cada 10 ns

O gerador de sinais repete após a ultima linha da tabela de verdade





## Descrição da arquitectura

Sistemas Digitais, 2013

### Implementação

SOLUÇÃO ALTERNATIVA

- Descrição do gerador de sinais
  - Separação da tabela de verdade em duas partes: sinais code e xopen

```
-- Geração do sinal code

process

begin

code <= "0000";

wait for 10 ns;

code <= "0001";

wait for 10 ns;

...

code <= "1110";

wait for 10 ns;

code <= "1111";

wait for 10 ns;

end process;
```

```
-- Geração do sinal xopen
process
begin
    xopen <= '0';
    wait for 16*10 ns;
    xopen <= '1';
    wait for 16*10 ns;
end process;
end behavior;</pre>
```



## Descrição da arquitectura

Sistemas Digitais, 2013

### Implementação

- Descrição do gerador de sinais
  - Utilização de macros (contador e inversor)

```
process
begin
   code \le code + 1;
   wait for 10 ns;
end process;
-- Geração do sinal xopen
process
begin
   xopen <= not xopen;</pre>
   wait for 16*10 ns;
end process;
end behavior:
```

### **SOLUÇÃO ALTERNATIVA**

#### Requer:

- 1. a inicialização dos sinais
- 2. A utilização da biblioteca ieee.std logic unsigned



### TÉCNICO LISBOA

# Simulação e teste do circuito "Cadeado Digital" cadeado digital testbench C.vhd

```
-- FICHEIRO cadeado digital testbench C.vhd
-- Declaração de bibliotecas
library IEEE;
use IEEE.std logic 1164.all;
use IEEE.std logic unsigned.all;
-- Definição da entidade
entity testbench C is
end testbench C;
architecture behavior of testbench C is
-- Declaração do componente
-- cadeado digital original
component cadeado digital
port (
   code : in std logic vector(3 downto 0);
   xopen : in std logic;
   codeOK : out std logic;
   OK : out std logic;
   Err : out std logic
 );
end component;
```

```
-- Declaração dos sinais para o testbench
signal code : std logic vector(3 downto 0) := "0000";
signal xopen, codeOK, OK, Err : std logic := '0';
begin
-- Declaração da unidade de teste
utest: cadeado digital port map (
           code => code, xopen => xopen,
           codeOK => codeOK, OK => OK, Err => Err);
-- descrição do gerador para o sinal code
gen code: process
begin
   code \le code + 1;
   wait for 10 ns;
end process;
-- descrição do gerador para o sinal xopen
gen open: process
begin
   xopen <= not xopen;</pre>
   wait for 16*10 ns;
end process;
end behavior;
```