数字电子技术基础课程笔记

数制与码制、逻辑代数基础

“数字电路的世界里，*0* 和 *1* 构成了所有逻辑的基石。”
——克劳德 • 香农（Claude Elwood Shannon）

作者：浮萍

版本：1.0 完整版

邮箱：3071974740@qq.com

GitHub：https://github.com/Duckweed-yhb

2026 年 6 月 25 日

目录

第一章 绪论 **6**
1.1 模拟与数字信号 6
1.1.1 数模电路对比 6
1.2 电子技术发展历程 6
1.3 电子电路核心功能 6
1.4 系统设计核心思想 7
1.4.1 结构设计 7
1.4.2 接口设计 7
1.4.3 优质系统设计准则 7
1.5 课程定位与学习目标 7
1.5.1 课程体系衔接 7
1.5.2 四大核心能力要求 7
1.5.3 学习目标 7
1.5.4 学习层级（由底层至顶层） 7
1.6 课程衔接说明 7

第二章 数制和码制 **8**
2.1 概述 8
2.2 几种常用的数制 8
2.2.1 通用定义与位权展开公式 8
2.2.2 0 15 多进制对照表 8
2.3 不同数制间的转换 9
2.3.1 任意进制转十进制 9
2.3.2 十进制转 N 进制 9
2.3.3 二进制与八/十六进制互转 9
2.4 二进制算数运算 9
2.4.1 基础四则运算规则 9
2.4.2 原码、反码、补码 9
2.5 几种常用的编码 10
2.5.1 十进制代码 10
2.5.2 格雷码 12
2.5.3 美国信息交换标准代码（ASCII） 12

第三章 逻辑代数基础 **13**
3.1 概述 13
3.1.1 二值逻辑与逻辑运算 13

3.1.2 数字电路的特点与描述工具 . . . 13
3.2 逻辑代数中的三种基本运算 . . . 13
3.2.1 三种基本逻辑运算的定义 . . . 13
3.2.2 真值表、表达式及逻辑符号 . . . 13
3.3 常用复合逻辑运算 . . . 14
3.3.1 五类复合逻辑运算定义与运算规则 . . . 15
3.3.2 复合逻辑真值表（二输入） . . . 16
3.3.3 复合逻辑门国标矩形符号 . . . 16
3.3.4 复合逻辑门 ANSI 异形符号 . . . 16
3.4 逻辑代数的基本公式和常用公式 . . . 16
3.4.1 基本公式（布尔恒等式） . . . 16
3.4.2 常用化简公式 . . . 17
3.5 逻辑代数三大重要定理 . . . 17
3.5.1 代入定理 . . . 17
3.5.2 反演定理（多变量推广） . . . 18
3.5.3 对偶定理 . . . 18
3.6 逻辑函数及其描述方法 . . . 18
3.6.1 逻辑函数定义 . . . 18
3.6.2 六大标准描述方式 . . . 18
3.6.3 各类描述方法的相互转换规则 . . . 18
3.6.4 逻辑函数标准形式 . . . 19
3.7 逻辑函数化简 . . . 19
3.7.1 公式化简法 . . . 19
3.7.2 卡诺图化简法 . . . 20
3.7.3 含无关项的卡诺图化简 . . . 20
3.7.4 多输出逻辑函数化简 . . . 20
3.7.5 逻辑函数形式变换 . . . 20

第四章 门电路 21

4.1 概述 . . . 21
4.1.1 数字系统核心思想 . . . 21
4.1.2 门电路定义 . . . 21
4.1.3 正负逻辑（本书采用正逻辑） . . . 21
4.1.4 高低电平实现原理 . . . 21
4.1.5 数字电路分类与集成规模 . . . 22
4.1.6 本章内容 . . . 22
4.2 二极管门电路 . . . 22
4.2.1 二极管开关等效模型 . . . 22
4.2.2 二极管稳态开关特性 . . . 22
4.2.3 二极管动态开关特性 . . . 22
4.2.4 二极管与门 . . . 22
4.2.5 二极管或门 . . . 23
4.2.6 二极管门电路通用缺陷 . . . 23
4.3 CMOS 门电路 . . . 23
4.3.1 MOS 管开关特性（重点：两类沟道导通条件） . . . 23

4.3.2 MOS 管工艺演进说明 . . . 23
4.3.3 CMOS 反相器结构与工作原理 . . . 23
4.3.4 CMOS 反相器电压传输特性 . . . 23
4.3.5 CMOS 反相器电流传输特性 . . . 24
4.3.6 噪声容限 . . . 24
4.3.7 CMOS 反相器静态输入输出特性 . . . 24
4.3.8 CMOS 反相器动态特性 . . . 24
4.3.9 CMOS 反相器核心特点 . . . 25
4.3.10 其他类型 CMOS 逻辑门 . . . 25
4.4 TTL 门电路 . . . 26
4.4.1 双极型三极管（BJT）开关基础 . . . 26
4.4.2 TTL 反相器电路结构与工作原理 . . . 27
4.4.3 TTL 反相器静态输入、输出特性 . . . 27
4.4.4 TTL 反相器动态特性 . . . 28
4.4.5 其他类型 TTL 逻辑门 . . . 28
4.4.6 TTL 与 CMOS 电路接口规范 . . . 28

第五章 组合逻辑电路 30
5.1 概述 . . . 30
5.1.1 组合逻辑电路核心特点 . . . 30
5.1.2 组合电路描述方式 . . . 30
5.2 组合逻辑电路的分析方法 . . . 30
5.3 组合逻辑电路的基本设计方法 . . . 30
5.4 常用中规模组合逻辑模块 . . . 31
5.4.1 编码器 . . . 31
5.4.2 译码器 . . . 32
5.4.3 数据选择器（多路选择器） . . . 32
5.4.4 加法器 . . . 33
5.4.5 数值比较器 . . . 33
5.5 层次化和模块化的设计方法 . . . 34
5.6 可编程逻辑器件（PLD） . . . 34
5.6.1 基础概念 . . . 34
5.6.2 PLD 发展与分类 . . . 34
5.6.3 FPLA 结构原理 . . . 34
5.6.4 配套实验与符号规范 . . . 35
5.7 硬件描述语言 Verilog HDL . . . 35
5.7.1 语言基础概念 . . . 35
5.7.2 两种标准描述方式 . . . 35
5.7.3 组合电路标准模块示例 . . . 36
5.8 自学小节 . . . 36
5.8.1 用可编程通用模块设计组合逻辑电路（自学） . . . 36
5.8.2 组合逻辑电路中的竞争—冒险（自学） . . . 36
5.9 组合逻辑电路的竞争—冒险现象 . . . 36
5.9.1 现象成因 . . . 36
5.9.2 判别方法 . . . 36

5.9.3 消除手段 . . . 37

第六章 半导体存储电路 38

6.1 时序逻辑基础与触发器 . . . 38
6.1.1 时序电路基本概念 . . . 38
6.1.2 SR 锁存器（基本存储单元） . . . 38
6.1.3 触发器结构演化脉络（背诵框架） . . . 38
6.1.4 电平触发触发器 . . . 39
6.1.5 脉冲触发触发器 . . . 39
6.1.6 边沿触发器 . . . 40
6.1.7 触发器逻辑功能与转换 . . . 41
6.1.8 触发器动态特性 . . . 42
6.1.9 集成触发器及其工程应用 . . . 42
6.1.10 触发器全章核心小结 . . . 43
6.1.11 寄存器 . . . 43
6.2 半导体存储电路 . . . 44
6.2.1 存储器总体分类 . . . 44

第七章 时序逻辑电路 46

7.1 概述 . . . 46
7.1.1 时序逻辑电路定义 . . . 46
7.1.2 时序逻辑电路构成与结构特点 . . . 46
7.1.3 三大描述方程组 . . . 46
7.1.4 时序电路分类 . . . 47
7.2 时序逻辑电路标准分析方法 . . . 47
7.2.1 同步时序电路五步分析法（考试标准答题步骤） . . . 47
7.2.2 异步时序电路分析要点 . . . 47
7.3 常用标准时序逻辑器件 . . . 48
7.3.1 移位寄存器 . . . 48
7.3.2 计数器 . . . 49
7.4 时序逻辑电路完整设计流程（同步） . . . 52
7.5 时序电路竞争-冒险现象补充说明 . . . 52

第八章 脉冲波形的产生和整形电路 53

8.1 概述 . . . 53
8.1.1 矩形脉冲获取途径 . . . 53
8.1.2 矩形脉冲特性参数定义 . . . 53
8.2 施密特触发器 . . . 53
8.2.1 门电路构成的 CMOS 施密特触发器 . . . 53
8.2.2 TTL 集成施密特触发器 7413 . . . 54
8.2.3 施密特触发器核心特点 . . . 54
8.2.4 典型应用场景 . . . 54
8.3 单稳态触发器 . . . 54
8.3.1 电路核心特性 . . . 54
8.3.2 门电路构成的两类单稳态触发器 . . . 54
8.3.3 集成单稳态触发器 74121 . . . 55

8.4 555 定时器及应用 55
8.4.1 555 定时器内部结构与引脚功能 55
8.4.2 555 构成施密特触发器 56
8.4.3 555 构成单稳态触发器 56
8.5 多谐振荡器 56
8.5.1 基础原理 56
8.5.2 施密特触发器型多谐振荡器 56
8.5.3 555 构成多谐振荡器 56
8.5.4 石英晶体振荡器 57

第九章 数一模和模一数转换 58
9.1 概述 58
9.1.1 应用用途 58
9.1.2 核心性能指标 58
9.1.3 基本概念与分类 58
9.2 D/A 转换器 58
9.2.1 DAC 整体结构框架 58
9.2.2 DAC 分类体系 58
9.2.3 权电阻网络 D/A 转换器 59
9.2.4 倒 T 形电阻网络 D/A 转换器 59
9.2.5 权电流型 D/A 转换器 60
9.2.6 双极性输出 D/A 转换器 60
9.2.7 DAC 转换精度与转换速度 60
9.3 A/D 转换器 61
9.3.1 A/D 转换完整流程与前置单元 61
9.3.2 直接型 A/D 转换器 62
9.3.3 间接型 A/D 转换器——双积分型 ADC 62
9.3.4 V-F 变换型 ADC 63
9.3.5 A/D 转换器性能指标 63
9.3.6 集成 A/D 转换器及其应用 63

第一章　绪论

1.1　模拟与数字信号

信号分为**模拟信号**、**数字信号**两类：

- **数字量**：时间、数值均离散，存在最小量化单位 Δ；
- **数字信号**：表征数字量，仅 0/1 两种电平跳变；
- **数字电路**：处理数字信号，取值、时间全离散；
- **模拟信号**：时间、数值连续；
- **模拟电路**：处理模拟信号，波形连续（如正弦波）。

1.1.1　数模电路对比

对比维度	数字电路	模拟电路
工作信号	离散 0/1 电平	连续电压电流
研究对象	逻辑与时序关系	连续电信号变化
分析工具	布尔代数、卡诺图、状态机	KCL/KVL、小信号模型
数学基础	离散数学	微积分、复变函数

表 1.1: 数字电路与模拟电路对比

1.2　电子技术发展历程

- **40 年代：电子管时代**核心器件电子管；由二极管、真空三极管奠基电子工业；缺点：笨重、功耗高、寿命短。
- **60 年代：晶体管时代**晶体管推动电子技术跨越式发展，应用覆盖计算机、通信、测量。
- **70 年代中期：集成电路 IC** 基尔比、诺伊斯 1956-1958 独立发明 IC；拓展至医疗、雷达、卫星领域。
- **70 中-80 中：微电子时代**诞生大规模/超大规模芯片（CPU/FPGA/GPU），成为信息技术核心底座。

1.3　电子电路核心功能

统一概括为：**信息处理 + 能量转换**

- 模拟电路：以连续电压/电流表征、处理信息；
- 数字电路：以 0/1 离散电平序列表征、处理信息。

1.4 系统设计核心思想

1.4.1 结构设计

结构化分层、单模块低复杂度、支持模块复用。

1.4.2 接口设计

系统核心要素，具备隔离、可扩展、可升级特性。

1.4.3 优质系统设计准则

低成本实现完整功能、运行可靠、兼容未来技术。

1.5 课程定位与学习目标

1.5.1 课程体系衔接

先修：电路原理；平行：模电、数电及配套实验；后续：微机原理、嵌入式系统。

1.5.2 四大核心能力要求

1. 基础概念；
2. 电路分析方法；
3. 电路设计方法；
4. 实操实验技能。

1.5.3 学习目标

自底向上理解硬件底层原理；掌握数字电路理论、抽象/接口设计思想；覆盖发展史、系统方法、算法、调试实操全维度。

1.5.4 学习层级（由底层至顶层）

1. MOS 管：基础半导体器件；
2. 逻辑门：MOS 管构成的与/或/非基础单元；
3. 组合逻辑：无记忆电路（译码器、加法器）；
4. 时序逻辑：含存储单元（触发器、计数器、寄存器）；
5. 复杂数字系统：FPGA、单片机、SoC 等集成系统。

1.6 课程衔接说明

本课为微机原理、嵌入式系统的前置基础，重点训练数字系统分析与工程设计能力。

第二章　数制和码制

2.1　概述

1. 数制：带位权的进位计数规则；码制：信息向二进制映射的编码规则。

2. 数字信号仅用 0、1 表征两种对立电平/开关状态，依靠数制、码制赋予数值与字符含义。

2.2　几种常用的数制

2.2.1　通用定义与位权展开公式

基数 N：数制内可用数码总个数；位权：N^i；任意 n 位整数、m 位小数的 N 进制数展开：

$$(X)_N = \sum_{i=-m}^{n-1} k_i \cdot N^i, \quad 0 \le k_i \le N-1$$

- 十进制 D：基数 10，逢十进一，数码 0 9，位权 10^i
- 二进制 B：基数 2，逢二进一，数码 0/1，数字电路基础，位权 2^i
- 八进制 O：基数 8，逢八进一，数码 0 7，位权 8^i
- 十六进制 H：基数 16，逢十六进一，数码 0 9、A(10) F(15)，位权 16^i

2.2.2　0 15 多进制对照表

表 2.1: 0 15 十进制、二进制、八进制、十六进制对应关系

D	B	O	H	D	B	O	H
0	0000	00	0	8	1000	10	8
1	0001	01	1	9	1001	11	9
2	0010	02	2	10	1010	12	A
3	0011	03	3	11	1011	13	B
4	0100	04	4	12	1100	14	C
5	0101	05	5	13	1101	15	D
6	0110	06	6	14	1110	16	E
7	0111	07	7	15	1111	17	F

2.3　不同数制间的转换

2.3.1　任意进制转十进制

方法：按位权展开求和，核心公式：

$$(X)_N = \sum_{i=-m}^{n-1} k_i N^i$$

2.3.2　十进制转 N 进制

- 整数部分：**除 N 取余，逆序排列**，直至商为 0
- 小数部分：**乘 N 取整，顺序排列**，至小数为 0 或满足精度
- 特例：转二进制替换基数为 2；转八/十六进制同理替换基数

2.3.3　二进制与八/十六进制互转

表 2.2: 分组转换规则

转换方向	操作步骤
B → O	小数点向两侧每 3 位分组，不足补 0，每组对应 1 位八进制
B → H	小数点向两侧每 4 位分组，不足补 0，每组对应 1 位十六进制
O → B	1 位八进制展开为 3 位二进制，删除首尾多余前导 0
H → B	1 位十六进制展开为 4 位二进制，删除首尾多余前导 0

2.4　二进制算数运算

2.4.1　基础四则运算规则

二进制加减乘除遵循：逢二进一、借一当二；乘法/除法可拆解为移位 + 加法，减法统一转化为**加补码**。

2.4.2　原码、反码、补码

带符号二进制数由符号位 + 数值位构成：最高位为符号位，0 表示正数，1 表示负数，剩余低位为数值位。

原码

定义：符号位加上数值绝对值对应的二进制码。

- 正数原码：符号位为 0，数值位等于真值；
- 负数原码：符号位为 1，数值位等于真值绝对值；
- 特性：数字 0 存在两种编码，$[+0]_{原}$、$[-0]_{原}$，不便于减法运算。
- 用途：二进制负数直观表示，仅用于人工阅读，硬件不做运算。

反码

定义：基于原码按位取反得到。

- 正数反码：与自身原码完全相等；
- 负数反码：符号位保持 1 不变，数值位全部按位取反（0 变 1，1 变 0）；
- 特性：数字 0 仍存在两种编码，不能统一 0 的表示。
- 用途：原码转换补码的中间过渡编码，无独立运算价值。

补码

定义：计算机系统实际存储、运算使用的编码，消除 0 的二义性，实现减法转加法。

- 正数补码：补码 = 原码 = 反码；
- 负数补码：对负数的反码加 1；
- n 位带符号补码取值范围：$\boldsymbol{-2^{n-1} \le X \le 2^{n-1}-1}$；
- 特性：数字 0 仅有唯一补码表示；符号位可直接参与加法运算。
- 运算核心公式：$[A-B]_{补} = [A]_{补} + [-B]_{补}$；
- 溢出规则：加法产生最高进位直接舍弃；运算结果超出取值范围则发生溢出错误。
- 用途：数字电路、CPU 唯一运算编码，仅用加法器即可完成加减运算，简化硬件电路；同等位数下可表示更多负数。

4 位带符号数原/反/补码对照表

2.5　几种常用的编码

2.5.1　十进制代码

1. 8421 码：又称 BCD 码，是最常用的十进制编码。每位从左至右权值依次为 8、4、2、1，展开公式 $D = \sum k_i 2^i$。**转换方法：将 4 位二进制码每一位乘以对应权值，全部相加得到对应十进制数。**例：$(1001)_{8421BCD} = 1\times2^3 + 0\times2^2 + 0\times2^1 + 1\times2^0 = 8+0+0+1 = 9$；例：$(0110)_{8421BCD} = 0\times8+1\times4+1\times2+0\times1=6$。仅 0000 1001 有效，1010 1111 无对应十进制，属于非法编码。
2. 余 3 码：无权码，编码二进制展开数值比对应十进制大 3；例 0101 代表十进制 2，二进制展开值为 5。做加法和为 10 时，自动产生进位信号。
3. 2421 码：有权码，权值从左至右 2、4、2、1；例 $(1100)_2 = 1\times2+1\times4+0\times2+0\times1=6$。0 与 9、1 与 8、2 与 7 互为反码，两编码相加为 9 时，结果为 1111。
4. 5211 码：有权码，权值从左至右 5、2、1、1；例 $(0111)_2 = 0\times5+1\times2+1\times1+1\times1=4$，多用于分频器。
5. 余 3 循环码：无权码，相邻编码仅一位状态不同，译码不会出错。

表 2.3: 4 位有符号数编码对照

十进制数	原码	反码	补码
+7	0111	0111	0111
+6	0110	0110	0110
+5	0101	0101	0101
+4	0100	0100	0100
+3	0011	0011	0011
+2	0010	0010	0010
+1	0001	0001	0001
0	0000	0000	0000
−1	1001	1110	1111
−2	1010	1101	1110
−3	1011	1100	1101
−4	1100	1011	1100
−5	1101	1010	1011
−6	1110	1001	1010
−7	1111	1000	1001

表 2.4: 几种常用十进制代码对照表

十进制数	8421 码	余 3 码	2421 码	5211 码	余 3 循环码
0	0000	0011	0000	0000	0010
1	0001	0100	0001	0001	0110
2	0010	0101	0010	0100	0111
3	0011	0110	0011	0101	0101
4	0100	0111	0100	0111	0100
5	0101	1000	1011	1000	1100
6	0110	1001	1100	1001	1101
7	0111	1010	1101	1100	1111
8	1000	1011	1110	1101	1110
9	1001	1100	1111	1111	1010

2.5.2　格雷码

基本特点与应用

- 每位状态按固定顺序循环；编码顺序递增时，相邻代码仅有 1 位状态改变。
- 作用：减少信号过渡噪声，抗干扰能力强，主要用于计数器、ADC。

表 2.5: 4 位二进制码与格雷码对照表

编码顺序	二进制码	格雷码	编码顺序	二进制码	格雷码
0	0000	0000	8	1000	1100
1	0001	0001	9	1001	1101
2	0010	0011	10	1010	1111
3	0011	0010	11	1011	1110
4	0100	0110	12	1100	1010
5	0101	0111	13	1101	1011
6	0110	0101	14	1110	1001
7	0111	0100	15	1111	1000

自然码与循环码定义

- 自然码：有权码，每位固定权值，结构同二进制；n 位最大计数值 $2^n - 1$。
- 循环码（格雷码）：无权码，各位独立循环；任意相邻码组仅 1 位不同。

2.5.3　美国信息交换标准代码（ASCII）

ASCII 为 7 位二进制代码，总计 128 个字符，应用于计算机与通讯领域。

- 字符'0'：$48_{\mathrm{D}} = 0110000_{\mathrm{B}}$
- 字符'A'：$65_{\mathrm{D}} = 1000001_{\mathrm{B}}$
- 字符'a'：$97_{\mathrm{D}} = 1100001_{\mathrm{B}}$

第三章　逻辑代数基础

3.1　概述

3.1.1　二值逻辑与逻辑运算

- **二值逻辑**：采用 0、1 代表两种对立逻辑状态，仅存在两种取值的逻辑体系。
- **逻辑运算**：对 0、1 逻辑变量按因果关系进行运算。

3.1.2　数字电路的特点与描述工具

- **数字电路**：输入输出仅高低电平，可用 0/1 二值变量描述，输入输出满足逻辑函数关系。
- **逻辑代数（开关代数）**：布尔代数适配数字电路的形式化工具，是逻辑函数分析基础。

3.2　逻辑代数中的三种基本运算

基础逻辑运算：与（AND）、或（OR）、非（NOT）。

3.2.1　三种基本逻辑运算的定义

与运算（逻辑乘）

全部输入为 1，输出才为 1，缺一不可。

或运算（逻辑加）

任意输入为 1，输出即为 1，有一即可。


非运算（逻辑求反）

输入取相反状态。

3.2.2　真值表、表达式及逻辑符号

与逻辑

- 表达式：$Y = A \cdot B = AB$



(a)
与门定义电路

(b)
或门定义电路

(c)
非门定义电路

图 3.1: 基本逻辑运算的定义电路

- 规则：全 1 出 1，有 0 出 0

或逻辑

- 表达式：$Y = A + B$
- 规则：有 1 出 1，全 0 出 0

非逻辑

- 表达式：$Y = \overline{A} = A'$
- 规则：入 0 出 1，入 1 出 0

表 3.1: 与逻辑真值表

A	B	Y
0	0	0
0	1	0
1	0	0
1	1	1

表 3.2: 或逻辑真值表

A	B	Y
0	0	0
0	1	1
1	0	1
1	1	1

表 3.3: 非逻辑真值表


A	Y
0	1
1	0

三种基本运算的逻辑符号


两类标准符号：国标矩形符号、ANSI 异形符号。

3.3　常用复合逻辑运算

本节介绍五类工程常用复合逻辑：与非、或非、与或非、异或、同或，分别给出逻辑表达式、运算规则、真值表与标准逻辑符号。



（a）国标矩形符号



（b）ANSI 异形符号

图 3.2: 基础逻辑门两种标准符号

3.3.1　五类复合逻辑运算定义与运算规则

与非运算（NAND）

- 逻辑表达式：$Y = \overline{AB}$
- 运算规则：有 0 出 1，全 1 出 0

或非运算（NOR）

- 逻辑表达式：$Y = \overline{A + B}$
- 运算规则：全 0 出 1，有 1 出 0

与或非运算（AOI）

- 逻辑表达式：$Y = \overline{AB + CD}$
- 运算规则：先两组与运算，再或运算，整体结果取反

异或运算（XOR）

- 逻辑表达式：$Y = A \oplus B = A\overline{B} + \overline{A}B$
- 运算规则：输入相异输出 1，输入相同输出 0

同或运算（XNOR）

- 逻辑表达式：$Y = A \odot B = AB + \overline{AB}$
- 运算规则：输入相同输出 1，输入相异输出 0；同或是异或的反运算 $A \odot B = \overline{A \oplus B}$

3.3.2　复合逻辑真值表（二输入）

并排展示与非、或非、异或真值表，直观对比输入输出关系。

表 3.4: 与非真值表

A	B	Y
0	0	1
0	1	1
1	0	1
1	1	0

表 3.5: 或非真值表


A	B	Y
0	0	1
0	1	0
1	0	0
1	1	0

表 3.6: 异或真值表

A	B	Y
0	0	0
0	1	1
1	0	1
1	1	0

3.3.3　复合逻辑门国标矩形符号

独立单图，缩小缩放比例，横向不溢出版心；与或非门缩短横向偏移，紧凑排版。




（a）国标矩形符号

图 3.3: 复合逻辑门国标矩形符号

3.3.4　复合逻辑门 ANSI 异形符号

独立第二张图，单独存放 ANSI 画法，避免单图内容过载；整体缩放适配页面。



（b）ANSI 异形符号

图 3.4: 复合逻辑门 ANSI 异形符号

3.4　逻辑代数的基本公式和常用公式

3.4.1　基本公式（布尔恒等式）

核心运算法则

- 交换律：$AB = BA,\ A + B = B + A$
- 结合律：$(AB)C = A(BC),\ (A + B) + C = A + (B + C)$

表 3.7: 逻辑代数基本公式

序号	公式	序号	公式
1	$0 \cdot A = 0$	10	$\overline{1} = 0,\ \overline{0} = 1$
2	$1 \cdot A = A$	11	$1 + A = 1$
3	$A \cdot A = A$	12	$0 + A = A$
4	$A \cdot \overline{A} = 0$	13	$A + A = A$
5	$AB = BA$	14	$A + \overline{A} = 1$
6	$A(BC) = (AB)C$	15	$A + B = B + A$
7	$A(B + C) = AB + AC$	16	$A + (B + C) = (A + B) + C$
8	$\overline{AB} = \overline{A} + \overline{B}$	17	$A + BC = (A + B)(A + C)$
9	$\overline{\overline{A}} = A$	18	$\overline{A + B} = \overline{A}\,\overline{B}$

- 分配律：$A(B + C) = AB + AC,\ A + BC = (A + B)(A + C)$
- 德 • 摩根定律：$\overline{AB} = \overline{A} + \overline{B},\ \overline{A + B} = \overline{AB}$

表 3.8: 德摩根定律真值验证

A	B	$\overline{A + B}$	$\overline{AB}$
0	0	1	1
0	1	0	1
1	0	0	1
1	1	0	0

3.4.2　常用化简公式

表 3.9: 逻辑化简常用公式

1	$A + AB = A$
2	$A + \overline{A}B = A + B$
3	$AB + A\overline{B} = A$
4	$A(A + B) = A$
5	$AB + \overline{A}C + BC = AB + \overline{A}C$
	$AB + \overline{A}C + BCD = AB + \overline{A}C$
6	$A \cdot \overline{AB} = A\overline{B},\ \overline{A} \cdot \overline{AB} = \overline{A}$

3.5　逻辑代数三大重要定理

3.5.1　代入定理

定理内容：任何一个含有变量 A 的逻辑等式，若将等式中所有 A 均替换为任意逻辑函数 Y，等式仍然成立。

若$F(A, B, C, \dots) = G(A, B, C, \dots)$，则$F(Y, B, C, \dots) = G(Y, B, C, \dots)$

作用：将两变量公式推广至多变量，拓展所有恒等式适用范围。

3.5.2　反演定理（多变量推广）

$$\overline{A_1A_2\cdots A_n}=\overline{A_1}+\overline{A_2}+\cdots+\overline{A_n},\quad \overline{A_1+A_2+\cdots+A_n}=\overline{A_1A_2}\cdots\overline{A_n}$$

求反函数 $\overline{Y}$ 变换规则：$\cdot\leftrightarrow+$，$0\leftrightarrow1$，原变量 $\leftrightarrow$ 反变量。

3.5.3　对偶定理

等式两边同时交换 $\cdot\leftrightarrow+$、$0\leftrightarrow1$，变量不变，得到对偶式 Y^D；原式成立则对偶式必然成立。

3.6　逻辑函数及其描述方法

3.6.1　逻辑函数定义

设输入逻辑变量为 $A,B,C,\ldots$，输出逻辑变量为 Y，若输入与输出之间满足确定逻辑运算关系，则称 $Y=F(A,B,C,\ldots)$ 为逻辑函数；所有变量仅取 0、1 两种逻辑值。

3.6.2　六大标准描述方式

逻辑函数共有六类主流描述手段，各类形式可相互转换：

1. **真值表**：表格形式，完整列出输入变量全部取值组合与对应输出值，直观无歧义；
2. **逻辑代数式**：由与、或、非等逻辑运算组合构成的数学表达式，便于代数化简与推导；
3. **逻辑图**：使用国标/ANSI 标准逻辑门符号，按运算连接得到的电路图形，直接对应硬件电路；
4. **波形图（时序图）**：随时间变化的高低电平波形，反映输入、输出动态时序关系；
5. **卡诺图**：最小项几何排布方格图，专门用于快速化简逻辑函数；
6. **硬件描述语言**：计算机专用文本描述方式，用于数字电路自动化设计。

3.6.3　各类描述方法的相互转换规则

真值表 $\leftrightarrow$ 逻辑代数式

1. 真值表转标准与或式

- 筛选表格中输出 $Y=1$ 的全部输入变量组合；
- 每组组合写乘积项：变量取值为 1 写原变量，取值为 0 写反变量；
- 将全部乘积项相加，得到逻辑函数标准与或表达式。

2. 逻辑代数式转真值表

- 列出输入变量全部 2^n 种取值组合；
- 将每组输入代入表达式计算输出 Y，填入表格对应行。

逻辑代数式 ↔ 逻辑图

1. 代数式绘制逻辑图：遵循运算优先级（非 → 与 → 或），从输入到输出逐级对应绘制非门、与门、或门、复合门；2. 逻辑图书写代数式：从输入向输出逐层写出每一级门电路运算，合并整理得到完整表达式。

真值表 ↔ 波形图

依据时序波形提取每一时刻输入电平组合，对照真值表得到对应输出电平，完成二者互相转换。

真值表 ↔ 卡诺图

将真值表中每组输入组合对应的输出值，填入卡诺图对应最小项方格内，二者完全等价。

3.6.4　逻辑函数标准形式

逻辑函数存在两类标准表达式，以最小项、最大项为基础构成。

最小项及标准与或式

- **定义**：n 变量逻辑函数中，最小项 m_i 是包含全部 n 个变量的乘积项，每个变量以原变量或反变量形式出现且仅出现一次。n 个变量共有 2^n 个最小项，按变量二进制取值换算十进制得到编号 i。
- **核心性质**：仅一组变量取值能让对应最小项输出为 1；全体最小项之和恒为 1；任意两个不同最小项相乘结果为 0；逻辑相邻的最小项可以合并消去一对互补变量。
- **标准形式**：将所有输出 $Y=1$ 对应的最小项相加，写成 $Y=\sum m_i$ 的最小项之和形式。

最大项及标准或与式

- **定义**：n 变量逻辑函数中，最大项 M_i 是包含全部 n 个变量的或项，每个变量以原变量或反变量形式出现且仅出现一次。n 个变量共有 2^n 个最大项，按变量使最大项取 0 的二进制取值换算十进制得到编号 i。
- **核心性质**：仅一组变量取值能让对应最大项输出为 0；全体最大项之积恒为 0；任意两个不同最大项相加结果为 1；逻辑相邻的最大项可以合并消去一对互补变量。
- **标准形式**：将所有输出 $Y=0$ 对应的最大项相乘，写成 $Y=\prod M_i$ 的最大项之积形式。

最小项与最大项的关系

相同下标编号的最小项和最大项互为反量：$M_i=\overline{m_i}$，两种标准形式可以互相转换。

3.7　逻辑函数化简

3.7.1　公式化简法

利用逻辑代数基础公式，通过合并项、消去冗余项、配项法消去多余变量与冗余项。

3.7.2　卡诺图化简法

卡诺图结构与逻辑相邻规则

卡诺图将 n 变量最小项按几何相邻等价逻辑相邻排布，支持 2/3/4/5 变量，可由低变量卡诺图折叠生成。逻辑相邻包含四类场景：左右方格相邻、上下方格相邻、左右边界循环相邻、四角方格相邻；仅逻辑相邻的方格才能合并圈组，不相邻方格禁止圈在一起。

圈组化简核心原则

1. 圈内方格数量必须为 2^k：$1, 2, 4, 8, 16\cdots$；2. 圈尽可能大，单个圈包含 1 越多，消去变量数量越多；3. 圈的总数尽可能少，最终与或式项数最少；4. 所有标 1 的方格至少被圈一次，允许方格被多个圈重复覆盖；5. 圈组完成后，每个圈保留圈中不变的变量，相加得到最简与或式；6. 化简结果不唯一，不同合法圈法可得到不同最简表达式。

圈 0 化简技巧

若卡诺图中 0 数量远少于 1，可直接合并所有 0 得到反函数 Y'，再对 Y' 整体取反得到原函数最简式，大幅简化运算。

3.7.3　含无关项的卡诺图化简

无关项分类定义

- **约束项**：输入变量受物理场景限制，永远不会出现的取值组合，对应最小项恒等于 0；
- **任意项**：输入该组合时电路输出无功能要求，输出可取 0 或 1，不影响整体逻辑功能；
- **无关项统称**：约束项、任意项合并记为 $\sum d$，逻辑函数标准写法：$Y = \sum m + \sum d$，约束条件 $\sum d = 0$。

无关项化简规则

1. 卡诺图中无关项方格标记为 $\times$；2. 化简时可按需将 $\times$ 当作 1 或 0 处理；3. 取舍目标：使可圈出的矩形圈更大，最终表达式最简。

3.7.4　多输出逻辑函数化简

多输出电路包含多个独立输出 $Y_1, Y_2, Y_3\ldots$，化简核心目标不是单独每个输出最简，而是寻找多个输出之间的公共与项，共享中间门电路，让整体电路总门、总输入引脚数量最小，降低硬件成本。

3.7.5　逻辑函数形式变换

数字工程中常统一采用单一类型逻辑门搭建电路，需利用反演律对标准与或式做形式转换：

1. 与或式 $\rightarrow$ 与非-与非式：整体两次取反，内层用德摩根拆分；
2. 与或式 $\rightarrow$ 或非-或非式：先求反函数或与式，再整体两次取反；
3. 可结合异或、同或运算进一步压缩表达式项数。

第四章　门电路

4.1　概述

4.1.1　数字系统核心思想

数字系统将连续模拟量抽象为离散 0/1 二值逻辑，核心目标是可靠区分逻辑 0、1，依靠统一电平标准提升电路可靠性。

模拟系统缺陷

模拟信号连续无明确分界，存在三大问题。噪声直接造成信号失真。复制，取反运算无法无误差实现。对器件精度，电源稳定性要求高，抗干扰差。

数字系统优缺点

- 优势：输出标准 0/1 电平，可容忍带噪声的劣质输入。统一接口便于模块化。高低电平存在容错区间，降低硬件要求。
- 代价：模拟信号数字化存在量化损失。需要额外模数转换电路。

4.1.2　门电路定义

实现与、或、非及与非、或非、异或等复合逻辑的基础单元电路。

4.1.3　正负逻辑（本书采用正逻辑）

表 4.1: 正负逻辑电平映射

逻辑类型	高电平	低电平
正逻辑	逻辑 1	逻辑 0
负逻辑	逻辑 0	逻辑 1

4.1.4　高低电平实现原理

用开关通断实现两种电平。开关断开输出 V_{CC}（逻辑 1），开关闭合输出 0V（逻辑 0）。实际电路依靠二极管，三极管截止/饱和等效开关。

4.1.5　数字电路分类与集成规模

优点

高低电平具备容错电压区间，抗干扰强，易大规模集成，对器件精度要求低。

分类

1. 分立元件门：电阻，电容，半导体器件独立搭建。2. 集成逻辑门：器件集成于单片半导体芯片。

表 4.2: 集成电路规模分级

缩写	单片器件数量
SSI 小规模	≤ 100
MSI 中规模	$100 \sim 1000$
LSI 大规模	$10^3 \sim 10^5$
VLSI 超大规模	$> 10^5$

4.1.6　本章内容

依次讲解二极管门电路，CMOS 门电路，TTL 门电路。

4.2　二极管门电路

4.2.1　二极管开关等效模型

数字电路使用 3 种等效模型。1. 完整模型：包含导通电阻 r_D，导通压降 V_{ON}。2. 简化模型：仅保留导通压降，忽略导通内阻。3. 理想模型：导通压降、内阻均为 0，数字电路首选。

4.2.2　二极管稳态开关特性

依靠单向导电性，输入电平控制通断。- $v_I = V_{CC}$（高电平）：二极管截止，输出 $v_O = V_{CC}$（逻辑 1）。- $v_I = 0$V（低电平）：二极管导通，输出 $v_O = 0$V（逻辑 0）。

4.2.3　二极管动态开关特性

电压突变时二极管切换存在延时，根源为 PN 结存储电荷。1. 开通时间 t_{on}：截止 $\rightarrow$ 导通，建立内电场，时间极短。2. 反向恢复时间 t_{re}：导通 $\rightarrow$ 截止，消散存储电荷，$\boldsymbol{t_{re} \gg t_{on}}$。

低频电路可忽略延时，高频电路反向恢复时间不可忽略。

4.2.4　二极管与门

逻辑式：$\boldsymbol{Y = A \cdot B}$，仅输入全高电平时输出高电平，其余输入组合输出低电平。缺陷：输出电平偏移，带负载能力差，无法实现非逻辑。

4.2.5　二极管或门

逻辑式：$\boldsymbol{Y = A + B}$，任意一路输入高电平则输出高电平，仅全低输入时输出低电平。

4.2.6　二极管门电路通用缺陷

1. 输出电平存在偏移，级联后电平失真累积。2. 带负载能力弱。3. 无取反功能，仅能用于芯片内部简易电路。

4.3　CMOS 门电路

4.3.1　MOS 管开关特性（重点：两类沟道导通条件）

CMOS 电路由 **NMOS，PMOS 互补配对 ** 构成，二者导通条件完全相反。

1. 增强型 NMOS（N 沟道）导通条件栅源电压大于开启阈值电压才能导通：

$$\boldsymbol{V_{GS} \geq V_{TH}} \implies \text{管子导通}$$

若 $V_{GS} < V_{TH}$，管子截止。

2. 增强型 PMOS（P 沟道）导通条件栅源电压小于负阈值电压才能导通：

$$\boldsymbol{V_{GS} \leq -|V_{TH}|} \implies \text{管子导通}$$

若 $V_{GS} > -|V_{TH}|$，管子截止。

MOS 管四端定义：源极 S，栅极 G，漏极 D，衬底 B，器件物理对称。电路布线规则：NMOS 漏极接高电位，PMOS 源极接高电位。

4.3.2　MOS 管工艺演进说明

FinFET 工艺普及后，工艺纳米数值不再代表栅极/Fin 实际物理宽度，仅为摩尔定律代际命名。例如 7nm 制程无任何结构尺寸等于 7nm。演进路线：平面体硅 CMOS → FinFET 鳍式 MOS → FDSOI 绝缘硅。

4.3.3　CMOS 反相器结构与工作原理

CMOS 全称互补 MOS，反相器由 PMOS 管 T_1，NMOS 管 T_2 构成互补对称电路，输入同时驱动两管栅极，两管始终一导通一截止。

设两管开启电压 $V_{GS(th)P}$，$V_{GS(th)N}$，且 $V_{DD} > |V_{GS(th)P}| + V_{GS(th)N}$。1. 输入 $v_I = V_{IL} = 0$V 低电平：T_1(PMOS) 导通，T_2(NMOS) 截止，输出 $v_O = V_{DD}$（逻辑 1）。2. 输入 $v_I = V_{IH} = V_{DD}$ 高电平：T_1(PMOS) 截止，T_2(NMOS) 导通，输出 $v_O = 0$V（逻辑 0）。

逻辑功能：$\boldsymbol{Y = \overline{A}}$。

4.3.4　CMOS 反相器电压传输特性

描述输入 v_I 与输出 v_O 的对应关系，分为三段。1. AB 段（输入低压区，$v_I < V_{GS(th)N}$）：T_1 导通，T_2 截止，输出维持高电平 $V_{OH} = V_{DD}$。2. BC 段（过渡区，$V_{GS(th)N} < v_I < V_{DD} - |V_{GS(th)P}|$）：$T_1$，$T_2$

同时导通，输入微小变化即可使输出快速翻转，翻转中点为 $V_{DD}/2$。此区间电源到地存在持续电流，功耗大，电路不可长期工作在此区间。3. CD 段（输入高压区，$v_I > V_{DD} - |V_{GS(th)P}|$）：$T_1$ 截止，T_2 导通，输出维持低电平 $V_{OL} = 0$。

4.3.5　CMOS 反相器电流传输特性

描述漏极电流 i_D 随输入 v_I 变化规律，分段与电压传输特性对应。1. AB，CD 段：单管导通，另一管截止，漏极电流近似为 0。2. BC 过渡区：两管同时导通，漏极出现峰值电流，在 $v_I = V_{DD}/2$ 处电流达到最大值。

4.3.6　噪声容限

噪声容限是保证输出高低电平不变时，输入允许叠加干扰的最大幅值，分为高电平噪声容限 V_{NH}，低电平噪声容限 V_{NL}。

$$\begin{cases} V_{NH} = V_{OH(\min)} - V_{IH(\min)} \\ V_{NL} = V_{IL(\max)} - V_{OL(\max)} \end{cases}$$

提高电源电压 V_{DD} 可同步提升 V_{NH}，V_{NL}，增强抗干扰能力。直流噪声容限随输入脉冲宽度变化，窄脉冲下噪声容限更高。

4.3.7　CMOS 反相器静态输入输出特性

输入特性与输入保护电路

MOS 栅极与衬底间为薄层 SiO_2 绝缘层，易被静电击穿，必须增设输入保护电路。

保护电路由钳位二极管 D_1，D_2 与限流电阻 R_S 构成。- 正常输入范围 $0 \le v_I \le V_{DD}$，二极管截止，保护电路无作用。- $v_I > V_{DD} + V_F$ 时 D_1 导通，栅极电位被钳位。$v_I < -V_F$ 时 D_2 导通，限制栅极负压，避免栅电容过压击穿。

输入特性曲线：正常区间输入电流近似为 0。输入超出 $[-0.7\text{V}, V_{DD} + 0.7\text{V}]$ 时二极管导通，输入电流急剧增大。

输出特性

输出特性描述输出电压与输出负载电流的关系，分高低电平两种工况。1. 低电平输出（输入高电平 $v_I = V_{DD}$）：T_1 截止，T_2 导通，负载电流灌入 T_2。负载电流增大时，输出低电平 V_{OL} 抬升。2. 高电平输出（输入低电平 $v_I = 0$）：T_1 导通，T_2 截止，电流从 T_1 流向负载。负载电流增大时，输出高电平 V_{OH} 下降。

4.3.8　CMOS 反相器动态特性

传输延迟时间

负载电容 C_L 充放电是产生传输延迟的核心原因，定义两类延迟。- t_{PHL}：输入上升沿 50% 幅值到输出下降沿 50% 幅值的时间。- t_{PLH}：输入下降沿 50% 幅值到输出上升沿 50% 幅值的时间。

延迟大小与负载电容 C_L，电源电压 V_{DD} 相关。

动态功耗

CMOS 静态功耗极低，可忽略。总动态功耗分为两部分。1. 导通功耗 P_T：电平切换过渡区间两管同时导通产生瞬时电流，平均功耗：

$$P_T = V_{DD} I_{TAV}, \quad I_{TAV} = \frac{1}{T}\left(\int_{t_1}^{t_2} i_T dt + \int_{t_3}^{t_4} i_T dt\right)$$

2. 负载电容充放电功耗 P_C：负载电容充放电产生，公式：

$$P_C = C_L f V_{DD}^2$$

总动态功耗：$\boldsymbol{P_D = P_T + P_C}$。

扇出特性

扇出代表门电路带负载能力。1. 静态工况：CMOS 输入电阻极高（$10^{10} \sim 10^{12}\Omega$），输出导通内阻低，低频（$<$ 1MHz）下扇出可达 50 以上。2. 动态工况：负载门等效输入电容随负载数量增加而变大，电容充放电拉长电平切换时间，频率越高，可驱动负载数量越少。

4.3.9　CMOS 反相器核心特点

1. 静态功耗极低：高低电平稳态下总有一管截止，静态电流仅微安级，属于微功耗电路。2. 传输速度快：导通管内阻小，对容性负载充放电速度快，平均传输延迟 $t_{pd} \approx 10$ns。3. 噪声容限高：阈值转换点位于 $V_{DD}/2$，噪声容限最高可接近电源电压的 50%，抗干扰能力强。4. 静态扇出大，动态扇出受工作频率与负载电容约束。

4.3.10　其他类型 CMOS 逻辑门

CMOS 与非门、或非门

1. 二输入与非门：PMOST_1，T_3 并联，NMOST_2，T_4 串联。逻辑式 $Y = (AB)'$。任意输入为 0，PMOS 支路导通，NMOS 支路断开，输出高电平。全输入为 1，NMOS 全部导通，输出低电平。2. 二输入或非门：PMOST_1，T_3 串联，NMOST_2，T_4 并联。逻辑式 $Y = (A + B)'$。任意输入为 1，NMOS 支路导通，PMOS 支路断开，输出低电平。全输入为 0，PMOS 全部导通，输出高电平。

普通与非/或非门缺陷：输出导通电阻随输入组合变化，高低电平受输入端数量影响。解决方案：输入端，输出端各加一级反相缓冲器，构成带缓冲级 CMOS 门，输出电阻，高低电平不受输入状态影响，电压传输特性更陡。

漏极开路输出门（OD 门）

输出级仅保留 NMOS 漏极开路，使用时必须外接上拉电阻 R_L 至电源。1. 功能：实现电平转换，大负载驱动，多路输出“线与”。2. 线与逻辑：多个 OD 门输出直接并联，输出结果为各门输出的与运算。逻辑式 $Y = (AB)'(CD)' = (AB + CD)'$。3. 上拉电阻取值约束：

$$\begin{cases} R_{L(\max)} = \dfrac{V'_{DD} - V_{OH(\min)}}{nI_{OH} + mI_{IH}} \\ R_{L(\min)} = \dfrac{V'_{DD} - V_{OL(\max)}}{I_{OL(\max)} - m'I_{IL}} \end{cases}$$

n 为并联 OD 门数量，m，m' 为高低电平负载门数量，取值需兼顾高低电平标准。

CMOS 传输门（TG）【重点：传输导通/截止条件】

由一对互补 NMOS，PMOS 并联构成，互补控制信号 C，C' 驱动，双向导通器件。

1. 导通条件（传输模式）控制电平：$\boldsymbol{C=1,\ C'=0}$；输入电压范围：$\boldsymbol{0<v_I<V_{DD}}$；此时 NMOS，PMOS 同时导通，输入信号完整传递至输出：$v_O=v_I$。

2. 截止条件（高阻隔离）控制电平：$\boldsymbol{C=0,\ C'=1}$；NMOS，PMOS 同时截止，输出端与输入完全电气隔离，呈现高阻态。

3. 关键特性 - 双向传输：输入，输出可互换，支持连续模拟电压；- 配套电路：与反相器组合构成通用双向模拟开关；- 传输系数：$K_{TG}=\dfrac{R_L}{R_{TG}+R_L}$，负载电阻 $R_L\gg R_{TG}$ 时传输系数趋近 1，信号衰减极小。

三态输出 CMOS 门（三态门）

输出具备高电平，低电平，高阻三种状态，带低电平有效使能端 EN'。1. 工作逻辑：- $EN'=0$：电路正常工作，$Y=A'$。- $EN'=1$：输出高阻态，与后级电路电气隔离。2. 典型应用：- 总线结构：多个三态门并联至同一总线，分时控制使能端实现多路数据传输，任意时刻仅允许一个门使能。- 双向数据传输：两组三态门反向对接，分时导通实现总线双向收发数据。

4.4　TTL 门电路

4.4.1　双极型三极管（BJT）开关基础

TTL 电路基于 NPN 双极三极管实现开关逻辑，硅管导通开启电压 $V_{ON}\approx 0.7\text{V}$。

三极管三个工作区

1. 截止区：$V_{BE}<V_{ON}$，$i_B\approx 0$，$i_C\approx 0$，集射极近似开路。2. 放大区：$V_{BE}>V_{ON}$，$V_{CE}>0.7\text{V}$，$i_C=\beta i_B$，电流线性放大。3. 饱和区：$V_{CE}<0.7\text{V}$，i_C 不再随 i_B 线性增大，饱和压降 $V_{CE(sat)}\approx 0.1\sim 0.3\text{V}$，集射极近似短路。

三极管静态开关电路

输入低电平 $v_I=V_{IL}<V_{ON}$，三极管截止，输出 $v_O=V_{CC}$ 高电平。输入高电平 $v_I=V_{IH}$，基极电流足够使管子饱和，输出 $v_O=V_{CE(sat)}$ 低电平，实现反相功能 $Y=\overline{A}$。

临界饱和基极电流：

$$I_{BS}=\frac{V_{CC}-V_{CE(sat)}}{\beta R_C}$$

满足 $i_B>I_{BS}$ 三极管可靠饱和。

动态开关特性

三极管导通/关断存在电荷建立，消散过程，输出电压变化滞后输入，产生开关延迟。

4.4.2　TTL 反相器电路结构与工作原理

标准 TTL 反相器由三级构成：输入级，倒相级，推拉式输出级，电源 $V_{CC}=5\text{V}$。1. 输入级：T_1 与钳位二极管 D_1，抑制负向输入脉冲，保护发射结。2. 倒相级：T_2，实现信号相位翻转。3. 输出级：T_4，T_5 构成推拉输出，任意时刻一管导通一管截止，降低静态功耗，提升带载能力。二极管 D_2 保证 T_4 可靠截止。

电压传输特性分段

1. AB 段（截止区，$v_I<0.6\text{V}$）：T_2，T_5 截止，T_4 导通，输出高电平 $V_{OH}\approx 3.4\text{V}$。2. BC 段（线性区，$0.7\text{V}<v_I<1.3\text{V}$）：$T_2$ 放大导通，T_4 导通，输入上升，输出线性下降。3. CD 段（转折区，$v_I\approx V_{TH}=1.4\text{V}$）：$T_2$，$T_5$ 同时导通，T_4 截止，输出快速跌落至低电平。4. DE 段（饱和区，v_I 继续升高）：T_5 深度饱和，输出维持 $V_{OL}\approx 0.3\text{V}$ 不变。

电路核心特点

1. T_1 倒置工作，电流放大系数小于 1。2. 推拉输出结构：高电平由 T_4 输出电流，低电平由 T_5 灌入电流，输出电阻均较小，带载能力强。3. 输入钳位二极管 D_1 限制负输入电流，保护输入管。

4.4.3　TTL 反相器静态输入、输出特性

输入特性

1. 输入低电平 $v_I=0.2\text{V}$:产生灌入输入的低电平电流 $I_{IL}\approx -1\text{mA}$。输入短路电流 $I_{IS}\approx -1.075\text{mA}$。2. 输入高电平 $v_I=3.4\text{V}$：T_1 发射结反偏倒置，仅有微小漏电流 $I_{IH}<40\mu\text{A}$。

输入端负载特性

输入端外接电阻 R_P 接地时，R_P 压降即为输入电压 v_I：

$$v_I=\frac{R_P}{R_1+R_P}(V_{CC}-v_{BE1})$$

- $R_P\le 0.7\text{k}\Omega$：输入为低电平。- $R_P\ge 1.5\text{k}\Omega$：输入为高电平。

v_I 最高被钳位在约 1.4V，不再随 R_P 增大继续上升。

输出特性

1. 高电平输出：T_4 导通，T_5 截止，输出电流拉出，负载电流增大时 V_{OH} 小幅下降，74 系列最大拉出电流 $|I_{OH(max)}|=0.4\text{mA}$。2. 低电平输出：$T_5$ 饱和导通，T_4 截止，负载电流灌入，电流越大 V_{OL} 略微抬升，74 系列最大灌电流 $I_{OL(max)}=16\text{mA}$。

扇出系数计算

扇出 N 为门电路可驱动同系列负载门最大数量，分别计算高低电平可驱动数量后取最小值：

$$\begin{cases} N_1\le \dfrac{I_{OL(\max)}}{|I_{IL}|} & \text{(低电平约束)} \\ N_2\le \dfrac{I_{OH(\max)}}{I_{IH}} & \text{(高电平约束)} \end{cases}$$

最终 $N = \min(N_1, N_2)$。以 74 系列参数为例：$N_1 = 16$，$N_2 = 10$，最终扇出 $N = 10$。

4.4.4　TTL 反相器动态特性

传输延迟时间

平均传输延迟 t_{pd} 衡量工作速度，分为 t_{PHL}（输入上升沿到输出下降沿延迟），t_{PLH}（输入下降沿到输出上升沿延迟），由结电容，寄生电容充放电导致，74 系列典型延时 3 40ns。

动态尖峰电流与交流噪声容限

1. 电平切换瞬间 T_4，T_5 短暂同时导通，产生电源尖峰电流，会通过电源线形成系统干扰。2. 窄脉冲输入时输出变化滞后，交流噪声容限远大于直流噪声容限，脉冲宽度越窄，噪声容限越高。

4.4.5　其他类型 TTL 逻辑门

TTL 与非门、或非门、与或非门、异或门

1. 与非门：多发射极输入管实现与逻辑，后级和反相器结构一致，逻辑式 $Y = (AB)'$，输入高低电平电流随并联输入端数量成倍变化。2. 或非门：多个输入级并联实现或逻辑，逻辑式 $Y = (A + B)'$。3. 与或非门：多级与输入再做或非运算，逻辑式 $Y = (AB + CD)'$。4. 异或门：由与非门组合实现，逻辑式 $Y = A \oplus B = A'B + AB'$。

OC 集电极开路门

普通推拉式 TTL 输出不可直接并联，会出现大电流烧坏器件。去掉上拉推拉管得到 OC 门。1. 特点：输出管耐压，耐流能力强，外接独立上拉电阻可实现电平转换。2. 线与功能：多个 OC 输出并联，实现输出逻辑与：$Y = (AB)'(CD)' = (AB + CD)'$。3. 上拉电阻 R_L 计算和 CMOS OD 门公式一致，需同时满足高低电平规范。

TTL 三态门（TSL）

在普通与非门增加使能控制端，具备高，低电平，高阻三态。1. 使能有效时正常执行与非逻辑，使能无效时输出高阻。2. 用于总线分时传输，双向数据收发，同一总线同一时刻仅允许一个三态门使能。

4.4.6　TTL 与 CMOS 电路接口规范

两类电路互连时，驱动端必须满足负载端电平，电流规范：

$$\begin{cases} V_{OH(\min)} \geq V_{IH(\min)} \\ V_{OL(\max)} \leq V_{IL(\max)} \\ I_{OH(\max)} \geq nI_{IH(\max)} \\ I_{OL(\max)} \geq m|I_{IL(\max)}| \end{cases}$$

TTL 驱动 CMOS

- 低压 CMOS 场景：TTL 输出增加上拉电阻提升高电平，使 $V_{OH} \approx V_{DD}$。- 高压 CMOS 场景：改用 OC 门抬高输出电平。

CMOS 驱动 TTL

- 电流不足时：可将多个 CMOS 门并联增大灌电流，或后端增加专用驱动芯片提升带载能力。

第五章　组合逻辑电路

5.1　概述

5.1.1　组合逻辑电路核心特点

- 输出仅由当前时刻输入唯一决定，与电路过往输入、输出状态无关；
- 电路内部无存储记忆元件，仅由各类逻辑门搭建而成；
- 门电路存在传输延时，输入变化后输出会短暂延迟，不存在记忆保持功能。

5.1.2　组合电路描述方式

多输入 $a_1, a_2, \ldots, a_n$、多输出 $y_1, y_2, \ldots, y_m$ 通用函数关系：

$$\begin{cases} y_1 = f_1(a_1, a_2, \ldots, a_n) \\ y_2 = f_2(a_1, a_2, \ldots, a_n) \\ \quad \vdots \\ y_m = f_m(a_1, a_2, \ldots, a_n) \end{cases}$$

可用四类工具完整描述逻辑功能：逻辑表达式、真值表、逻辑电路图、时序波形图。

5.2　组合逻辑电路的分析方法

分析目标：给定逻辑门电路图，推导电路实现的完整逻辑功能。

标准四步分析流程：

1. 逐级拆解逻辑图，从输入到输出写出完整输出逻辑表达式；
2. 使用逻辑代数/卡诺图化简表达式，得到最简形式；
3. 根据最简表达式列出全部输入组合对应的真值表；
4. 结合真值表输入输出规律，归纳总结电路逻辑功能。

5.3　组合逻辑电路的基本设计方法

设计目标：根据实际文字逻辑需求，搭建器件、连线最少的最简数字电路。

标准七步设计流程：

1. 梳理问题因果关系，划定输入变量、输出变量；
2. 定义高低电平对应的逻辑 0、1 状态含义；
3. 依据题目约束条件列出完整真值表；
4. 由真值表写出标准最小项逻辑函数；
5. 卡诺图化简逻辑函数，得到最简表达式；
6. 根据器件要求转换函数形式（如统一与非门），绘制逻辑电路图；
7. 硬件仿真/实物实验验证功能正确性。

两条设计实现路径：

- SSI 小规模：仅使用分立逻辑门搭建电路；
- MSI 中大规模：选用编码器、译码器等标准集成模块搭建。

5.4　常用中规模组合逻辑模块

5.4.1　编码器

编码定义：为不同输入信号分配唯一二进制代码；编码器实现“输入电平信号 $\rightarrow$ 二进制编码”转换。分类：普通二进制编码器、优先编码器、二-十进制 BCD 编码器。

普通二进制编码器（8 线-3 线）

- 输入：$I_0 \sim I_7$ 八路高电平有效信号；
- 输出：$Y_2Y_1Y_0$ 三位二进制编码；
- 约束：任意时刻仅允许单路输入有效，不可同时输入多路信号。

输出最简逻辑式：

$$\begin{cases} Y_2 = I_4 + I_5 + I_6 + I_7 \\ Y_1 = I_2 + I_3 + I_6 + I_7 \\ Y_0 = I_1 + I_3 + I_5 + I_7 \end{cases}$$

优先编码器 74HC148（8 线-3 线）

- 输入低电平有效，优先级 $I_7' > I_6' > \cdots > I_0'$，多路同时输入仅编码最高优先级信号；
- 附加控制端：选通输入 S'，选通输出 Y_S'、扩展输出 Y_{EX}'；
- 工作条件：$S' = 0$ 芯片正常编码；$S' = 1$ 输出全部锁定高电平，停止工作；
- 输出为编码反码，可多片级联扩展位宽，同时可作为多路数据分配器使用。

二-十进制优先编码器 74LS147

- 输入 $I_9' \sim I_1'$，I_9' 优先级最高；
- 输出 $Y_3'Y_2'Y_1'Y_0'$ 为 BCD 码反码。

5.4.2 译码器

译码是编码逆运算：将输入二进制代码，还原为对应单路有效电平输出；分为二进制译码器、二-十进制译码器、显示译码器三类。

二进制 3 线-8 线译码器 74HC138

- 地址输入：$A_2A_1A_0$；输出 $Y_0' \sim Y_7'$ 低电平有效；
- 输出特性：$Y_i' = m_i'$，输出为输入最小项取反，又称最小项译码器；
- 使能约束：仅 $S_1 = 1,\ S_2' + S_3' = 0$ 时译码工作，否则所有输出置高电平；
- 拓展用途：两片级联可构成 4 线-16 线译码器；可实现任意逻辑函数；可作为数据分配器。

二-十进制译码器 74HC42

- 输入 4 位 BCD 码 $A_3A_2A_1A_0$，输出 $Y_0' \sim Y_9'$ 低电平有效；
- 伪码输入（1010 1111）无任何有效输出。

BCD-七段显示译码器 7448

用于将 4 位 BCD 码转换为七段数码管驱动电平，适配共阴极数码管（高电平点亮段）。

- 输入：$A_3 \sim A_0$ 四位 BCD 码；输出：$Y_a \sim Y_g$ 七段段信号；
- 设计方法：对输出 $Y_a \sim Y_g$ 分别画卡诺图圈 0 化简、再取反得到逻辑表达式；
- 附加控制端（低电平有效）：
  1. 灯测试端 $\boldsymbol{LT'}$：$\mathrm{LT}' = 0$ 时，$Y_a \sim Y_g$ 全部输出高电平，数码管强制显示数字 8；
  2. 灭零输入端 $\boldsymbol{RBI'}$：输入 $A_3A_2A_1A_0 = 0000$ 且 $\mathrm{RBI}' = 0$ 时，所有段输出置 0，熄灭无效前导零；
  3. 灭灯/灭零复用端 $\boldsymbol{BI'/RBO'}$：作为输入时 $\mathrm{BI}' = 0$ 可强制熄灭数码管；作为输出时，仅输入为 0000 且 $\mathrm{RBI}' = 0$ 时输出低电平，用于级联实现多位系统分级灭零；
- 应用：配合上拉电阻可直接驱动共阴极 BS201A 数码管，多片级联可实现整数高位、小数低位的无效零自动熄灭控制。

5.4.3 数据选择器（多路选择器）

功能：从多路数字输入信号中，根据地址输入选中一路信号送到输出端，典型器件如双 4 选 1 数据选择器 74HC153、8 选 1 数据选择器 74HC151。

4 选 1 数据选择器 74HC153

- 信号端口：数据输入端 $D_{10} \sim D_{13}$、地址输入端 A_1A_0、使能控制端 S_1'（低电平有效）、输出端 Y_1；
- 工作逻辑：$S_1' = 0$ 时输出有效，表达式为

$$Y_1 = D_{10}A_1'A_0' + D_{11}A_1'A_0 + D_{12}A_1A_0' + D_{13}A_1A_0$$

5.4.4　加法器

实现二进制算术加法运算，分为半加器、全加器、多位加法器三类。

半加器

仅对 2 个 1 位二进制数相加，不考虑低位进位：

- 输入：加数 A、被加数 B；输出：本位和 S、进位 CO；
- 逻辑式：$S = A'B + AB' = A \oplus B,\ CO = AB$；
- 电路形式：可由异或门 + 与门搭建，也可全部由与非门实现。

全加器

对 2 个 1 位加数 + 低位进位共 3 个信号相加，同时输出本位和、向高位进位：

- 输入：A, B 为本位加数、CI 为低位进位；输出：本位和 S、进位 CO；
- 逻辑式：$S = A \oplus B \oplus CI,\ CO = AB + CI(A \oplus B)$；
- 可由两级半加器 + 或门搭建，典型集成器件为双全加器 74LS183。

多位加法器

- 串行进位加法器：低位进位输出直接接高位进位输入，结构简单但逐位传递导致运算速度慢；
- 超前进位加法器（如 74LS283）：提前推导所有位的进位表达式，各位进位同时生成，运算速度大幅提升，电路复杂度随位数增加显著上升；
- 进位推导：定义进位生成项 $G_i = A_iB_i$、进位传递项 $P_i = A_i + B_i$，则 $(CO)_i = G_i + P_i(CI)_i$，可逐级展开得到所有位进位初始表达式。

5.4.5　数值比较器

实现两个二进制数大小比较，输出大于、小于、等于三种结果。

1 位数值比较器

输入两个 1 位二进制数 A, B，输出：

$$\begin{cases} Y_{A>B} = AB' \\ Y_{A<B} = A'B \\ Y_{A=B} = A \odot B \end{cases}$$

多位数值比较器（以 4 位 CC14585/74LS85 为例）

- 比较规则：必须从最高位向最低位逐位比较，高位出现大小差异即可直接判定整体结果；高位全部相等时，由低位级联输入的比较结果决定最终输出；
- 端口：两组 4 位数据输入 $A_3 \sim A_0, B_3 \sim B_0$，级联扩展输入 $I_{A>B}, I_{A<B}, I_{A=B}$，比较结果输出 $Y_{A>B}, Y_{A<B}, Y_{A=B}$；
- 级联规则：单片独立比较 4 位数时，设置 $I_{A>B} = I_{A<B} = 0, I_{A=B} = 1$；多片级联时低位的输出接到高位对应的级联输入端。

5.5　层次化和模块化的设计方法

- 自顶向下：从系统总功能逐层拆分、分块划分，逐层降低设计复杂度；
- 自底向上：先完成底层小模块设计验证，再向上逐级调用拼装；
- 模块化：将验证完成的电路封装为可复用模块，反复调用简化大规模系统设计；

5.6　可编程逻辑器件（PLD）

5.6.1　基础概念

- 数字集成电路分类：通用固定功能 IC、专用 ASIC、可编程逻辑器件 PLD；
- PLD 特点：硬件生产完成后，用户可通过编程自定义内部逻辑功能，兼顾灵活性与硬件性能。

5.6.2　PLD 发展与分类

发展顺序：FPLA、PAL、GAL、EPLD、CPLD、FPGA。

5.6.3　FPLA 结构原理

FPLA 由可编程与阵列、可编程或阵列、输出缓冲器构成，分为组合型、时序型两类：

- 组合型 FPLA：仅包含与/或阵列，无存储单元，实现标准组合逻辑函数；
- 时序型 FPLA：阵列后增加触发器存储单元，可实现时序逻辑电路；
- 工作规则：与阵列产生乘积项，或阵列将乘积项合并为输出逻辑函数；$\overline{OE} = 0$ 时输出缓冲器使能。

5.6.4　配套实验与符号规范

- 配套开发实验平台，支持器件烧写、逻辑调试、硬件验证；
- LSI 集成电路标准符号：多输入与阵列、互补输出缓冲器、三态输出缓冲器。

5.7　硬件描述语言 Verilog HDL

5.7.1　语言基础概念

硬件描述语言用于分层描述数字电路结构、功能、行为，工业标准为 Verilog HDL。核心单元为 **module** 模块，语法框架：

```
module <模块名>(<端口列表>);
<内部定义>
<模块条目>
endmodule
```

5.7.2　两种标准描述方式

行为描述方式

使用连续赋值语句 `assign` 直接描述电路输入输出映射关系，不关心底层门电路结构。2 选 1 多路选择器行为描述示例：

```
module mux_2_to_1 (a,b,out,outbar,sel);
input a,b,sel;
output out,outbar;
assign out = sel ? a : b;
assign outbar = ~out;
endmodule
```

结构描述方式

调用底层门原语（与门、或门、非门），通过连线 wire 搭建电路互联结构，完全对应硬件原理图。2 选 1 多路选择器结构描述示例：

```
module muxgate (a,b,out,outbar,sel);
input a,b,sel;
output out,outbar;
wire out1,out2,selb;
and a1(out1,a,sel);
not i1(selb,sel);
and a2(out2,b,selb);
or o1(out,out1,out2);
assign outbar = ~out;
endmodule
```

5.7.3　组合电路标准模块示例

4 位串行进位全加器（结构描述）

```
module Four_bit_fuiiad (A,B,CI,S,CO);
parameter size = 4;
input [size:1] A,B;
input CI;
output [size:1] S;
output CO;
wire [size-1:1] Ctemp;
onebit_fulladd add1(A[1],B[1],CI,S[1],Ctemp[1]);
add2(A[2],B[2],Ctemp[1],S[2],Ctemp[2]);
add3(A[3],B[3],Ctemp[2],S[3],Ctemp[3]);
add4(A[4],B[4],Ctemp[3],S[4],CO);
endmodule
```

4 位全加器（行为描述）

```
module Four_bit_fuiiad (A,B,CI,S,CO);
parameter size = 4;
input [size:1] A,B;
input CI;
output [size:1] S;
output CO;
assign {CO,S} = A + B + CI;
endmodule
```

5.8　自学小节

5.8.1　用可编程通用模块设计组合逻辑电路（自学）

5.8.2　组合逻辑电路中的竞争—冒险（自学）

5.9　组合逻辑电路的竞争—冒险现象

5.9.1　现象成因

同一信号经过两条不同传输路径到达输出端，路径门延时存在差值，使输入信号跳变瞬间输出产生不该出现的窄脉冲毛刺，即竞争冒险。

5.9.2　判别方法

- 代数法：逻辑表达式化简后存在 $A+\overline{A}$ 或 $A\cdot\overline{A}$ 形式，则存在冒险；
- 卡诺图法：卡诺圈存在相切但未合并的相邻圈，存在竞争冒险。

5.9.3 消除手段

1. 增加冗余圈/冗余项，消除 $A+\overline{A}$、$A\overline{A}$ 结构；
2. 输出端并联小电容，滤除窄脉冲毛刺；
3. 引入选通同步信号，仅输入稳定后读取输出。

第六章　半导体存储电路

6.1　时序逻辑基础与触发器

6.1.1　时序电路基本概念

组合电路与时序电路区分

- 组合逻辑电路：仅由门电路构成，无记忆，无反馈，输出仅由当前输入决定；
- 时序逻辑电路：包含**存储单元（触发器）+ 组合逻辑 + 反馈回路**

  1. 存储单元保存电路当前状态；
  2. 组合逻辑接收输入，当前状态，计算新状态与输出；
  3. 新状态送入存储单元，等待时钟更新；
  4. 输出由输入 + 当前状态共同决定。

易错提示：两级反相器首尾反馈构成简单存储单元，利用传输延迟实现记忆，属于最基础时序单元。

6.1.2　SR 锁存器（基本存储单元）

或非门构成基本 SR 锁存器

电路由两个或非门交叉反馈组成，输入低电平有效 S'_D, R'_D，输出 Q, Q'；

- $S'_D = 0, R'_D = 1$：置 1，$Q = 1, Q' = 0$；
- $S'_D = 1, R'_D = 0$：置 0，$Q = 0, Q' = 1$；
- $S'_D = 1, R'_D = 1$：保持原有状态；
- $S'_D = 0, R'_D = 0$：不定态，禁止同时为 0。

与非门构成 SR 锁存器

输入高电平有效 S, R，逻辑符号 S、R 输入端无小圆圈；约束条件 $SR = 0$，禁止 $S = R = 1$。

6.1.3　触发器结构演化脉络（背诵框架）

无记忆门电路串联 → 基本 RS 锁存器（无同步时钟）→ 同步电平触发器（CLK 电平控制，空翻缺陷）→ 主从式脉冲触发器（解决空翻，仍有 SR 约束）→ 主从 JK 脉冲触发器（消除不定态，仍存在一次翻转问题）→ 边沿触发器（仅时钟边沿采样输入，抗干扰最强）

6.1.4　电平触发触发器

同步 RS 电平触发器电路与真值表

由 4 个与非门构成：G_3, G_4 为时钟控制门，G_1, G_2 构成基础 SR 锁存器；CLK 高电平有效。

$$CLK = 0: \quad S, R\text{封锁}，Q^* = Q \quad (\text{保持})$$

$$CLK = 1: \begin{cases} S = 0, R = 0 & Q^* = Q \quad \text{保持} \\ S = 1, R = 0 & Q^* = 1 \quad \text{置 1} \\ S = 0, R = 1 & Q^* = 0 \quad \text{置 0} \\ S = 1, R = 1 & \text{不定态，禁止} \end{cases}$$

电平 RS 触发器核心缺陷：空翻现象

CLK=1 高电平区间内，若 S/R 多次跳变，输出 Q 会跟随输入多次翻转；

- 缺陷 1：一个时钟周期输出多次变化，逻辑混乱；
- 缺陷 2：存在约束条件 $SR = 0$，不能同时输入 1；

电平 D 锁存器（D 触发器，消除 SR 约束）

将 S 端接输入 D，R 端接 D 反相，电路由 5 个与非门构成，CLK 高电平透明。

$$Q^* = D \quad (CLK = 1\text{有效})$$

真值表：

CLK	D	Q^*
0	×	Q（保持）
1	0	0
1	1	1

特点：CLK 高电平时输出跟随输入，电平透明；CLK 变 0 瞬间锁存当前 D 值。

6.1.5　脉冲触发触发器

主从 RS 脉冲触发器

电路由两级电平 RS 触发器串联：1. 主触发器：CLK=1 期间接收 S/R，更新主状态 Q_m；2. 从触发器：$\overline{CLK} = 1$（CLK 下降沿）跟随 Q_m 更新输出 Q；工作分两步：

1. $CLK = 1$：主触发器随 S/R 变化，从触发器锁存不变；
2. CLK 下降沿 $1 \to 0$：主触发器冻结状态，从触发器同步更新，一个时钟周期输出仅变化一次，解决空翻。

约束条件：仍满足 $SR = 0$，$S = R = 1$ 出现不定态。

主从 JK 脉冲触发器（消除 SR 不定态）

将输出 Q, Q' 交叉反馈至 S、R 输入端，等效 $S = JQ'$, $R = KQ$，彻底消除 $S = R = 1$ 不定态。

$$Q^* = JQ' + K'Q \quad \text{(下降沿更新)}$$

真值表：

J	K	Q^*	功能
0	0	Q	保持
0	1	0	置 0
1	0	1	置 1
1	1	Q'	计数翻转

一次翻转问题（主从 JK 核心缺陷）　CLK=1 高电平期间，主触发器仅能翻转一次；一旦主状态改变，无论 J/K 后续如何变化，Q_m 不再复原。干扰信号会造成错误输出，抗干扰能力弱。

脉冲触发器通用特点

- 输出仅在 CLK 下降沿更新，单周期仅变化一次，无空翻；
- 主触发器在 CLK=1 期间仍接收输入干扰，存在一次翻转缺陷；
- JK 无约束条件，主从 RS 仍需 $SR = 0$。

6.1.6　边沿触发器

核心优势：仅 CLK 边沿瞬间采样输入，其余时间输入变化完全不影响输出，彻底解决一次翻转，空翻，抗干扰最强。分类：上升沿触发，下降沿触发。

CMOS 传输型上升沿 D 边沿触发器

两级 D 锁存器串联，时钟反相控制传输门 TG1/TG2，TG3/TG4：

1. $CLK = 0$：主级 TG1 导通，接收 D；从级 TG3 关断，输出锁存；
2. CLK 上升沿 $0 \to 1$：主级 TG1 关断锁存 D；从级 TG3 导通，输出更新 $Q^* = D$；
3. $CLK = 1$：主级隔离输入，从级保持输出，输入 D 变化无任何影响。

逻辑符号 CLK 输入端无小圆圈，代表上升沿触发。

维持阻塞型 D 边沿触发器

内置置 1 维持线，置 0 阻塞线，上升沿触发；异步置位 S'_D，复位 R'_D 低电平优先，不受时钟控制。

下降沿 JK 边沿触发器

逻辑符号 CLK 端带小圆圈，仅下降沿读取 J、K 输入，其余时刻 J/K 干扰完全无效，无一次翻转缺陷，工业最常用。

6.1.7　触发器逻辑功能与转换

电路结构，逻辑功能，触发方式三者关系

- 逻辑功能与电路结构无固定对应关系
- 触发方式由电路结构唯一决定

1. 同步 4 与非门 RS：电平触发，CLK 高电平全程响应输入；
2. 两级串联主从 RS/JK：脉冲触发，仅 CLK 下降沿更新输出；
3. 双 D 锁存器 CMOS/维持阻塞 D：边沿触发，仅上升沿采样；
4. 带圆圈 CLK 端 JK：下降沿边沿触发。

四类触发器完整对比

SR 触发器　特性方程：

$$\begin{cases} Q^* = S + R'Q \\ SR = 0 \quad (\text{约束条件，禁止} S = 1, R = 1) \end{cases}$$

功能：置 1，置 0，保持，无计数功能。

JK 触发器（万能触发器，无约束）　特性方程：

$$Q^* = JQ' + K'Q$$

功能全覆盖：保持 (J=K=0)，置 0(J=0,K=1)，置 1(J=1,K=0)，计数翻转 (J=K=1)。

T 触发器（计数专用）　特性方程：

$$Q^* = TQ' + T'Q$$

真值：$T = 0$ 保持，$T = 1$ 翻转计数。

D 触发器（锁存/移位专用）　特性方程：

$$Q^* = D$$

功能：跟随输入，锁存数据，无保持/翻转独立模式。

触发器相互转换

1. JK $\to$ D：令 $J = D,\ K = D'$；
2. JK $\to$ T：令 $J = T,\ K = T$；
3. D $\to$ JK：$D = JQ' + K'Q$；
4. D $\to$ T：$D = T \oplus Q$。

触发器四种描述方法

- 逻辑符号：符号标记含义
  - $\wedge$：边沿触发；$\neg$：主从脉冲触发；
  - CLK 端小圆圈：下降沿/低电平有效；无圆圈：上升沿/高电平有效；
  - S'_D, R'_D 带非号：异步置 1，置 0，不受时钟控制。
- 特性真值表：罗列全部输入，现态对应的次态；
- 特性方程：卡诺图化简得到次态逻辑表达式；
- 状态转换图：圆圈代表状态，箭头标注输入条件跳转。
- 驱动表：给定现态，目标次态，求所需输入。

波形绘图标准解题步骤

1. 写出触发器次态特性方程，标注异步置 0/置 1 优先级；
2. 标注电路初始状态，全程优先检查异步置位/复位信号；
3. 特性方程仅在有效时钟沿/有效电平区间生效，其余时刻保持；
4. 分类型绘图规则
   - 电平锁存器：CLK 高电平跟随输入，下降沿锁存；
   - 主从 JK：CLK=1 主触发器可变，下降沿定输出，存在一次翻转；
   - 边沿触发器：仅有效沿读取输入，其余干扰无效。

波形绘图例题示范

例：下降沿 JK 触发器组合电路，输入 A、B、初态 $Q=0$ 推导驱动输入：

$$J=\overline{A+A\overline{Q}}=\overline{A},\quad K=\overline{B+B\overline{Q}}$$

代入 JK 特性方程：

$$Q^*=\overline{A}\,Q'+B\,Q$$

分情况化简，根据时钟下降沿分段绘制波形。

6.1.8　触发器动态特性

本节为拓展自学内容，主要研究传输延迟，建立时间，保持等时序参数，考试不作硬性要求。

6.1.9　集成触发器及其工程应用

常用集成触发器芯片分类表

系列	型号	器件功能	触发方式
TTL	74LS74	双 D 触发器	上升沿
	74LS112	双 JK 触发器	下降沿
	74LS175	四 D 锁存器	高电平
CMOS	CC4013	双 D 触发器	上升沿
	CC4027	双 JK 触发器	上升/下降沿可选

市场主流集成触发器仅两大类：D 触发器，JK 触发器。

集成 JK 触发器 74LS112

引脚：CP 时钟，J/K 同步输入，$\overline{S_D}$ 异步置 1，$\overline{R_D}$ 异步置 0，异步端低电平有效，优先级高于时钟。

J	K	Q^n	$\overline{R_D}$	$\overline{S_D}$	CP	Q^{n+1}	功能
×	×	×	0	1	×	0	异步置 0
×	×	×	1	0	×	1	异步置 1
0	0	0	1	1	↓	0	保持
0	0	1	1	1	↓	1	保持
0	1	0	1	1	↓	0	置 0
1	0	0	1	1	↓	1	置 1
1	1	0	1	1	↓	1	翻转
1	1	1	1	1	↓	0	翻转
1	1	1	0	0	×	×	不定态

集成 D 触发器 74LS74

引脚：CP 上升沿有效，D 同步输入，$\overline{S_D}/\overline{R_D}$ 低电平异步置 1/置 0。

D	$\overline{R_D}$	$\overline{S_D}$	CP	Q^{n+1}
×	0	1	×	0
×	1	0	×	1
0	1	1	↑	0
1	1	1	↑	1
×	0	0	×	不定态

集成触发器实用应用电路

1. 无抖动按键开关：JK 触发器消除机械开关毛刺，驱动继电器；
2. 同步单脉冲产生电路：两级 D 触发器级联，输出固定宽度同步脉冲。

6.1.10　触发器全章核心小结

- 本质：触发器是 1 位二进制存储时序单元；
- 结构演化：基本锁存器 → 电平同步 → 主从脉冲 → 边沿触发器；
- 功能分类：SR（带约束），JK（万能无约束），D（锁存），T（计数）；
- 触发方式对比
  - 电平触发：CP 全程响应，有空翻；
  - 主从脉冲：下降沿更新，存在一次翻转；
  - 边沿触发：仅边沿采样，无空翻无一次翻转，抗干扰最优；
- 工程选型：集成电路仅 D、JK，异步端低电平优先；
- 解题工具：特性方程，真值表，状态转换图，驱动表。

6.1.11　寄存器

寄存器基础定义

寄存器用于存储一组多位二进制代码；多位寄存器由对应数量触发器构成。

- 分类：数码寄存器，移位寄存器；
- 输入模式：并行输入，串行输入；
- 输出模式：并行输出，串行输出；
- 典型芯片：74LS75，74LS175。

四位并行数码寄存器

由 4 个 D 触发器构成，统一时钟并行读写，带全局清零端。

四位右移移位寄存器

每时钟脉冲右移一位；支持串入，串出，并行输出；串行存入多位数据需要对应时钟周期。

6.2　半导体存储电路

6.2.1　存储器总体分类

读写特性划分

- ROM 只读存储器：出厂固化，正常仅可读；细分掩模，PROM，EPROM，Flash；
- RAM 随机读写：随时读写，断电丢失；细分 SRAM，DRAM。

SRAM 静态随机存储器

硬件结构：地址译码器，存储矩阵，读写控制，片选，三态端口。

- $CS'=1$：芯片未选中，端口高阻；
- $CS'=0$：芯片工作，$R/W'=1$ 读，$R/W'=0$ 写。

静态单元：六管 MOS，依靠触发器存数据，无需刷新。

DRAM 动态 RAM

依靠电容存电荷，集成度高，必须定期刷新，自学了解。

ROM 只读存储器

电路结构：地址输入 $\rightarrow$ 译码 $\rightarrow$ 存储矩阵 $\rightarrow$ 输出缓冲；交叉点有元件记 1，无记 0。ROM 细分

1. 掩模 ROM：工厂一次性固化，大批量低成本；
2. PROM：用户一次性编程，不可改写；
3. EPROM/Flash：可多次擦写，闪存用于 U 盘，手机。

存储器容量扩展

容量格式：字数 × 位数；两种扩展

1. 位扩展：单片位宽不足，多片数据线并联拓宽位；
2. 字扩展：单片存储量不足，高位地址译码区分各芯片片选。

字扩展电路实例

采用 4 片 256×8 位 RAM，搭配 2 线-4 线译码器实现 1024×8 位存储容量。

- 低位地址 $A_0 \sim A_7$ 全部并联接入四片 RAM 地址端；
- 读写控制信号 R/W' 全局并联；
- 高位地址 A_8, A_9 送入 2 线-4 线译码器，译码输出分别接四片片选 CS'；
- 所有芯片 8 位 I/O 数据线并联作为总输出端口。

用 ROM 实现组合逻辑函数

基本原理　ROM 分为地址译码与阵列，存储矩阵或阵列两部分。将输入变量作为 ROM 地址输入，每根字线对应一个最小项，数据线输出即为输入变量组合逻辑函数，天然实现多输出逻辑电路。ROM 结构本质：固定与阵列 + 可编程或阵列。

实例 1：多输出逻辑函数实现　给定四输入四输出逻辑表达式：

$$\begin{cases} Y_1 = A'BC + A'B'C \\ Y_2 = AB'CD' + BCD' + A'BCD \\ Y_3 = ABCD' + A'BC'D' \\ Y_4 = A'B'CD' + ABCD \end{cases}$$

转换为最小项之和形式：

$$\begin{cases} Y_1 = \sum m(2,3,6,7) \\ Y_2 = \sum m(6,7,10,14) \\ Y_3 = \sum m(4,14) \\ Y_4 = \sum m(2,15) \end{cases}$$

实现方案：选用 16×4 位 ROM，4 位输入变量 A, B, C, D 接地址端 A_3, A_2, A_1, A_0，存储矩阵对应最小项位置打点，四根数据线分别输出 Y_1, Y_2, Y_3, Y_4。

实例 2：ROM 实现八段字符显示器　采用 4 输入 16 线地址译码 ROM，输入 D, C, B, A 代表 4 位 BCD 数字；8 位数据线输出对应八段数码管 a, b, c, d, e, f, g, h；存储矩阵按数字显示字形打点，片选使能 EN' 低电平有效，直接驱动共阴极/共阳极数码管。

第七章　时序逻辑电路

7.1　概述

7.1.1　时序逻辑电路定义

在任意时刻的输出信号不仅取决于当时的输入信号，而且还取决于电路原来的状态。

7.1.2　时序逻辑电路构成与结构特点

时序逻辑电路由两部分组成：**组合逻辑电路 + 存储电路（触发器）**；存储电路的输出状态必须反馈到组合电路输入端，与外部输入共同决定电路输出。




图 7.1: 时序逻辑电路通用结构框图

7.1.3　三大描述方程组

1. **输出方程：**$Y = F(X, Q)$

$$\begin{cases} y_1 = f_1(x_1, \ldots, x_i, q_1, \ldots, q_l) \\ \quad \vdots \\ y_j = f_j(x_1, \ldots, x_i, q_1, \ldots, q_l) \end{cases}$$

输出 Y 由外部输入 X、触发器现态 Q 共同决定。

2. **驱动方程（激励方程）**：$Z = G(X, Q)$

$$\begin{cases} z_1 = g_1(x_1, \ldots, x_i, q_1, \ldots, q_l) \\ \quad \vdots \\ z_k = g_k(x_1, \ldots, z_k, q_1, \ldots, q_l) \end{cases}$$

触发器输入信号 Z，由输入与现态决定。

3. **状态方程**：$Q^* = H(Z, Q)$

$$\begin{cases} q_1^* = h_1(z_1, \ldots, z_k, q_1, \ldots, q_l) \\ \quad \vdots \\ q_l^* = h_l(z_1, \ldots, z_k, q_1, \ldots, q_l) \end{cases}$$

Q^* 为触发器次态，由驱动信号、现态共同得到。

7.1.4　时序电路分类

按时钟同步特性划分

1. **同步时序逻辑电路**：全部触发器共用同一个时钟 CLK，所有触发器同时翻转；
2. **异步时序逻辑电路**：触发器时钟不统一，触发器翻转不同时，分析更复杂。

按输出信号划分（Mealy/Moore）

1. **米利型 Mealy**：$Y = F(X, Q)$ 输出同时和外部输入 X、触发器状态 Q 相关；电路存在直通输入到输出的通路。
2. **穆尔型 Moore**：$Y = F(Q)$ 输出仅由触发器存储状态 Q 决定，与外部输入无关；是 Mealy 电路的特例。

7.2　时序逻辑电路标准分析方法

7.2.1　同步时序电路五步分析法（考试标准答题步骤）

1. 根据逻辑电路图，写出全部触发器的**驱动方程**；
2. 将驱动代入触发器特性方程，推导**状态方程**；
3. 从组合逻辑部分写出电路**输出方程**；
4. 列出**状态转换表**，遍历所有现态求次态与输出；
5. 根据状态表绘制**状态转换图/时序波形图**，总结电路逻辑功能。

7.2.2　异步时序电路分析要点

异步电路各触发器时钟不统一，分析额外增加一步：写出每一个触发器的时钟触发信号，仅当时钟有效沿到来时，状态方程才生效，无时钟跳变则状态保持不变。

7.3　常用标准时序逻辑器件

7.3.1　移位寄存器

在时钟脉冲作用下，触发器中存储数码逐位移位传输；输入分类：串行输入、并行输入；输出分类：串行输出、并行输出。

4 位 D 触发器移位寄存器工作原理

四级 D 触发器级联，统一 CLK 上升沿触发；每一个时钟上升沿，输入 D_I 存入第一级，前一级状态依次向后一级传递，实现串入串出、串入并出。触发器存在传输延迟 t_{pd}，CLK 上升沿到来时，各触发器按前一级原有状态完成翻转。

JK 触发器移位寄存器

移位动作在时钟下降沿完成，其余逻辑与 D 型移位寄存器一致。

双向移位寄存器 74LS194A

引脚与功能表　引脚定义：

- $\overline{R_D}$：异步清零，低电平有效；
- S_1, S_0：工作模式控制端；
- D_{IR}：右移串行输入；D_{IL}：左移串行输入；
- $D_0 \sim D_3$：并行数据输入；$Q_0 \sim Q_3$：并行输出；
- CLK：移位时钟，上升沿有效。

表 7.1: 74LS194A 功能真值表

$\overline{R_D}$	S_1	S_0	工作模式
0	×	×	异步置零（清零）
1	0	0	状态保持
1	0	1	右移操作
1	1	0	左移操作
1	1	1	并行数据置入

级联扩展　两片 74LS194A 可扩展为 8 位双向移位寄存器：低位片最高位 Q_3 接高位片右移输入 D_{IR}，高位片最低位 Q_0 接低位片左移输入 D_{IL}，两片控制端、时钟、清零端全部并联同步控制。

典型应用　可实现串并转换、移位加法运算、可控乘除运算：左移 1 位等价数值乘 2，右移 1 位等价数值除 2。

移位寄存器型计数器

移位寄存器首尾反馈可构成循环计数电路，分为环形计数器、扭环形计数器两类，通用反馈形式为 $D_0 = F(Q_0, Q_1, \ldots, Q_{n-1})$。

环形计数器　反馈规则 $D_0 = Q_{n-1}$，n 位移位寄存器仅使用 n 个有效状态，状态利用率低；存在大量无效循环，原始电路无法自启动，需额外增加修正反馈逻辑强制导入有效循环。状态方程组标准形式：

$$\begin{cases} Q_0^* = D_0 = \overline{Q_0 + Q_1 + Q_2} \\ Q_1^* = D_1 = Q_0 \\ Q_2^* = D_2 = Q_1 \\ Q_3^* = D_3 = Q_2 \end{cases}$$

自启动修正反馈表达式：$D_0 = \overline{(\overline{Q_1 Q_2}) \cdot Q_3}$。

扭环形（约翰逊）计数器　反馈规则 $D_0 = \overline{Q_{n-1}}$，有效状态数量提升至 $2n$，高于环形计数器；状态转换时仅单触发器翻转，译码无竞争冒险；仍存在无效循环，基础电路不能自启动，需改造反馈逻辑实现自启动。扭环形核心特点：n 位寄存器共 2^n 个状态，仅使用 $2n$ 个有效状态，剩余状态闲置。

移位寄存器应用发生器

顺序脉冲发生器　环形/扭环形计数器本身可直接作为顺序脉冲发生器，输出多路时序错开的脉冲信号；也可采用计数器搭配译码器组合实现多路节拍输出。

序列信号发生器　两种标准实现方案：1. 计数器 + 多路数据选择器：计数器循环遍历全部状态，数据选择器按时序输出预设串行序列；2. 带反馈逻辑移位寄存器：根据目标序列列出反馈输入卡诺图，化简得到 D_0 反馈表达式，搭建带组合反馈的移位寄存器电路输出指定串行码流。

7.3.2　计数器

计数器可记录输入脉冲个数，实现分频、定时、节拍脉冲生成，分类方式如下：

- 按时钟：同步计数器、异步计数器；
- 按数值增减：加法计数器、减法计数器、可逆计数器；
- 按编码形式：二进制、二-十进制、循环码计数器；
- 按计数容量：二进制、十进制、六十进制计数器等。

同步二进制加法计数器（T 触发器结构）

加法规则：最低位 Q_0 每时钟必翻转；若第 i 位之前所有低位均为 1，该位在下一时钟翻转，驱动方程：

$$T_i = Q_{i-1} Q_{i-2} \ldots Q_0, \quad T_0 = 1$$

4 位同步二进制加法计数器完整推导　驱动方程：

$$\begin{cases} T_0 = 1 \\ T_1 = Q_0 \\ T_2 = Q_0 Q_1 \\ T_3 = Q_0 Q_1 Q_2 \end{cases}$$

T 触发器特性方程 $Q^* = T\overline{Q} + \overline{T}Q$，代入得状态方程：

$$\begin{cases} Q_0^* = \overline{Q_0} \\ Q_1^* = Q_0 \oplus Q_1 \\ Q_2^* = (Q_0 Q_1) \oplus Q_2 \\ Q_3^* = (Q_0 Q_1 Q_2) \oplus Q_3 \end{cases}$$

进位输出方程：$C = Q_0 Q_1 Q_2 Q_3$。该电路为 16 进制同步加法计数器，计数循环周期为 16 个时钟周期，同时具备分频功能：Q_0, Q_1, Q_2, Q_3 输出频率依次为时钟 f_0 的 $\frac{1}{2}, \frac{1}{4}, \frac{1}{8}, \frac{1}{16}$。

同步二进制减法计数器（T 触发器结构）

减法规则：最低位 Q_0 每时钟必翻转；若第 i 位之前所有低位均为 0，该位在下一时钟翻转，驱动方程：

$$T_i = \overline{Q_{i-1} Q_{i-2}} \dots \overline{Q_0}, \quad T_0 = 1$$

借位输出方程：$B = \overline{Q_0 Q_1 Q_2 Q_3}$。

同步集成计数器

74161/74LS161（4 位同步二进制计数器）　引脚说明：

- $\overline{R_D}$：异步清零，低电平有效，不受时钟控制；
- $\overline{LD'}$：同步置数，低电平有效，时钟到来时完成预置；
- EP, ET：计数使能，$EP = ET = 1$ 时执行计数；
- $D_0 \sim D_3$：并行预置输入；$Q_0 \sim Q_3$：计数输出；C：进位输出。

$\overline{R_D}$	$\overline{LD'}$	EP	ET	工作模式
0	×	×	×	异步清零
1	0	×	×	同步预置数
1	1	0	×	保持（进位 C 同步保持）
1	1	1	0	保持（进位 $C = 0$）
1	1	1	1	正常加法计数

74160/74LS160（同步十进制加法计数器）　计数到 1001 后下一个时钟回到 0000，进位脉冲在状态 1001 时产生，而 161 进位在 1111 产生。驱动方程：

$$\begin{cases} T_0 = 1 \\ T_1 = Q_0\overline{Q_3} \\ T_2 = Q_0Q_1 \\ T_3 = Q_0Q_1Q_2 + Q_0Q_3 \end{cases}$$

可自启动，有效循环为 $0000 \sim 1001$。

可逆同步计数器

1. 单时钟型 74LS191：由 U/D' 电平控制加减计数，$\overline{S'}$ 为计数使能，$\overline{LD'}$ 异步预置数；
2. 双时钟型 74LS193：CLK_U 加法时钟，CLK_D 减法时钟，分别控制增减计数。

同类十进制可逆芯片还有 74LS190、74LS192、CC4510、CC40192。

异步计数器

异步二进制加减计数器　低位触发器输出作为高位时钟信号：加法计数器高位时钟接低位 Q 端，低位由 1 翻 0 时高位进位翻转；减法计数器高位时钟接低位 $\overline{Q}$ 端，低位由 0 翻 1 时高位借位翻转。

异步十进制计数器 74LS290　内部集成二分频、五分频模块，可配置为二进制、五进制、十进制计数器，通过 R_{01}, R_{02} 异步清零，S_{91}, S_{92} 异步置 9；缺点是串行进位导致工作频率低，译码易产生竞争冒险。

任意进制计数器实现方法

设已有 N 进制计数器，目标实现 M 进制：

情况 1：$M < N$（单片改造）

1. 置零法（复位法）：利用异步清零端，计数到暂态 S_M 立刻产生清零信号，跳回初始态；暂态仅维持极短时间，易出现清零毛刺，可搭配基本 RS 锁存器延长清零电平宽度。
2. 置数法（置位法）：利用同步预置端，计数到 S_{M-1} 产生预置信号，下一时钟跳转到预置初态，无毛刺问题。

情况 2：$M > N$（多片级联）　将 M 分解为 $M = N_1 \times N_2$，两片 N 进制计数器分别实现 N_1, N_2 进制：

- 并行进位：共用时钟，低位进位接高位使能端；
- 串行进位：低位进位接高位时钟端。

两片 74LS160 构成 100 进制电路：并行进位连接时，片 1 进位 C 接片 2EP ET；串行进位连接时，片 1 进位经反相器接入片 2 时钟输入端，两片使能恒为 1 持续计数。若 M 无法分解为两因数，采用多片级联后整体置零/整体置数改造。

7.4　时序逻辑电路完整设计流程（同步）

标准八步设计流程，适用于计数、序列检测、控制类时序电路：

1. 根据任务要求列出状态转换图/状态转换表；
2. 状态化简，合并等价状态减少触发器数量；
3. 状态编码，确定触发器位数 n 满足 $2^{n-1} < M \leq 2^n$；
4. 根据状态转换表绘制次态、输出卡诺图；
5. 化简卡诺图得到状态方程、输出方程；
6. 代入触发器特性方程，推导全部驱动方程；
7. 根据驱动、输出方程绘制完整逻辑电路图；
8. 遍历全部无效状态，绘制完整状态转换图，验证电路是否可自启动。

JK 触发器通用特性方程：$\boldsymbol{Q^* = J\overline{Q} + \overline{K}Q}$；D 触发器特性方程：$\boldsymbol{Q^* = D}$。自启动设计优化技巧：化简卡诺图时，将无关项统一划入有效次态，强制所有无效状态经过一个时钟进入有效循环，省去后期校验修改步骤。

7.5　时序电路竞争-冒险现象补充说明

异步计数器串行级联结构会限制最高工作频率；状态译码环节易出现竞争冒险产生毛刺，可通过滤波电容、逻辑化简消除冗余项、同步时钟采样避开毛刺区间。

第八章　脉冲波形的产生和整形电路

8.1　概述

8.1.1　矩形脉冲获取途径

1. 利用各类多谐振荡器电路直接产生矩形脉冲；2. 通过整形电路，把已有周期性波形变换为符合指标要求的矩形脉冲。

8.1.2　矩形脉冲特性参数定义

- 脉冲周期 T：信号完成一次完整变化的时长；脉冲频率 $f=\frac{1}{T}$，代表单位时间内信号变化次数。
- 脉冲幅度 V_{m}：脉冲电压最大变化幅值。
- 脉冲宽度 t_{W}：从前沿 $0.5V_{\mathrm{m}}$ 到后沿 $0.5V_{\mathrm{m}}$ 的时间跨度。
- 上升时间 t_{r}：边沿从 $0.1V_{\mathrm{m}}$ 上升至 $0.9V_{\mathrm{m}}$ 的时长。
- 下降时间 t_{f}：边沿从 $0.9V_{\mathrm{m}}$ 下降至 $0.1V_{\mathrm{m}}$ 的时长。
- 占空比 q：脉冲宽度与周期的比值，$q=\frac{t_{\mathrm{W}}}{T}$。

8.2　施密特触发器

8.2.1　门电路构成的 CMOS 施密特触发器

电路结构　由两级 CMOS 反相器级联，通过分压电阻 R_1,R_2 将输出电压正反馈至输入端构成，CMOS 反相器阈值电压 $V_{\mathrm{TH}}=\frac{V_{\mathrm{DD}}}{2}$，输出高电平 $V_{\mathrm{OH}}=V_{\mathrm{DD}}$、低电平 $V_{\mathrm{OL}}=0$，设计满足 $R_1<R_2$。

工作原理与阈值推导　利用叠加原理得到输入节点电压：

$$v_A=\frac{R_2}{R_1+R_2}v_I+\frac{R_1}{R_1+R_2}v_O$$

1. 输入正向上升时，当 $v_A=V_{\mathrm{TH}}$，电路发生快速跳变，得到正向阈值电压：

$$V_{\mathrm{T+}}=\left(1+\frac{R_1}{R_2}\right)V_{\mathrm{TH}}$$

2. 输入负向下降时，当 $v_A=V_{\mathrm{TH}}$，电路反向跳变，得到负向阈值电压：

$$V_{\mathrm{T\text{-}}}=\left(1-\frac{R_1}{R_2}\right)V_{\mathrm{TH}}$$

3. 回差电压为两个阈值的差值：

$$\Delta V_{\mathrm{T}} = V_{\mathrm{T+}} - V_{\mathrm{T\text{-}}} = \frac{2R_1}{R_2} V_{\mathrm{TH}}$$

调节 R_1 R_2 的阻值比例，可灵活改变 $V_{\mathrm{T+}}$ $V_{\mathrm{T\text{-}}}$ 与回差 ΔV_{T} 的大小，电路具备同相、反相两种电压传输特性形态。

8.2.2　TTL 集成施密特触发器 7413

内部由二极管与门、施密特核心电路、电平偏移电路、推拉式输出级组成，内置与门输入扩展能力，优化了输出低电平指标，具备陡峭的电压传输跳变沿。

8.2.3　施密特触发器核心特点

输入上升、下降过程中状态翻转的阈值电平不同，依靠内部正反馈实现输出边沿快速陡峭跳变，具备固定回差区间。

8.2.4　典型应用场景

1. **波形变换**：将边沿平缓的周期性正弦、三角波变换为边沿陡峭的标准矩形脉冲；
2. **脉冲整形**：修复传输线阻抗不匹配、寄生电容带来的波形畸变，滤除叠加的噪声毛刺，规整脉冲边沿；
3. **脉冲鉴幅**：从幅度参差不齐的脉冲序列中，筛选出幅度大于 $V_{\mathrm{T+}}$ 的有效脉冲信号。

8.3　单稳态触发器

8.3.1　电路核心特性

- 电路拥有一个长期稳定的稳态、一个只能短暂维持的暂稳态；
- 外部触发信号到来时，电路由稳态进入暂稳态；暂稳态维持固定时长后，会自动返回稳态；
- 暂稳态的持续时间仅由电路自身 RC 参数决定，和触发脉冲参数无关。

8.3.2　门电路构成的两类单稳态触发器

微分型单稳态触发器

稳态特性　无触发输入时输出稳定为低电平，电容无充放电，两端电压保持为 0。

触发与暂稳态过程　窄触发脉冲经 C_d R_d 微分电路得到尖峰信号，使电路进入暂稳态；随后电源通过电阻 R 对电容 C 充电，当电容电压达到门电路阈值时，依靠正反馈快速跳变回稳态，电容快速放电完成复位。

关键参数计算　脉冲宽度（暂稳态时长）：

$$t_{\mathrm{W}} \approx RC\ln 2 \approx 0.69RC$$

恢复时间 $T_{\mathrm{re}} \approx (3\sim 5)R_{\mathrm{ON}}C$，分辨时间 $T_{\mathrm{d}} = t_{\mathrm{W}} + T_{\mathrm{re}}$，输出幅度近似等于电源电压 V_{DD}。该结构输出波形边沿陡峭，但抗干扰能力偏弱，仅支持窄脉冲触发。

积分型单稳态触发器

依靠 RC 积分回路维持暂稳态，对输入触发脉冲宽度有下限要求，抗干扰能力更强，输出波形边沿平缓程度更高。脉冲宽度公式：

$$t_{\mathrm{W}} = (R + R_{\mathrm{O}})C\ln\frac{V_{\mathrm{OL}} - V_{\mathrm{OH}}}{V_{\mathrm{OL}} - V_{\mathrm{TH}}}$$

两类结构对比

微分型：正反馈强、输出边沿陡、抗干扰弱；积分型：抗干扰强、边沿缓、对触发脉冲宽度要求更高。

8.3.3　集成单稳态触发器 74121

引脚逻辑　A_1 A_2 为下降沿触发端（至少一个接低电平有效），B 为上升沿触发端；可外接 R_{ext} C_{ext} 调节输出脉宽，内置约 2kΩ 内阻可替代外接电阻。

参数范围与计算公式　R_{ext} 取值 2kΩ ∼ 30kΩ，C_{ext} 取值 10pF ∼ 10μF，输出脉宽范围 20ns ∼ 200ms，计算式：

$$t_{\mathrm{W}} = 0.69R_{\mathrm{ext}}C_{\mathrm{ext}}$$

触发类型区分　分为不可重复触发型（暂稳态期间新触发信号无效）、可重复触发型（暂稳态内可重新触发延长脉宽），74121 属于不可重复触发类型，74122/74123 为可重复触发型号。

8.4　555 定时器及应用

8.4.1　555 定时器内部结构与引脚功能

模块组成　包含 2 个电压比较器 C_1/C_2、SR 锁存器、输出缓冲级、放电三极管 T_{D}，属于数模混合集成电路。

引脚定义

- 1 脚：接地端 GND；2 脚：低电平触发端 $\overline{\mathrm{TR}}$；3 脚：输出端，可直接驱动继电器、LED 等负载；
- 4 脚：异步复位端 $\overline{R_D}$，低电平强制输出清零，闲置接高电平；
- 5 脚：电压控制端，可外接电压修改比较器参考阈值，闲置通过 0.01μF 电容接地抑制干扰；
- 6 脚：高电平触发端 TH；7 脚：放电端，锁存输出低电平时三极管导通，外接电容可通过该端放电；
- 8 脚：电源端，工作电压范围 5 ∼ 18V。

核心功能逻辑　默认 5 脚悬空时，上比较器参考电压 $\frac{2}{3}V_{\mathrm{CC}}$、下比较器参考电压 $\frac{1}{3}V_{\mathrm{CC}}$，根据 2、6 脚输入电平控制锁存状态、输出电平与放电管通断。

8.4.2　555 构成施密特触发器

将 2 脚、6 脚短接作为信号输入端，4 脚、8 脚接电源，5 脚接滤波电容，7 脚悬空：

- 正向阈值 $V_{\mathrm{T+}}=\frac{2}{3}V_{\mathrm{CC}}$，负向阈值 $V_{\mathrm{T\text{-}}}=\frac{1}{3}V_{\mathrm{CC}}$，回差 $\Delta V_{\mathrm{T}}=\frac{1}{3}V_{\mathrm{CC}}$；
- 5 脚外接参考电压可自定义两个阈值与回差大小。

8.4.3　555 构成单稳态触发器

2 脚作为触发输入端，6 脚与 7 脚短接并外接 RC 定时回路：

- 稳态：无触发时输出低电平，放电管导通，电容保持 0 电压；
- 2 脚低电平触发后进入暂稳态，电源对电容充电，当电容电压升至 $\frac{2}{3}V_{\mathrm{CC}}$ 时自动回到稳态，电容放电复位；
- 脉宽计算公式：$t_{\mathrm{W}}=RC\ln 3\approx 1.1RC$。

8.5　多谐振荡器

8.5.1　基础原理

多谐振荡器是自激振荡电路，无需外部触发，上电即可自动产生连续矩形波，因波形包含大量高次谐波得名。

8.5.2　施密特触发器型多谐振荡器

施密特反相器外接 RC 充放电回路，电容电压在 $V_{\mathrm{T+}}$ $V_{\mathrm{T\text{-}}}$ 之间往复振荡，周期公式：

$$T=RC\ln\left(\frac{V_{\mathrm{DD}}-V_{\mathrm{T\text{-}}}}{V_{\mathrm{DD}}-V_{\mathrm{T+}}}\cdot\frac{V_{\mathrm{T+}}}{V_{\mathrm{T\text{-}}}}\right)$$

增加二极管分路充放电电阻 R_1 R_2，可分别控制充放电时长，实现占空比独立调节，周期拆分：

$$T\approx R_2C\ln\frac{V_{\mathrm{DD}}-V_{\mathrm{T\text{-}}}}{V_{\mathrm{DD}}-V_{\mathrm{T+}}}+R_1C\ln\frac{V_{\mathrm{T+}}}{V_{\mathrm{T\text{-}}}}$$

8.5.3　555 构成多谐振荡器

标准电路工作过程　定时电阻分为充电电阻 R_1、放电电阻 R_2，电容 C 在 $\frac{1}{3}V_{\mathrm{CC}}\sim\frac{2}{3}V_{\mathrm{CC}}$ 区间往复充放电。

1. 电容充电阶段：输出 $Q=1$，放电管 T_D 截止，电源经 R_1,R_2 向电容充电，电容电压上升至 $\frac{2}{3}V_{\mathrm{CC}}$ 时，内部锁存翻转；
2. 电容放电阶段：输出 $Q=0$，放电管 T_D 导通，电容经 R_2 T_D 放电，电容电压下降至 $\frac{1}{3}V_{\mathrm{CC}}$ 时，锁存再次翻转，循环往复产生连续方波。

周期与占空比公式　充电时长 T_1、放电时长 T_2，总周期：

$$T_1 = (R_1 + R_2)C\ln 2, \quad T_2 = R_2 C \ln 2$$
$$T = T_1 + T_2 = (R_1 + 2R_2)C\ln 2 \approx 0.69(R_1 + 2R_2)C$$

标准电路占空比恒大于 50%：

$$q = \frac{T_1}{T} = \frac{R_1 + R_2}{R_1 + 2R_2} > 50\%$$

可调占空比改进电路　在 R_1 R_2 支路并联反向二极管，充电仅走 R_2，放电仅走 R_1，占空比公式：

$$q = \frac{T_1}{T} = \frac{R_1}{R_1 + R_2}$$

通过调整 R_1 R_2 阻值，可实现占空比小于 50%。

8.5.4　石英晶体振荡器

采用反相器搭配石英晶体、匹配电容构成，石英晶体仅在固有谐振频率处阻抗最小、相移满足振荡条件，输出频率精度与稳定度远高于 RC 型多谐振荡器，常用于高精度时钟基准电路。

第九章　数—模和模—数转换

9.1　概述

9.1.1　应用用途

计算机控制系统中，被控对象多为温度、压力、位移等非电量；传感器将非电量转为连续模拟量，经 A/D 转换得到数字量送入计算机运算处理；计算机输出数字量再经 D/A 转换还原模拟量，驱动执行机构调节被控对象。

9.1.2　核心性能指标

转换精度、转换速度是 DAC 与 ADC 两类转换器最关键性能指标。

9.1.3　基本概念与分类

1. **D/A 转换器 DAC** 数字量向模拟量转换电路；主流类型：权电阻网络 DAC、倒 T 形电阻网络 DAC、权电流型 DAC、权电容型 DAC、开关树型 DAC。2. **A/D 转换器 ADC** 模拟量向数字量转换电路；分为直接型 ADC、间接型 ADC；按输出格式分为并行输出 ADC、串行输出 ADC。教材先讲解 DAC，DAC 电路原理更简单，也是 ADC 内部组成单元。

9.2　D/A 转换器

9.2.1　DAC 整体结构框架

完整 n 位 DAC 由五部分构成：**数码寄存器、模拟开关阵列、解码电阻网络、求和放大电路、基准电压源**。数字量串行/并行存入寄存器，寄存器输出逐位驱动模拟开关，开关将对应权值电流送入求和放大器，叠加得到与输入数字量成正比的模拟输出。

9.2.2　DAC 分类体系

1. 按解码网络结构：T 型电阻 DAC、倒 T 型电阻 DAC、权电流 DAC、权电阻 DAC；2. 按模拟开关类型：- CMOS 开关型（功耗低，转换速度慢）；- 双极型电流开关型（转换速度快，包含 ECL 电流开关）。

9.2.3　权电阻网络 D/A 转换器

二进制数字量权值表达

n 位二进制数 $D_n = d_{n-1}d_{n-2}\ldots d_1d_0 = 2^{n-1}d_{n-1} + 2^{n-2}d_{n-2} + \cdots + 2^1d_1 + 2^0d_0$ 2^{n-1} 为最高位 MSB 权值，2^0 为最低位 LSB 权值。

电路组成

4 位权电阻 DAC 由：权电阻网络、四路模拟开关、求和运算放大器、基准电压 V_{REF} 组成。开关逻辑：$d_i = 1$ 开关接 V_{REF} 产生支路电流；$d_i = 0$ 开关接地，支路电流为 0。支路权电流（4 位）：

$$I_3 = \frac{V_{\mathrm{REF}}}{R},\ I_2 = \frac{V_{\mathrm{REF}}}{2R},\ I_1 = \frac{V_{\mathrm{REF}}}{4R},\ I_0 = \frac{V_{\mathrm{REF}}}{8R}$$

运放虚短虚断基础

深度负反馈运放线性区满足：虚短 $V_+ = V_- = 0$；虚断输入电流为 0；反相比例输出 $v_O = -\frac{R_f}{R_1}U_1$。

输出电压推导（取 $R_f = R/2$）

总求和电流 $i_\Sigma = I_3 + I_2 + I_1 + I_0$

$$\begin{aligned} v_O &= -R_f i_\Sigma = -\frac{R}{2}\left(\frac{V_{\mathrm{REF}}}{R}d_3 + \frac{V_{\mathrm{REF}}}{2R}d_2 + \frac{V_{\mathrm{REF}}}{4R}d_1 + \frac{V_{\mathrm{REF}}}{8R}d_0\right) \\ &= -\frac{V_{\mathrm{REF}}}{2^4}\left(2^3d_3 + 2^2d_2 + 2^1d_1 + 2^0d_0\right) \end{aligned}$$

通用 n 位公式：

$$v_O = -\frac{V_{\mathrm{REF}}}{2^n}D_n$$

输入全 0 时 $v_O = 0$；输入全 1 时 $v_O = -\frac{2^n-1}{2^n}V_{\mathrm{REF}}$，输出范围 $0 \sim -\frac{2^n-1}{2^n}V_{\mathrm{REF}}$。

优缺点

优点：电路结构简单、元件数量少；缺点：各位电阻阻值相差极大，位数越多阻值差距越大，高精度电阻生产困难。

9.2.4　倒 T 形电阻网络 D/A 转换器

设计目的

解决权电阻 DAC 电阻值差异过大、精度难以保证的缺陷，仅使用 R $2R$ 两种电阻。

电路电流特性

利用虚地 $V_- \approx V_+ = 0$，无论开关接运放输入端还是地，每条 2R 支路流过电流恒定，从 MSB 到 LSB 电流逐次二分。总基准电流 $I = \frac{V_{\mathrm{REF}}}{R}$。

n 位通用输出公式

$$v_O = -\frac{V_{\mathrm{REF}}}{2^n}\left(2^{n-1}d_{n-1} + \cdots + 2^1 d_1 + 2^0 d_0\right) = -\frac{V_{\mathrm{REF}}}{2^n} D_n$$

输出范围、比例关系与权电阻 DAC 完全一致；V_{REF} 取负值可得到正向输出电压。

集成 DAC CB7520（AD7520）

10 位倒 T 型 CMOS 开关 DAC，片内集成倒 T 型 $R/2R$ 电阻网络，需要外接运算放大器；基准电压 V_{REF} 精度直接决定转换精度。10 位输出公式：

$$v_O = -\frac{V_{\mathrm{REF}}}{2^{10}} D_{10}$$

单极性输出外围电路

可外接调零电阻、反馈调节电阻，调节运放增益改变满量程输出幅度；R_{W3} 为运放调零电阻，R_{W1} 调节放大比例，R_{W2} 串联分压缩小输入基准电流。

9.2.5　权电流型 D/A 转换器

改进思路

权电阻、倒 T 型 DAC 开关导通压降会引入转换误差；权电流 DAC 采用恒流源支路，支路电流不受开关导通内阻压降影响，降低开关匹配要求。

电路原理

恒流源支路电流仅由发射极回路参数固定，数字位 $d_i = 1$ 恒流源接入运放求和端，$d_i = 0$ 接地；搭配倒 T 型电阻网络减少电阻种类。

典型集成芯片 DAC0808

8 位双极型电流开关 DAC，转换速度高；内置恒流基准电路，外部仅需运放、补偿电容、基准电压。

9.2.6　双极性输出 D/A 转换器

数字量包含正负符号（补码），需要 DAC 输出正负模拟电压；在单极性倒 T 型 DAC 求和端叠加偏移基准电流，偏移电流大小等于最高位权电流，实现正负对称输出。

9.2.7　DAC 转换精度与转换速度

转换精度两大指标

1. **分辨率（理论精度）**表征 DAC 分辨输入微小数字变化的能力，总共有 2^n 个输出等级：

$$\text{分辨率} = \frac{1}{2^n - 1}$$

位数 n 越大分辨率越高，也可用可分辨最小电压与满量程比值表示。

2. **转换误差（实际精度）**实际输出与理想理论值的最大偏差，由基准源漂移、运放零点、开关内阻、电阻失配、器件非线性共同导致；分为三类：a) 比例系数误差：基准电压 V_{REF} 偏移带来，误差与输入数字成正比；b) 失调误差（平移误差）：运放零点漂移，整条转换曲线整体上下平移，与输入数字无关；c) 非线性误差：开关导通电阻、电阻失配引起，误差无固定线性规律；总误差为各类误差绝对值叠加。

转换速度——建立时间 $t_{\mathbf{set}}$

数字输入突变后，输出模拟量进入稳态误差 $\pm\frac{1}{2}$LSB 区间所需时长；数字跳变幅度越大建立时间越长。不含运放 DAC：$t_{\mathrm{set}} < 0.1\mu$s；集成运放 DAC：$t_{\mathrm{set}} > 1.5\mu$s；高速系统选用高速运放缩短建立时间。

9.3　A/D 转换器

9.3.1　A/D 转换完整流程与前置单元

四大核心步骤

连续模拟量转换为离散数字量，必须依次完成**取样、保持、量化、编码**四个环节，工程中取样和保持常集成在同一电路实现。

取样定理（奈奎斯特采样定理）

若输入模拟信号最高频率分量为 $f_{i(\max)}$，取样频率 f_s 必须满足：

$$f_s \geq 2f_{i(\max)}$$

工程实用取值：$f_s = (3 \sim 5)f_{i(\max)}$；每次采样后必须保持采样电平稳定一段时间，为后续量化编码提供稳定输入。

取样—保持电路

1. **基础电路结构**由运算放大器 A、保持电容 C_H、NMOS 模拟开关 T 构成，v_I 为模拟输入，v_L 为取样控制时钟信号。- 取样阶段（v_L 高电平）：MOS 管导通，输入电压通过 R_1、导通管 T 向 C_H 充电，若取 $R_1 = R_f$ 且运放理想，则 $v_O = v_C = -v_I$；- 保持阶段（v_L 低电平）：MOS 管截止，电容 C_H 无放电回路，两端电压维持不变，输出锁定采样时刻电平；保持电容漏电流越小、运放输入阻抗越高，保持时长越长。

2. **集成取样保持芯片 LF398** 内部包含两级运放 $\mathrm{A}_1/\mathrm{A}_2$、逻辑控制单元、模拟开关与保护二极管；$v_{\mathrm{OS}}$ 为失调调零端，可外接电阻修正输出零点；二极管 D_1/D_2 用于过压保护，避免开关单元承受过高电压。

量化与编码

1. **量化定义**将连续模拟电压划分成多个离散等级，每一级最小电压间隔称为量化单位 Δ（对应数字量最低位 LSB），所有采样电压归并到最近的量化等级，该过程会引入固有量化误差。2. **两种量化方式** - **只舍不入量化**：不足一个量化单位的部分全部舍去，最大量化误差为 Δ；- **四舍五入量化**：小于半个量化单位舍去、大于等于半个量化单位向上取整，最大量化误差仅 $\Delta/2$，工业 ADC 普遍采用该方案。3. **编码**将量化后的离散电平用二进制（或其他进制）代码表示，最终输出标准数字信号；正负范围输入多采用二进制补码编码。

ADC 整体分类框架

- 直接型 ADC：并联比较型、反馈比较型（计数型、逐次渐近型）；
- 间接型 ADC：V-T 变换型（单积分、双积分、四积分）、V-F 变换型；

9.3.2　直接型 A/D 转换器

并联比较型 ADC

1. **电路组成**由分压电阻链、电压比较器组、寄存器、代码转换逻辑三部分构成，属于高速并行直接 ADC。2. **量化规则**满量程 $0 \sim V_{\mathrm{REF}}$ 范围内，n 位 ADC 量化单位：

$$\Delta = \frac{2V_{\mathrm{REF}}}{2^{n+1}}$$

比较器根据输入电平输出高低电平，经寄存器锁存后由组合逻辑转换为标准二进制输出。3. **核心优缺点** 优点：转换速度极快，单次转换仅需几十纳秒，自带采样保持能力；缺点：硬件开销极大，n 位需要 2^n-1 个比较器与触发器，位数提升后硬件规模指数增长；转换精度由分压电阻、参考源精度决定。4. **典型产品** AD9012（8 位 TTL 工艺）、AD9002（8 位 ECL 工艺）、AD9020（10 位 TTL 工艺）。

反馈比较型 ADC

核心原理：将内部 DAC 输出的模拟电压和输入模拟电压对比，不断调整 DAC 输入数字量，直到二者逼近相等，最终数字量即为转换结果。1. **计数型 ADC** 由比较器、DAC、计数器、脉冲源、门控逻辑、输出寄存器组成：- 清零后计数器从 0 开始逐脉冲累加，DAC 输出阶梯电压逐步抬升；- 当 DAC 输出超过输入电压时比较器翻转，关闭时钟门控，计数器数值锁存输出；缺点：最长转换时长为 $(2^n-1)T_{CP}$，速度很慢，仅适合低速场景。

2. **逐次渐近型 ADC** 借鉴天平称重思路，从最高位到最低位逐位试探、逐位锁定，n 位 ADC 仅需 n 次比较即可完成转换：- 先将寄存器最高位置 1，后续位清零，DAC 输出试探电压和输入对比；- 若 DAC 输出小于输入则保留该位 1，否则清零，依次试探所有位；优点：硬件规模远小于并联型、速度远快于计数型，是工业最通用的 ADC 架构。

9.3.3　间接型 A/D 转换器——双积分型 ADC

电路组成

包含积分器、电压比较器、计数器、时序逻辑控制、时钟脉冲源五大模块，属于 V-T 变换型 ADC。

两步积分工作流程

1. **第一次定时采样积分**：固定时长 T_1 对输入模拟电压 v_I 积分，积分输出：

$$v_O = -\frac{T_1}{RC}v_I$$

2. **第二次反向基准积分**：切换对固定负基准电压 $-V_{\mathrm{REF}}$ 积分，积分器从负电压往零回落，记录回落至 0 的时长 T_2，满足：

$$\frac{T_1}{RC}v_I = \frac{T_2}{RC}V_{\mathrm{REF}} \implies T_2 = \frac{T_1}{V_{\mathrm{REF}}}v_I$$

最终计数结果 $D = \frac{T_2}{T_C} = \frac{2^n}{V_{\mathrm{REF}}}v_I$，数字量和输入电压严格成正比。

优缺点

优点：抗工频干扰能力极强、对 RC 参数和时钟频率稳定性要求低、温漂小、转换精度极高；缺点：转换速度慢，每秒仅能完成几十次转换，适合工业低速精密测量场景。

典型集成芯片

ADC-EK8B（8 位二进制）、ADC-EK10B（10 位二进制）、MC14433（$3\frac{1}{2}$ 位 BCD 码）、CB7106/CB7107（数码管驱动专用）。

9.3.4　V-F 变换型 ADC

先把模拟电压转换成与之成正比的脉冲频率，再在固定时间窗口内对频率脉冲计数，计数结果即为对应数字量；抗干扰性能优秀，适合远距离遥测场景。

9.3.5　A/D 转换器性能指标

分辨率

用输出二进制/十进制位数表征，n 位二进制 ADC 可区分 2^n 级输入电压，能分辨的最小输入电压为满量程的 $\frac{1}{2^n}$，位数越高分辨率越强。

转换误差

实际输出数字量和理论理想值的最大偏差，工程要求误差不超过 $\pm\frac{1}{2}$LSB；提升分辨率不能直接提高精度，必须让转换误差小于量化误差上限。

转换速度

用单次转换时间衡量：并联比较型速度最快、逐次渐近型次之、双积分间接型最慢；选型需要综合系统速度、精度、输入范围、功耗等多维度需求。

9.3.6　集成 A/D 转换器及其应用

ADC0804 集成芯片详解

1. **基础特性**采用 CMOS 工艺制作的逐次渐近型 8 位 ADC，转换时长 100μs，输入模拟电压范围 0 ∼ 5V，片内自带输出锁存寄存器，可直接对接微机 CPU 数据总线，无需额外接口逻辑。

2. **引脚功能定义**

- $\boldsymbol{CS}$：片选信号输入，低电平有效，有效时芯片被选中启动工作；
- $\boldsymbol{RD}$：读信号输入，低电平有效，$\boldsymbol{CS}$ 与 $\boldsymbol{RD}$ 同时为低可读取转换结果；
- $\boldsymbol{WR}$：写信号输入，低电平有效，$\boldsymbol{CS}$ 与 $\boldsymbol{WR}$ 同时为低启动模数转换；
- $\boldsymbol{CLKR}$：内部时钟发生器外接电阻端；
- $\boldsymbol{CLKIN}$：外部时钟脉冲输入端；

- $\boldsymbol{INTR}$：转换结束中断输出，低电平有效，转换完成后自动拉低，可作为 CPU 中断请求信号；
- $\boldsymbol{V_{IN+}}$ $\boldsymbol{V_{IN-}}$：差分模拟电压输入端，可接入单极性或双极性模拟信号；
- $\boldsymbol{AGND}$：模拟信号地；$\boldsymbol{DGND}$：数字信号地；
- $\boldsymbol{V_{REF}/2}$：参考电压分压输入端；
- $\boldsymbol{D_7 \sim D_0}$：8 位三态并行数字输出端，可直接挂载微机总线；
- $\boldsymbol{V_{CC}}$：芯片电源供电端。

3. **工作时序规范**

- 启动转换：$\boldsymbol{CS}$ 与 $\boldsymbol{WR}$ 同时拉低，上升沿后开始转换，100μs 内完成模数转换，转换结束后 $\boldsymbol{INTR}$ 自动变低；
- 读取结果：$\boldsymbol{CS}$ 与 $\boldsymbol{RD}$ 同时拉低，内部三态门打开，数据输出到总线；电平恢复高电平后三态门回到高阻态。

4. **使用关键注意事项**

- 接地设计：模拟地（AGND）与数字地（DGND）需要分别布线，仅在电源处单点共接，避免数字开关噪声干扰模拟前端；
- 零点与满量程调节：通过配套引脚外接微调电阻，修正零点偏差和满量程输出偏差；
- 参考电压调节：根据输入量程配置参考电压，保障转换线性度；
- 总线时序配合：严格匹配微机读写时序，防止数据采样出错。

5. **典型应用架构**可直接挂接微机系统控制总线，配合 RAM 实现数据缓存；模拟信号送入 ADC0804 完成转换后，数字量上传至微处理器控制器，实现多路采集、数据处理与外设联动控制。