# 数字电子技术基础课程笔记

数制与码制、逻辑代数基础

“数字电路的世界里，*0* 和 *1* 构成了所有逻辑的基石。”
——克劳德 • 香农（Claude Elwood Shannon）

作者：浮萍

版本：1.0 完整版

邮箱：3071974740@qq.com

GitHub：https://github.com/Duckweed-yhb

2026 年 11 月 11 日

# 目录

**第一章 绪论** **2**
1.1 数字信号与数字电路 . . . . . 2
1.1.1 模拟量与数字量 . . . . . 2
1.1.2 数字电路与模拟电路的比较 . . . . . 2
1.1.3 数字电路的主要优点 . . . . . 2
1.2 电子技术的发展历程 . . . . . 3
1.2.1 关键器件与事件 . . . . . 3
1.2.2 电子电路的核心功能 . . . . . 3
1.3 数字电路的特点与分类 . . . . . 4
1.3.1 数字电路的特点 . . . . . 4
1.3.2 分类 . . . . . 4
1.4 可编程逻辑器件与 EDA 技术 . . . . . 4
1.4.1 从固定逻辑到可编程逻辑 . . . . . 4
1.4.2 EDA 技术 . . . . . 4
1.5 课程内容与学习方法 . . . . . 5
1.5.1 课程体系中的位置 . . . . . 5
1.5.2 课程目的与基本要求 . . . . . 5
1.5.3 学习方法 . . . . . 5

**第二章 数制和码制** **6**
2.1 概述 . . . . . 6
2.1.1 数码、数制与码制 . . . . . 6
2.2 几种常用的数制 . . . . . 6
2.2.1 进位计数制的三要素 . . . . . 6
2.2.2 位权展开通式 . . . . . 6
2.2.3 十进制（D） . . . . . 7
2.2.4 二进制（B） . . . . . 7
2.2.5 八进制（O）与十六进制（H） . . . . . 7
2.2.6 四种进制的对照 . . . . . 7
2.2.7 进制下标的写法 . . . . . 8
2.3 不同数制间的转换 . . . . . 8
2.3.1 二、八、十六进制数转换为十进制数 . . . . . 8
2.3.2 十进制数转换为二进制数 . . . . . 8
2.3.3 十进制数转换为任意进制数 . . . . . 8
2.3.4 二进制与八进制、十六进制数的互转 . . . . . 8
2.4 二进制算术运算 . . . . . 8

2.4.1 二进制算术运算的特点 . . . 8
2.4.2 原码 . . . 9
2.4.3 反码 . . . 9
2.4.4 补码 . . . 9
2.4.5 补码运算规则 . . . 10
2.5 几种常用的编码 . . . 11
2.5.1 编码与码制的概念 . . . 11
2.5.2 二十进制代码（BCD 码） . . . 11
2.5.3 格雷码 . . . 12
2.5.4 ASCI 码 . . . 13
2.5.5 码制的选择与可靠性 . . . 13
2.6 本章要点与易错点 . . . 13
2.6.1 要点归纳 . . . 13
2.6.2 易错点 . . . 14

**第三章 逻辑代数基础 15**
3.1 概述 . . . 15
3.1.1 二值逻辑与逻辑运算 . . . 15
3.1.2 数字电路的特点与描述工具 . . . 15
3.2 逻辑代数中的三种基本运算 . . . 15
3.2.1 三种基本逻辑运算的定义 . . . 15
3.2.2 真值表、表达式及逻辑符号 . . . 15
3.3 常用复合逻辑运算 . . . 16
3.3.1 五类复合逻辑运算定义与运算规则 . . . 17
3.3.2 复合逻辑真值表（二输入） . . . 18
3.3.3 复合逻辑门国标矩形符号 . . . 18
3.3.4 复合逻辑门 ANSI 异形符号 . . . 18
3.4 逻辑代数的基本公式和常用公式 . . . 18
3.4.1 基本公式（布尔恒等式） . . . 18
3.4.2 常用公式（若干常用公式） . . . 19
3.5 逻辑代数三大重要定理 . . . 20
3.5.1 代入定理 . . . 20
3.5.2 反演定理 . . . 20
3.5.3 对偶定理 . . . 21
3.6 逻辑函数及其描述方法 . . . 22
3.6.1 逻辑函数定义 . . . 22
3.6.2 六大标准描述方式 . . . 22
3.6.3 各类描述方法的相互转换规则 . . . 22
3.6.4 逻辑函数标准形式 . . . 23
3.7 逻辑函数化简 . . . 24
3.7.1 公式化简法 . . . 24
3.7.2 卡诺图化简法 . . . 24
3.7.3 奎恩-麦克拉斯基化简法（Q-M 法） . . . 26
3.7.4 含无关项的卡诺图化简 . . . 27
3.7.5 多输出逻辑函数化简 . . . 28

3.7.6 逻辑函数形式变换 . . . 28
3.8 本章小结与易错点 . . . 29
3.8.1 易错点 . . . 29
3.8.2 与其他章节的衔接 . . . 29

**第四章 门电路 30**

4.1 概述 . . . 30
4.1.1 门电路与正负逻辑 . . . 30
4.1.2 高低电平的实现 . . . 30
4.1.3 逻辑电平的四个参数 . . . 30
4.1.4 噪声容限 . . . 31
4.2 半导体器件的开关特性 . . . 31
4.2.1 二极管的开关特性 . . . 31
4.2.2 双极型三极管的开关特性 . . . 31
4.2.3 MOS 管的开关特性 . . . 32
4.3 半导体二极管门电路 . . . 32
4.3.1 二极管与门与或门 . . . 32
4.3.2 二极管门电路的缺点 . . . 32
4.4 CMOS 门电路 . . . 33
4.4.1 CMOS 反相器的电路结构与工作原理 . . . 33
4.4.2 电压传输特性与电流传输特性 . . . 33
4.4.3 静态输入特性与输入保护电路 . . . 33
4.4.4 静态输出特性 . . . 33
4.4.5 动态特性 . . . 34
4.4.6 扇出能力 . . . 34
4.4.7 其他逻辑功能的 CMOS 门 . . . 34
4.4.8 漏极开路输出门（OD 门） . . . 34
4.4.9 CMOS 传输门与双向模拟开关 . . . 35
4.4.10 三态输出 CMOS 门 . . . 35
4.5 TTL 门电路 . . . 35
4.5.1 TTL 反相器的电路结构与工作原理 . . . 35
4.5.2 电压传输特性 . . . 36
4.5.3 静态输入特性 . . . 36
4.5.4 静态输出特性 . . . 36
4.5.5 扇出系数 . . . 37
4.5.6 噪声容限 . . . 37
4.5.7 功耗 . . . 37
4.5.8 动态特性 . . . 37
4.5.9 其他类型的 TTL 门 . . . 37
4.5.10 集电极开路门（OC 门） . . . 38
4.5.11 三态 TTL 与非门（TSL） . . . 38
4.6 CMOS 与 TTL 的接口及门电路的正确使用 . . . 38
4.6.1 CMOS 与 TTL 的性能对比 . . . 38
4.6.2 接口的四个条件 . . . 38
4.6.3 TTL 驱动 CMOS . . . 39

4.6.4 CMOS 驱动 TTL . . . 39
4.6.5 多余输入端的处理 . . . 39
4.6.6 抗干扰与使用注意 . . . 40

**第五章 组合逻辑电路 41**
5.1 概述 . . . 41
5.1.1 组合逻辑电路的特点 . . . 41
5.1.2 逻辑功能的描述 . . . 41
5.2 组合逻辑电路的分析方法 . . . 41
5.2.1 分析中常见的功能结论 . . . 42
5.2.2 易错点 . . . 42
5.3 组合逻辑电路的基本设计方法 . . . 42
5.3.1 设计步骤 . . . 42
5.3.2 逻辑状态的赋值原则 . . . 42
5.3.3 函数形式的变换 . . . 42
5.4 常用组合逻辑模块 . . . 43
5.4.1 编码器 . . . 43
5.4.2 译码器 . . . 44
5.4.3 数据选择器 . . . 45
5.4.4 加法器 . . . 45
5.4.5 数值比较器 . . . 46
5.5 层次化和模块化的设计方法 . . . 47
5.5.1 MSI 模块的级联扩展 . . . 47
5.6 组合逻辑电路中的竞争-冒险 . . . 47
5.6.1 竞争-冒险现象及其成因 . . . 47
5.6.2 检查竞争-冒险现象的方法 . . . 47
5.6.3 消除竞争-冒险现象的方法 . . . 48
5.7 可编程逻辑器件（PLD） . . . 48
5.7.1 基本概念 . . . 48
5.7.2 PLD 的发展与分类 . . . 48
5.7.3 FPLA 的结构原理 . . . 49
5.8 硬件描述语言 Verilog HDL . . . 49
5.8.1 语言基础 . . . 49
5.8.2 两种描述方式 . . . 49
5.8.3 组合电路的描述实例 . . . 50

**第六章 半导体存储电路 51**
6.1 概述 . . . 51
6.1.1 存储单元与触发器的定义 . . . 51
6.1.2 触发器的分类 . . . 51
6.1.3 结构演变脉络与各级缺陷 . . . 53
6.2 SR 锁存器 . . . 53
6.2.1 与非门构成的基本 SR 锁存器 . . . 53
6.2.2 或非门构成的基本 SR 锁存器 . . . 53
6.2.3 逻辑符号与波形读图规则 . . . 53
6.2.4 基本 SR 锁存器的工程应用 . . . 54

6.3 电平触发的触发器 . . . 54
6.3.1 同步 SR 触发器的电路结构 . . . 54
6.3.2 空翻现象 . . . 54
6.3.3 电平触发的 D 触发器（D 锁存器） . . . 55
6.3.4 电平触发方式的动作特点与适用场合 . . . 55
6.4 脉冲触发的触发器 . . . 56
6.4.1 主从 SR 触发器的结构与两步动作 . . . 56
6.4.2 主从 JK 触发器 . . . 56
6.4.3 一次翻转问题 . . . 57
6.4.4 脉冲触发方式的动作特点 . . . 57
6.5 边沿触发的触发器 . . . 57
6.5.1 用两个电平触发 D 触发器构成的边沿触发器 . . . 58
6.5.2 CMOS 传输门边沿触发器 . . . 58
6.5.3 维持阻塞触发器 . . . 58
6.5.4 边沿 JK 触发器 . . . 58
6.5.5 边沿触发方式的动作特点 . . . 59
6.5.6 异步置位、复位端（直接置位/复位端） . . . 59
6.6 触发器的逻辑功能及其描述方法 . . . 59
6.6.1 SR 触发器 . . . 59
6.6.2 JK 触发器 . . . 59
6.6.3 T 触发器与 $T'$ 触发器 . . . 60
6.6.4 D 触发器 . . . 60
6.6.5 五种触发器特性方程汇总 . . . 60
6.6.6 四种描述方法及其用途 . . . 60
6.6.7 触发器之间的功能转换 . . . 60
6.6.8 电路结构、逻辑功能与触发方式的关系 . . . 61
6.6.9 触发器波形图的绘制方法 . . . 62
6.7 触发器的动态特性（自学） . . . 62
6.8 集成触发器及其应用 . . . 62
6.8.1 集成 JK 触发器 74LS112 . . . 63
6.8.2 集成 D 触发器 74LS74 . . . 63
6.8.3 两个典型应用电路 . . . 63
6.8.4 集成触发器选型要点 . . . 64
6.9 寄存器 . . . 64
6.9.1 寄存器的定义与分类 . . . 64
6.9.2 数码寄存器 . . . 64
6.9.3 移位寄存器 . . . 64
6.9.4 寄存器的扩展与工程要点 . . . 65
6.10 存储器 . . . 65
6.10.1 基本结构与主要指标 . . . 65
6.10.2 只读存储器 ROM . . . 66
6.10.3 随机存储器 RAM . . . 66
6.10.4 存储器容量的扩展 . . . 67
6.10.5 用存储器实现组合逻辑函数 . . . 68
6.11 本章小结 . . . 68

**第七章 时序逻辑电路 70**
7.1 概述 . . . 70
7.1.1 时序逻辑电路的定义 . . . 70
7.1.2 结构特点 . . . 70
7.1.3 三个描述方程组 . . . 71
7.1.4 时序逻辑电路的分类 . . . 71
7.2 时序逻辑电路的分析方法 . . . 71
7.2.1 同步时序电路的分析步骤 . . . 71
7.2.2 逻辑功能的归纳 . . . 72
7.2.3 异步时序电路的分析方法 . . . 72
7.2.4 自启动的判定 . . . 73
7.2.5 分析中的常见错误 . . . 73
7.3 若干常用的时序逻辑电路 . . . 74
7.3.1 移位寄存器 . . . 74
7.3.2 计数器 . . . 74
7.3.3 移位寄存器型计数器 . . . 78
7.3.4 顺序脉冲发生器 . . . 78
7.3.5 序列信号发生器 . . . 79
7.4 时序逻辑电路的设计方法 . . . 79
7.4.1 同步时序电路的设计步骤 . . . 79
7.4.2 建立原始状态转换图 . . . 79
7.4.3 状态化简 . . . 80
7.4.4 状态编码 . . . 80
7.4.5 求状态方程与驱动方程 . . . 80
7.4.6 画逻辑图与自启动校验 . . . 81
7.4.7 用中规模集成器件设计时序电路 . . . 81
7.5 时序逻辑电路中的竞争-冒险现象（自学） . . . 82
7.6 本章小结 . . . 82

**第八章 脉冲波形的产生和整形电路 83**
8.1 概述 . . . 83
8.1.1 获取矩形脉冲的两条途径 . . . 83
8.1.2 矩形脉冲的参数 . . . 83
8.2 施密特触发器 . . . 83
8.2.1 晶体管施密特电路的结构与工作原理 . . . 83
8.2.2 用门电路组成的施密特触发器 . . . 84
8.2.3 集成施密特触发器 7413 . . . 85
8.2.4 主要特点与典型应用 . . . 85
8.3 单稳态触发器 . . . 85
8.3.1 电路特点 . . . 85
8.3.2 微分型单稳态触发器 . . . 86
8.3.3 积分型单稳态触发器 . . . 86
8.3.4 两种单稳态触发器的比较 . . . 86
8.3.5 集成单稳态触发器 74121 . . . 87
8.4 多谐振荡器 . . . 87

8.4.1 自激振荡的条件与分类 . . . 87
8.4.2 对称式多谐振荡器 . . . 87
8.4.3 非对称式多谐振荡器 . . . 88
8.4.4 环形振荡器 . . . 88
8.4.5 用施密特触发器构成的多谐振荡器 . . . 88
8.4.6 石英晶体多谐振荡器 . . . 89
8.5 555 定时器及其应用 . . . 89
8.5.1 电路结构与功能表 . . . 89
8.5.2 接成施密特触发器 . . . 90
8.5.3 接成单稳态触发器 . . . 90
8.5.4 接成多谐振荡器 . . . 90
8.6 本章分析步骤与易错点 . . . 91
8.6.1 三类电路的分析步骤 . . . 91
8.6.2 易错点清单 . . . 91

**第九章 数-模和模-数转换 92**
9.1 概述 . . . 92
9.1.1 用途 . . . 92
9.1.2 主要性能指标 . . . 92
9.1.3 概念与分类 . . . 92
9.2 D/A 转换器 . . . 92
9.2.1 基本原理与组成 . . . 92
9.2.2 D/A 转换器的分类 . . . 93
9.2.3 权电阻网络 D/A 转换器 . . . 93
9.2.4 双级权电阻网络 D/A 转换器 . . . 94
9.2.5 倒 T 形电阻网络 D/A 转换器 . . . 94
9.2.6 权电流型 D/A 转换器 . . . 95
9.2.7 具有双极性输出的 D/A 转换器 . . . 95
9.2.8 D/A 转换器的转换精度与转换速度 . . . 95
9.3 A/D 转换器 . . . 96
9.3.1 基本原理：四个步骤 . . . 96
9.3.2 取样定理 . . . 96
9.3.3 取样—保持电路 . . . 97
9.3.4 量化与编码 . . . 97
9.3.5 A/D 转换器的分类与速度对比 . . . 98
9.3.6 并联比较型 A/D 转换器 . . . 98
9.3.7 反馈比较型 A/D 转换器之一：计数型 . . . 98
9.3.8 反馈比较型 A/D 转换器之二：逐次渐近型 . . . 99
9.3.9 双积分型 A/D 转换器 . . . 99
9.3.10 V-F 变换型 A/D 转换器 . . . 100
9.3.11 A/D 转换器的转换精度与转换速度 . . . 100
9.4 集成 A/D 转换器及其应用 . . . 101
9.4.1 ADC0804 的性能与引脚 . . . 101
9.4.2 工作时序与使用要点 . . . 101
9.4.3 D/A 与 A/D 的接口与选用 . . . 102

9.5 本章易错点小结 . . . . . 102

# 第一章　绪论

## 1.1　数字信号与数字电路

### 1.1.1　模拟量与数字量

自然界的物理量就其变化规律而言不外乎两大类。

- **模拟量**：在时间上或数量上的变化是连续的。如加热炉内的温度、水库水位的高度，相邻两值之间总可插入无穷多个中间值。
- **数字量**：在时间上和数量上都是离散的，变化发生在不连续的瞬间，且数值的大小与每次的增减都是某个**最小数量单位** $\Delta$ 的整数倍。如统计每天从装配线上输出的汽车数量。

把模拟量、数字量转换成电压（或电流）信号，得到的信号也分为两大类：**模拟信号**表征模拟量，幅值随时间连续变化；**数字信号**表征数字量，只取有限个离散状态，在二进制数字电路中仅取高、低两种电平，用 1、0 表示。工作在模拟信号下的电子电路称为**模拟电路**，工作在数字信号下的电子电路称为**数字电路**。

需要强调：数字信号中的 “1” 和 “0” **没有数量的意义**，只表示事物的两个对立面（高/低电平、开关通/断、灯亮/灭），其数量含义要由**数制**和**码制**另行赋予。

### 1.1.2　数字电路与模拟电路的比较

二者在工作信号、研究对象、分析设计方法以及所用的数学工具上都有明显不同，见表 1.1。

表 1.1: 数字电路与模拟电路的比较

| 对比维度 | 数字电路 | 模拟电路 |
|---|---|---|
| 工作信号 | 离散的高、低电平序列 | 连续的电压、电流波形 |
| 取值特点 | 只有 0、1 两种状态，可容偏差 | 连续取值，精度依赖器件一致性 |
| 研究对象 | 输入输出的逻辑关系与时序关系 | 信号的放大、变换与波形质量 |
| 分析方法 | 逻辑代数、真值表、卡诺图、状态转换 | KCL/KVL、小信号等效电路、频响分析 |
| 数学工具 | 离散数学（布尔代数） | 微积分、复变函数、线性代数 |

### 1.1.3　数字电路的主要优点

1. **抗干扰、容偏差**：每一位只有 0、1 两种取值，电路只要能正确区分两种状态即可，无须精确复制某个电压值，因而对制造精度、工作条件和运行环境的要求大大降低。

2. **精度可扩展**：需要提高精度时只需增加二进制数的位数，不必提高单个器件的精度。

3. **便于集成与存储**：单元电路重复性强，易于大规模集成；信息以代码形式保存，便于长期存储与复制。

正因为对制造精度要求相对宽松，**首先制成的集成电路是数字集成电路**；迄今为止大多数大规模、超大规模集成电路都属于数字集成电路。

为充分发挥数字电路在信号处理上的优势，可先将模拟信号按比例转换成数字信号，送入数字电路（或计算机）处理，再把结果转换成模拟信号输出。自 20 世纪 70 年代以来，这种用数字电路处理模拟信号的 “数字化” 浪潮已席卷几乎所有电子技术应用领域。

## 1.2　电子技术的发展历程

电子技术的发展与进步，是与电子器件的更新紧密相连的。表 1.2 按代表性器件给出四个阶段的划分。

表 1.2: 电子技术发展的四个阶段

| 阶段 | 年代 | 代表器件 | 主要特征与应用 |
|---|---|---|---|
| 第一阶段 | 20 世纪 40 年代 | 电子管（真空管） | 早期计算机、电话交换、数字通信 |
| 第二阶段 | 20 世纪 60 年代 | 晶体管（半导体三极管） | 功耗小、寿命长、体积小，扩展到测量领域 |
| 第三阶段 | 20 世纪 70 年代中期 | 集成电路（IC） | 数字技术广泛应用，进入医疗、雷达、卫星 |
| 第四阶段 | 70 年代中至 80 年代中 | 大规模、超大规模 IC | 微电子技术迅猛发展，渗透到各行各业 |

### 1.2.1　关键器件与事件

- **1904 年，真空二极管**：19 世纪 80 年代爱迪生发现 “爱迪生效应”，弗莱明据此发明真空二极管；德福雷斯特在灯丝与板极之间加入栅极，发明第一只真空三极管，被看作电子工业真正的诞生起点。电子管工作时须将阴极加热到很高温度，因而功耗大、寿命短、体积重量大、噪声大、工艺复杂。

- **1947 年，晶体管**：布拉顿（W. Brattain）、巴丁（J. Bardeen）和肖克利（W. Shockley）发明半导体三极管，功耗小、寿命长、体积重量大大减小，几乎在所有领域逐步取代电子管，发明者获诺贝尔奖。

- **1958 年，集成电路**：基尔比（J. Kilby）将若干晶体管、电阻及连线制作在一小片硅片上；同一时期诺伊斯（R. Noyce，Fairchild）也独立实现了集成电路，开辟了电子电路微型化的新途径。

- **1965 年，摩尔定律**：摩尔（G. E. Moore）提出集成电路中晶体管数目将以每年翻一番的速度增长（20 世纪 80 年代末以后翻番时间放慢到约 18 个月），同时每个晶体管的价格降为原来的一半。这一预测被实践所证明，称为 “摩尔定律”。

- **当代**：已能把上亿个晶体管集成在一片邮票大小的硅片上，甚至把整个系统集成为 “片上系统”（System on Chip，SoC）。2010 年集成电路微细加工精度已达 32 nm；集成度的提高最终受加工工艺极限与晶体管物理极限的限制，摩尔定律也终将失效。

### 1.2.2　电子电路的核心功能

电子电路的功能可统一概括为**信息处理**与**能量转换**：模拟电路用连续的模拟电压、电流值表示信息；数字电路用一个离散的电压序列（0/1 代码序列）表示信息。

## 1.3　数字电路的特点与分类

### 1.3.1　数字电路的特点

1. **开关工作**：半导体器件工作在开关状态（截止或饱和/导通），只区分高、低两种电平。
2. **二值描述**：输入、输出量都可用二值逻辑变量表示，输入与输出之间是逻辑上的因果关系，可用逻辑函数 $Y = F(A, B, C, \cdots)$ 描述。
3. **研究重点**：不追求波形保真，而关心逻辑关系是否正确、时序是否满足要求、电平是否符合接口规范。

### 1.3.2　分类

- 按处理的信号形式：模拟电路、数字电路。
- 按输出与历史状态是否有关：**组合逻辑电路**（输出仅取决于该时刻输入）与**时序逻辑电路**（输出还与电路原状态有关）。
- 按所用器件：**双极型**（TTL、ECL 等）与**单极型**（CMOS 等）。
- 按集成度：**小规模**（SSI，基本门、触发器）、**中规模**（MSI，译码器、数据选择器、计数器）、**大规模**（LSI，存储器、可编程逻辑器件）、**超大规模**（VLSI，CPU、SoC）。
- 按层级：单体 MOSFET → 逻辑门 → 组合/时序功能块 → 复杂数字系统。

## 1.4　可编程逻辑器件与 EDA 技术

### 1.4.1　从固定逻辑到可编程逻辑

早期数字集成电路的逻辑功能在制造时即已固定，要改变功能就必须改变内部单元电路之间的连接，而连接在制作过程中已经固定下来。若制作一种允许用户自行修改内部连接的通用集成电路，则只需生产这一种器件就能满足不同用户的需要，这种器件称为**可编程逻辑器件**（Programmable Logic Device，**PLD**）。PLD 的内部电路结构可通过写入编程数据来设置，部分器件的编程数据还可擦除重写。PLD 最初出现在 20 世纪 60 年代后期，80 年代以后获得迅猛发展。

需要注意：微处理器和单片机也是可编程的大规模数字集成电路，但对它们编程并不改变电路的内部连接结构，只是写入运行程序，其内容属于“微机原理”等后续课程。

### 1.4.2　EDA 技术

如此复杂的编程工作无法用手工完成，PLD 的编程（包括编程数据的生成和写入）必须使用 **EDA**（Electronics Design Automation，电子设计自动化）技术。其工具包含硬件和软件两部分：

- **硬件**：计算机和编程器；
- **软件**：用于描述电路功能的**硬件描述语言**（Hardware Description Language，**HDL**）及其编译程序，以及适应于选用器件的编程软件，用以完成编程数据的生成与写入。

早期 PLD 需先把计算机生成的编程数据输入编程器，再写入置于编程器上的器件；如今大规模集成的 PLD 越来越多地采用 “**在系统可编程**”（In System Programmable，**ISP**）技术，编程数据可直接写入已安装在系统里的器件，无须专用编程器，也不必把器件从系统中取出。

本课程涉及的现代设计流程可概括为：逻辑功能描述（HDL）→ 逻辑综合 → 仿真验证 → 布局布线 → 下载/编程 → 硬件测试。

## 1.5　课程内容与学习方法

### 1.5.1　课程体系中的位置

先修**电路原理**；平行**模拟电子技术基础**及其实验、**数字电子技术基础**及其实验；后续**微机原理**、**嵌入式系统**。

### 1.5.2　课程目的与基本要求

课程目的是掌握**基本概念、基本分析方法、基本设计方法和基本实验技能**，可分解为四项核心能力：

1. 基础概念：逻辑电平、逻辑门、组合/时序、噪声容限等；
2. 电路分析方法：由电路求逻辑功能、由波形求真值表、时序分析；
3. 电路设计方法：由功能要求选器件、化简、画逻辑图、验证；
4. 实验技能：仪器使用、电路搭接与调试、故障定位。

### 1.5.3　学习方法

- **自底向上（Bottom-up）**：先理解器件与门如何工作，再逐级抽象到功能块与系统。
- **抓抽象与接口**：抽象方法与接口约定是复杂系统可管理的关键；接口应具备良好的隔离特性以及扩展、升级特性。
- **分层训练**：在各层级上掌握设计电路的方法，兼顾学科历史、系统方法、算法与电路调试方法。
- **重实践**：逻辑代数与化简必须动手推导，门电路与时序电路必须结合波形和实验现象理解。

优质数字系统设计的准则：结构化设计，每一级保持有限的复杂度，支持模块复用；以最小的代价实现最大的功能，实现可靠的系统，并保持对未来技术的兼容性。

# 第二章　数制和码制

## 2.1　概述

### 2.1.1　数码、数制与码制

数字信号是用数码表示的，其数码中只有 “1” 和 “0” 两个数字。这两个数字本身**没有数量的意义**，只表示事物的两个对立面（高/低电平、通/断、亮/灭）。

同一串数码在不同场合可有不同解释：表示**数量的大小**时（如 $(1010)_2$ 表示数量 “十”），或表示**事物的代号**时（如运动员编号、字符编码），后者把这些数码称为**代码**。由此引出两个基本概念：

- **数制**：数的表示方法。把多位数码中每一位的构成方法以及按从低位到高位的进位规则进行计数，称为**进位计数制**，简称数制。
- **码制**：编制代码时所遵循的规则。同一组二进制代码按不同码制解释，可表示不同的数值或字符。

数字电路普遍采用二进制，原因有三：电路中只有高、低两种电平，容易用器件的两个状态实现且允许一定偏差；二进制算术运算规则最简单，加、减、乘、除都可归结为加法与移位；便于用逻辑代数（布尔代数）描述和处理。

## 2.2　几种常用的数制

### 2.2.1　进位计数制的三要素

任意 $N$ 进制（$N$ 称为**基数**）由三个要素确定：

- **基数** $N$：该数制中所用数码的个数；
- **数码** $k_i$：第 $i$ 位的系数，$0 \le k_i \le N-1$；
- **位权** $N^i$：第 $i$ 位所代表的实际数值大小，$i$ 由高位到低位递减，小数部分为负幂。

### 2.2.2　位权展开通式

设某 $N$ 进制数有 $n$ 位整数、$m$ 位小数，记为 $(X)_N = k_{n-1}k_{n-2}\cdots k_0\,.\,k_{-1}\cdots k_{-m}$，则按位权展开的通式为

$$\boxed{(X)_N = \sum_{i=-m}^{n-1} k_i N^i = k_{n-1}N^{n-1} + \cdots + k_0 N^0 + k_{-1}N^{-1} + \cdots + k_{-m}N^{-m}} \tag{2.1}$$

其中 $N=10$ 为十进制，$N=2$ 为二进制，$N=8$ 为八进制，$N=16$ 为十六进制。式 (2.1) 是**所有数制转换的出发点**：任何进制转十进制，都是按它展开求和。

### 2.2.3　十进制（D）

“逢十进一”，基数 10，数码 $0\sim9$，位权 $10^i$。例如

$$(249.56)_{10}=2\times10^2+4\times10^1+9\times10^0+5\times10^{-1}+6\times10^{-2},$$

此处 $n=3$，$m=2$。

### 2.2.4　二进制（B）

“逢二进一”，基数 2，数码只有 0、1，位权 $2^i$。例如

$$(11011.101)_2=1\times2^4+1\times2^3+0\times2^2+1\times2^1+1\times2^0+1\times2^{-1}+0\times2^{-2}+1\times2^{-3}=(27.625)_{10}.$$

二进制是数字电路的**基本数制**，其常用权值应熟记：

$$2^0=1,\ 2^1=2,\ 2^2=4,\ 2^3=8,\ 2^4=16,\ 2^5=32,\ 2^6=64,\ 2^7=128,\ 2^8=256,\ 2^{10}=1024.$$

### 2.2.5　八进制（O）与十六进制（H）

- **八进制**：“逢八进一”，基数 8，数码 $0\sim7$，位权 $8^i$。例如 $(13.74)_8=1\times8^1+3\times8^0+7\times8^{-1}+4\times8^{-2}=(11.9375)_{10}$。
- **十六进制**：“逢十六进一”，基数 16，数码 $0\sim9$ 及 $A(10)$、$B(11)$、$C(12)$、$D(13)$、$E(14)$、$F(15)$，位权 $16^i$。例如 $(F9.1A)_{16}=15\times16^1+9\times16^0+1\times16^{-1}+10\times16^{-2}=(249.1015625)_{10}$。

计算机中常用 8、16、32 位二进制数表示和计算；由于它们恰好可用 2、4、8 位十六进制数表示，故编程时用十六进制书写非常方便。

### 2.2.6　四种进制的对照

表 2.1: $0\sim15$ 在不同进制下的表示（教材表 1.2.1）

| D | B | O | H | D | B | O | H |
|---|---|---|---|---|---|---|---|
| 0 | 0000 | 00 | 0 | 8 | 1000 | 10 | 8 |
| 1 | 0001 | 01 | 1 | 9 | 1001 | 11 | 9 |
| 2 | 0010 | 02 | 2 | 10 | 1010 | 12 | A |
| 3 | 0011 | 03 | 3 | 11 | 1011 | 13 | B |
| 4 | 0100 | 04 | 4 | 12 | 1100 | 14 | C |
| 5 | 0101 | 05 | 5 | 13 | 1101 | 15 | D |
| 6 | 0110 | 06 | 6 | 14 | 1110 | 16 | E |
| 7 | 0111 | 07 | 7 | 15 | 1111 | 17 | F |

### 2.2.7　进制下标的写法

下标可直接写进制数，也可用字母：$(N)_2=(N)_B$（Binary）、$(N)_{10}=(N)_D$（Decimal）、$(N)_8=(N)_O$（Octal）、$(N)_{16}=(N)_H$（Hexadecimal）。书写时不可省略下标，否则无法判定其数值含义。

## 2.3　不同数制间的转换

### 2.3.1　二、八、十六进制数转换为十进制数

方法：按式 (2.1) 展开求和（“按权相加”），例如 $(11011.11)_B=16+8+0+2+1+0.5+0.25=(27.75)_D$。此法对任意进制均成立，是转换中最简单、最不易出错的一类。

### 2.3.2　十进制数转换为二进制数

原则是 “**整数除 2，小数乘 2**”。

- **整数部分：除 2 取余，逆序排列**。不断除以 2 保留余数，再用商继续除，直到商为 0；余数**从下往上**排列即为二进制整数部分。
- **小数部分：乘 2 取整，顺序排列**。不断乘以 2 保留乘积的整数部分，再用小数部分继续乘，直到小数部分为 0 或达到精度；整数**从上往下**排列即为二进制小数部分。

#### 转换精度的确定

十进制小数一般不能有限步转换完（如 0.1），必须按精度要求截断。若要求误差不超过 $\varepsilon$，取 $m$ 位小数应满足

$$2^{-m}\le\varepsilon\quad\Longrightarrow\quad m\ge\log_2\frac{1}{\varepsilon}. \tag{2.2}$$

例如要求精度 1%：$2^{-m}\le10^{-2}\Rightarrow2^m\ge100\Rightarrow m\ge\log_2100\approx6.64$，故取 $m=7$ 位即可满足要求。

### 2.3.3　十进制数转换为任意进制数

把上述方法中的基数 2 换成目标进制的基数 $N$ 即可：整数 “除 $N$ 取余、逆序”，小数 “乘 $N$ 取整、顺序”。实际工程中更常用的路径是**先转成二进制，再按 3 位或 4 位分组**——这样只需掌握一种算法，分组过程也不易出错。

### 2.3.4　二进制与八进制、十六进制数的互转

由于 3 位二进制数有 $000\sim111$ 共 8 个状态，恰好对应 1 位八进制数码；4 位二进制数有 $0000\sim1111$ 共 16 个状态，恰好对应 1 位十六进制数码，故可用**分组法**直接转换。

## 2.4　二进制算术运算

### 2.4.1　二进制算术运算的特点

当两个二进制数码表示两个数量的大小并对它们进行数值运算时，这种运算称为**算术运算**，规则是 “逢二进一”、“借一当二”。运算包括加、减、乘、除：

表 2.2: 二进制与八、十六进制的分组转换规则

| 转换方向 | 分组规则 | 注意事项 |
|---|---|---|
| B → O | 以小数点为界向两侧每 3 位一组 | 不足 3 位在最高位（或最低位）补 0 |
| B → H | 以小数点为界向两侧每 4 位一组 | 不足 4 位补 0 |
| O → B | 每 1 位八进制展开为 3 位二进制 | 去掉整数最高位、小数最低位的无效 0 |
| H → B | 每 1 位十六进制展开为 4 位二进制 | 同上 |

- 加法：$0+0=0$，$0+1=1$，$1+0=1$，$1+1=10$（本位 0，向高位进 1）；
- 减法：$0-0=0$，$1-0=1$，$1-1=0$，$0-1=1$（向高位借 1 当 2）；
- 乘法：只需 “移位—相加”，部分积只有 0 与原数两种；
- 除法：可归结为 “移位—相减”。

因此**减、乘、除最终都可以化为带符号的加法运算**，这是数字电路只需一个加法器即可完成四则运算的根本原因。

### 2.4.2　原码

带符号的二进制数由**符号位**加**数值位**构成：最高位为符号位，用 “0” 表示正数、“1” 表示负数，其余各位为数值位（绝对值）。这种带符号位的二进制数码称为**原码**。

原码的缺点：**零有两种表示**（$+0$ 与 $-0$），且加减运算必须比较符号位与绝对值大小，硬件复杂，故原码只用于人工读写以及 A/D、D/A 的输入输出，不用于运算。

### 2.4.3　反码

反码是为了在求补码时**不做减法运算**而引入的中间编码。设数值位共 $n$ 位，定义

$$(N)_{INV}=\begin{cases}N, & N \text{ 为正数},\\ (2^n-1)-N, & N \text{ 为负数}.\end{cases} \tag{2.3}$$

求法：正数的反码与原码相同；负数的原码除符号位外，数值部分 “按位取反”（1 改 0，0 改 1）。由式 (2.3) 可知，当 $N$ 为负数时 $N+(N)_{INV}=2^n-1$，而 $2^n-1$ 是 $n$ 位全 1 的二进制数，所以只要把 $N$ 的每一位取反即得反码。零的反码仍有两种表示。

### 2.4.4　补码

#### 模的概念

在舍弃进位的条件下，减去某个数可以用加上它的**补码**来代替——这是补码运算的全部原理。

以时钟为例：钟面以 12 为周期，10 点 “减去 5 小时” 与 “加上 7 小时” 指向同一位置，即 $-5$ 与 $+7$ 对模 12 等价（12 称为**模**）。同理，4 位二进制数的进位基数是 16 (10000)，故减法 $1011-0111$ 可用 $1011+1001$ 代替：因为 1001(9) 恰是 $-0111(-7)$ 对模 16 的补码。

**补码的定义**

对于有效数字（不包括符号位）为 $n$ 位的二进制数 $N$，其补码表示为

$$\boxed{(N)_{COMP}=\begin{cases}N, & N\text{ 为正数},\\ 2^n-N, & N\text{ 为负数}.\end{cases}} \tag{2.4}$$

即：正数（符号位为 0）的补码与原码相同；负数（符号位为 1）的补码等于 $2^n-N$，符号位保持不变。国外教材把式 (2.4) 定义的补码称为 “2 的补码”（2's Complement）。

为避免求补码时做减法，通常先求反码，再在末位加 1：

$$(N)_{COMP}=(N)_{INV}+1 \quad (N<0). \tag{2.5}$$

故口诀为：**负数补码 = 符号位不变、数值位取反加 1**。

**补码的性质**

1. 采用补码后，可方便地把减法运算转换成加法运算，而乘、除法通过移位和相加也可实现，从而使运算电路的结构大为简化。
2. 正数的补码就是它所表示的数的真值；负数的补码部分不是它所表示的数的真值。
3. 与原码、反码不同，“0” 的补码只有一个，即 $00\cdots0$。
4. 已知补码求原码：正数补码与原码相同；负数补码的数值位**取反加 1** 即得原码（先减 1 取反与先取反加 1 结果相同）。
5. $n$ 位带符号数能表示的数值范围为

$$-2^{n-1}\le N\le 2^{n-1}-1, \tag{2.6}$$

例如 $n=8$ 时可表示 $-128\sim+127$。做加法时必须注意两个数的绝对值不要超出此范围。

### 2.4.5　补码运算规则

**加减运算**

- 加法：$[A+B]_{COMP}=[A]_{COMP}+[B]_{COMP}$；
- 减法：$[A-B]_{COMP}=[A]_{COMP}+[-B]_{COMP}$，其中 $[-B]_{COMP}$ 由 $[B]_{COMP}$ **连同符号位一起按位取反再加 1**（称为 “求补”）得到；
- 符号位与数值位**一起参与运算**，最高位产生的进位**直接舍弃**，不影响结果。

**溢出判别**

补码运算的结果必须落在式 (2.6) 的范围内，否则发生**溢出**，结果是错误的。判别方法：

- **符号判别法**：两个同号数相加，若结果的符号位与之相反，则一定溢出；异号数相加不会溢出。
- **进位判别法**：记符号位的进位为 $C_n$、最高数值位向符号位的进位为 $C_{n-1}$，则溢出标志

$$V=C_n\oplus C_{n-1}, \tag{2.7}$$

即两次进位不同则溢出。

**4 位带符号数的原码、反码与补码**

表 2.3: 4 位带符号二进制数的原码、反码、补码对照（教材表 1.4.1）

| 十进制 | 原码 | 反码 | 补码 | 十进制 | 原码 | 反码 | 补码 |
|---|---|---|---|---|---|---|---|
| +7 | 0111 | 0111 | 0111 | −1 | 1001 | 1110 | 1111 |
| +6 | 0110 | 0110 | 0110 | −2 | 1010 | 1101 | 1110 |
| +5 | 0101 | 0101 | 0101 | −3 | 1011 | 1100 | 1101 |
| +4 | 0100 | 0100 | 0100 | −4 | 1100 | 1011 | 1100 |
| +3 | 0011 | 0011 | 0011 | −5 | 1101 | 1010 | 1011 |
| +2 | 0010 | 0010 | 0010 | −6 | 1110 | 1001 | 1010 |
| +1 | 0001 | 0001 | 0001 | −7 | 1111 | 1000 | 1001 |
| 0 | 0000 | 0000 | 0000 | −8 | — | — | 1000 |

由表 2.3 可见：补码是 “不对称” 的编码，$n$ 位补码可表示 $2^n$ 个数，其中负数比正数多一个（多出 $-2^{n-1}$，它没有原码和反码）。

## 2.5　几种常用的编码

### 2.5.1　编码与码制的概念

用若干位二进制代码表示一个十进制数字、一个字符或一种状态，称为**编码**；编码所遵循的规则称为**码制**。按代码中每一位是否有固定权值，编码分为**有权码**（按权展开即得所表示的数值）与**无权码**（只能按码表查对）。

### 2.5.2　二十进制代码（BCD 码）

用 4 位二进制代码表示 1 位十进制数（0 ∼ 9）的编码统称二十进制代码，表 2.4 给出五种常用编码。

表 2.4: 几种常用的十进制代码

| 十进制数 | 8421 码 | 余 3 码 | 2421 码 | 5211 码 | 余 3 循环码 |
|---|---|---|---|---|---|
| 0 | 0000 | 0011 | 0000 | 0000 | 0010 |
| 1 | 0001 | 0100 | 0001 | 0001 | 0110 |
| 2 | 0010 | 0101 | 0010 | 0100 | 0111 |
| 3 | 0011 | 0110 | 0011 | 0101 | 0101 |
| 4 | 0100 | 0111 | 0100 | 0111 | 0100 |
| 5 | 0101 | 1000 | 1011 | 1000 | 1100 |
| 6 | 0110 | 1001 | 1100 | 1001 | 1101 |
| 7 | 0111 | 1010 | 1101 | 1100 | 1111 |
| 8 | 1000 | 1011 | 1110 | 1101 | 1110 |
| 9 | 1001 | 1100 | 1111 | 1111 | 1010 |

**8421 码**

又称 **BCD 码**，是最常用的十进制编码。各位从左至右的权依次为 8、4、2、1，按权展开即得对应的十进制数：$D=\sum_{i=0}^{3}k_i2^i$，如 $(1001)_{8421}=1\times2^3+1\times2^0=9$。

- 有效编码只有 0000 ∼ 1001，1010 ∼ 1111 无对应十进制数字，属**非法码**；
- 相邻两组代码可以有多位同时改变（如 0111 → 1000 四位全变），直接用于计数时译码易产生过渡噪声；
- 注意区分：8421 码只是 “用二进制形式书写的十进制数”，与真正的二进制数含义不同。单个数位内两者数值恰好相同，但多位数完全不同：$(79)_{10}=(0111\,1001)_{8421}$，而 $(79)_{10}=(1001111)_2$。

**余 3 码**

无权码，其代码按二进制展开后的数值比所表示的十进制数大 3（如 0101 表示 2，展开值为 5）。采用余 3 码做加法时，若所得之和为 10，恰好对应二进制的 16，可自动产生进位信号，故常用于十进制加法器。

**2421 码**

有权码，各位权依次为 2、4、2、1。例如 $(1100)_{2421}=1\times2+1\times4+0\times2+0\times1=6$。它与余 3 码一样具有**自补特性**：0 与 9、1 与 8、2 与 7 等互为反码；任意两个互补编码相加，结果必为 1111。

**5211 码与余 3 循环码**

5211 码是权依次为 5、2、1、1 的有权码，如 $(0111)_{5211}=0\times5+1\times2+1\times1+1\times1=4$，主要用于分频器中的计数译码。余 3 循环码是无权码，其相邻两组代码只有一位不同（具备格雷码特性），译码时不会产生过渡噪声。

### 2.5.3　格雷码

**编码规律与特点**

格雷码（循环码）的构成特点：每一位的状态变化都按一定顺序循环；编码顺序依次变化时，相邻两组代码**只有一位改变状态**。其位序循环规律为：最低位是 0110 循环，第二位是 00111100 循环，第三位是 0000111111110000 循环，依此类推可得任意位数的格雷码。

由 “相邻只有一位不同” 可知，格雷码在计数过程中不会出现多位同时翻转的过渡状态，**过渡噪声小、抗干扰能力强**，主要用于计数器、轴角编码器与 A/D 转换。

**4 位二进制码与格雷码对照**

**两种码的换算（可由表 2.5 逐行验证）**

设二进制码为 $B_{n-1}\cdots B_0$，格雷码为 $G_{n-1}\cdots G_0$，则

$$G_{n-1}=B_{n-1},\qquad G_i=B_i\oplus B_{i+1}\quad(i=0,1,\cdots,n-2),\tag{2.8}$$

$$B_{n-1}=G_{n-1},\qquad B_i=G_i\oplus B_{i+1}\quad(i=0,1,\cdots,n-2).\tag{2.9}$$

即：**二进制转格雷码——最高位相同，其余各位为本位与高一位的异或**；反向换算由高位向低位递推。

表 2.5: 4 位二进制码与格雷码对照

| 编码顺序 | 二进制码 | 格雷码 | 编码顺序 | 二进制码 | 格雷码 |
|---|---|---|---|---|---|
| 0 | 0000 | 0000 | 8 | 1000 | 1100 |
| 1 | 0001 | 0001 | 9 | 1001 | 1101 |
| 2 | 0010 | 0011 | 10 | 1010 | 1111 |
| 3 | 0011 | 0010 | 11 | 1011 | 1110 |
| 4 | 0100 | 0110 | 12 | 1100 | 1010 |
| 5 | 0101 | 0111 | 13 | 1101 | 1011 |
| 6 | 0110 | 0101 | 14 | 1110 | 1001 |
| 7 | 0111 | 0100 | 15 | 1111 | 1000 |

**折叠法生成**

把 $n-1$ 位的格雷码先顺序写出，再镜像（轴对称）写出，前者最高位补 0、后者最高位补 1，即得 $n$ 位格雷码。这也解释了表 2.5 中左右两半的轴对称关系，与卡诺图由低变量图折叠构成同源。

### 2.5.4　ASCI 码

美国信息交换标准代码（ASCII）是一组**七位**二进制代码，共 $2^7 = 128$ 个，用于计算机与通信领域表示字符。常用字符的代码值：数字字符'0' 为 $48_D = 0110000_B$；大写'A' 为 $65_D = 1000001_B$；小写'a' 为 $97_D = 1100001_B$。可见数字字符与字母的代码连续排列，故 "'9'−'0'= 9"、"'a'−'A'= 32" 可直接由代码相减得到。

### 2.5.5　码制的选择与可靠性

同一组二进制代码按不同码制解释，含义完全不同，因此**必须约定码制**。工程上选择码制主要考虑：

1. **运算方便**：需做十进制算术运算时选 8421 码（便于与二进制互换）或余 3 码（便于产生进位）；
2. **抗干扰与可靠性**：状态按序变化且易受噪声干扰的场合（计数器、位置检测）选格雷码，使相邻状态只有一位变化，把多位翻转的竞争冒险降为一位；
3. **自补性**：需要求 "9 的补数" 的场合选 2421 码、余 3 码；
4. **通用性**：字符信息交换统一采用 ASCII 码。

## 2.6　本章要点与易错点

### 2.6.1　要点归纳

1. 数制三要素：基数、数码、位权；通式 $(X)_N = \sum k_i N^i$。
2. 转换口诀：任意进制 $\rightarrow$ 十进制 "按权展开"；十进制 $\rightarrow$ 任意进制 "整数除基取余逆排、小数乘基取整顺排"；二 $\leftrightarrow$ 八/十六进制 "3 位或 4 位分组"。
3. 二进制的减、乘、除最终都化为加法（补码 + 移位），这是数字电路运算器的基础。

4. 补码的核心是 “模”：$n$ 位数的模为 $2^n$，$[N]_{COMP} = 2^n - N$ $(N < 0)$，故减法可换成加补码，最高位进位舍弃。

5. 编码分有权码与无权码；BCD 码用 4 位表示 1 位十进制数，格雷码相邻只变一位。

### 2.6.2　易错点

- **把 8421 码当二进制数**：多位数写成 8421 码后与二进制数完全不同（见上文 $(79)_{10}$ 的两种写法）。
- **补码求原码方向搞反**：由原码求补码是 “取反加 1”，由补码求原码同样是 “取反加 1”（对负数），两者形式相同但操作对象不同，务必写清 “对谁取反”。
- **忽略溢出**：8 位补码范围为 $-128 \sim +127$，两个同号数相加若结果符号改变即为溢出，此时结果无意义。
- **分组时补 0 的位置**：整数部分在**最高位前**补 0，小数部分在**最低位后**补 0，补错位置会整体错位。
- **小数转换不设精度**：十进制小数转二进制可能无限循环，必须按式 (2.2) 先定小数位数。
- **格雷码不能直接做算术运算**：格雷码是无权码，相邻性只保证计数可靠，做加减必须转成二进制。

# 第三章　逻辑代数基础

## 3.1　概述

### 3.1.1　二值逻辑与逻辑运算

- **二值逻辑**：采用 0、1 代表两种对立逻辑状态，仅存在两种取值的逻辑体系。
- **逻辑运算**：对 0、1 逻辑变量按因果关系进行运算。

### 3.1.2　数字电路的特点与描述工具

- **数字电路**：输入输出仅高低电平，可用 0/1 二值变量描述，输入输出满足逻辑函数关系。
- **逻辑代数（开关代数）**：布尔代数适配数字电路的形式化工具，是逻辑函数分析基础。

## 3.2　逻辑代数中的三种基本运算

基础逻辑运算：与（AND）、或（OR）、非（NOT）。

### 3.2.1　三种基本逻辑运算的定义

#### 与运算（逻辑乘）

全部输入为 1，输出才为 1，缺一不可。

#### 或运算（逻辑加）

任意输入为 1，输出即为 1，有一即可。


#### 非运算（逻辑求反）

输入取相反状态。

### 3.2.2　真值表、表达式及逻辑符号

#### 与逻辑

- 表达式：$Y = A \cdot B = AB$




(a)
与门定义电路

(b)
或门定义电路

(c)
非门定义电路

图 3.1: 基本逻辑运算的定义电路

- 规则：全 1 出 1，有 0 出 0

**或逻辑**

- 表达式：$Y = A + B$
- 规则：有 1 出 1，全 0 出 0

**非逻辑**

- 表达式：$Y = \overline{A} = A'$
- 规则：入 0 出 1，入 1 出 0

表 3.1: 与逻辑真值表

| $A$ | $B$ | $Y$ |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |

表 3.2: 或逻辑真值表

| $A$ | $B$ | $Y$ |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |

表 3.3: 非逻辑真值表


| $A$ | $Y$ |
|---|---|
| 0 | 1 |
| 1 | 0 |

**三种基本运算的逻辑符号**


两类标准符号：国标矩形符号、ANSI 异形符号。

## 3.3　常用复合逻辑运算

本节介绍五类工程常用复合逻辑：与非、或非、与或非、异或、同或，分别给出逻辑表达式、运算规则、真值表与标准逻辑符号。




**（a）国标矩形符号**




**（b）ANSI 异形符号**

图 3.2: 基础逻辑门两种标准符号

### 3.3.1　五类复合逻辑运算定义与运算规则

**与非运算（NAND）**

- 逻辑表达式：$Y = \overline{AB}$
- 运算规则：有 0 出 1，全 1 出 0

**或非运算（NOR）**

- 逻辑表达式：$Y = \overline{A + B}$
- 运算规则：全 0 出 1，有 1 出 0

**与或非运算（AOI）**

- 逻辑表达式：$Y = \overline{AB + CD}$
- 运算规则：先两组与运算，再或运算，整体结果取反

**异或运算（XOR）**

- 逻辑表达式：$Y = A \oplus B = A\overline{B} + \overline{A}B$
- 运算规则：输入相异输出 1，输入相同输出 0

**同或运算（XNOR）**

- 逻辑表达式：$Y = A \odot B = AB + \overline{AB}$
- 运算规则：输入相同输出 1，输入相异输出 0；同或是异或的反运算 $A \odot B = \overline{A \oplus B}$

### 3.3.2　复合逻辑真值表（二输入）

并排展示与非、或非、异或真值表，直观对比输入输出关系。

表 3.4: 与非真值表

| $A$ | $B$ | $Y$ |
|---|---|---|
| 0 | 0 | 1 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |

表 3.5: 或非真值表


| $A$ | $B$ | $Y$ |
|---|---|---|
| 0 | 0 | 1 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 0 |

表 3.6: 异或真值表

| $A$ | $B$ | $Y$ |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |

### 3.3.3　复合逻辑门国标矩形符号

独立单图，缩小缩放比例，横向不溢出版心；与或非门缩短横向偏移，紧凑排版。





**（a）国标矩形符号**

图 3.3: 复合逻辑门国标矩形符号

### 3.3.4　复合逻辑门 ANSI 异形符号

独立第二张图，单独存放 ANSI 画法，避免单图内容过载；整体缩放适配页面。




**（b）ANSI 异形符号**

图 3.4: 复合逻辑门 ANSI 异形符号

## 3.4　逻辑代数的基本公式和常用公式

### 3.4.1　基本公式（布尔恒等式）

#### 核心运算法则

- 交换律：$AB = BA,\ A + B = B + A$
- 结合律：$(AB)C = A(BC),\ (A + B) + C = A + (B + C)$

表 3.7: 逻辑代数基本公式

| 序号 | 公式 | 序号 | 公式 |
|---|---|---|---|
| 1 | $0 \cdot A = 0$ | 10 | $\overline{1} = 0,\ \overline{0} = 1$ |
| 2 | $1 \cdot A = A$ | 11 | $1 + A = 1$ |
| 3 | $A \cdot A = A$ | 12 | $0 + A = A$ |
| 4 | $A \cdot \overline{A} = 0$ | 13 | $A + A = A$ |
| 5 | $AB = BA$ | 14 | $A + \overline{A} = 1$ |
| 6 | $A(BC) = (AB)C$ | 15 | $A + B = B + A$ |
| 7 | $A(B + C) = AB + AC$ | 16 | $A + (B + C) = (A + B) + C$ |
| 8 | $\overline{AB} = \overline{A} + \overline{B}$ | 17 | $A + BC = (A + B)(A + C)$ |
| 9 | $\overline{\overline{A}} = A$ | 18 | $\overline{A + B} = \overline{A}\,\overline{B}$ |

- 分配律：$A(B + C) = AB + AC,\ A + BC = (A + B)(A + C)$
- 德 • 摩根定律：$\overline{AB} = \overline{A} + \overline{B},\ \overline{A + B} = \overline{AB}$

表 3.8: 德摩根定律真值验证

| $A$ | $B$ | $\overline{A + B}$ | $\overline{AB}$ |
|---|---|---|---|
| 0 | 0 | 1 | 1 |
| 0 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 |
| 1 | 1 | 0 | 0 |

### 3.4.2　常用公式（若干常用公式）

表 3.9: 逻辑化简常用公式

| 序号 | 公式 | 名称 | 使用要点 |
|---|---|---|---|
| 21 | $A + AB = A$ | 吸收律 | 一项包含另一项，则被包含项多余 |
| 22 | $A + \overline{A}B = A + B$ | 消去律 | 消去反变量因子，但原变量保留 |
| 23 | $AB + A\overline{B} = A$ | 合并律 | 两乘积项只差一个互补因子，可合并 |
| 24 | $A(A + B) = A$ | 吸收律 | 与项中含有一项，则该与项多余 |
| 25 | $AB + \overline{A}C + BC = AB + \overline{A}C$ | 冗余项定理 | $BC$ 是冗余项，可删 |
|  | $AB + \overline{A}C + BCD = AB + \overline{A}C$ | 冗余项定理 | 任意多项冗余项均可删 |
| 26 | $A \cdot \overline{AB} = A\overline{B}$ | 消去非号 | 与项吸收后只剩一项 |
|  | $\overline{A} \cdot \overline{AB} = \overline{A}$ | 消去非号 | 同上 |

**公式 21–24 的证明（吸收律与消去律）**

$$A + AB = A(1 + B) = A, \tag{3.1}$$
$$A + \overline{A}B = (A + \overline{A})(A + B) = 1 \cdot (A + B) = A + B, \tag{3.2}$$
$$AB + A\overline{B} = A(B + \overline{B}) = A \cdot 1 = A, \tag{3.3}$$
$$A(A + B) = A \cdot A + AB = A + AB = A. \tag{3.4}$$

式 (3.2) 也可由 $A + B = (A + B)(A + \overline{A}) = A + AB + \overline{A}B = A + \overline{A}B$ 反推得到。**公式 22 最容易记错：**$A + \overline{A}B = A + B$ 中 $A$ 保留而不是被消掉。

**公式 25 的证明（冗余项定理）**

$$\begin{aligned} AB + \overline{A}C + BC &= AB + \overline{A}C + BC(A + \overline{A}) \\ &= AB + \overline{A}C + ABC + \overline{A}BC \\ &= AB(1 + C) + \overline{A}C(1 + B) = AB + \overline{A}C. \end{aligned} \tag{3.5}$$

同理

$$AB + \overline{A}C + BCD = AB + \overline{A}C + BCD(A + \overline{A}) = AB(1 + CD) + \overline{A}C(1 + BD) = AB + \overline{A}C.$$

式 (3.5) 的物理含义：两个乘积项中，一项含原变量 $B$、另一项含反变量 $\overline{B}$，则这两项 “其余因子” 组成的乘积项是冗余的。**这是公式法化简中最常用、也最容易漏用的一条。**

**公式 26 的证明（非号消去）**

$$A \cdot \overline{AB} = A(\overline{A} + \overline{B}) = A\overline{B}, \qquad \overline{A} \cdot \overline{AB} = \overline{A}(\overline{A} + \overline{B}) = \overline{A}.$$

即：与项中某一变量与 “整个与项之非” 相乘时，“非号” 可以去掉，与项只保留该变量（或其反变量）。

## 3.5　逻辑代数三大重要定理

### 3.5.1　代入定理

**定理内容：**任何一个含有变量 $A$ 的逻辑等式，若将等式中所有 $A$ 均替换为任意逻辑函数 $Y$，等式仍然成立。

若$F(A, B, C, \dots) = G(A, B, C, \dots)$，则$F(Y, B, C, \dots) = G(Y, B, C, \dots)$

**作用：**将两变量公式推广至多变量，拓展所有恒等式适用范围。

### 3.5.2　反演定理

对任一逻辑式 $Y$，将其中的

$$\cdot \longleftrightarrow +, \qquad + \longleftrightarrow \cdot, \qquad 0 \longleftrightarrow 1, \qquad 1 \longleftrightarrow 0, \qquad \text{原变量} \longleftrightarrow \text{反变量},$$

所得的新逻辑式即为 $Y$ 的**反函数** $\overline{Y}$，这一规律称为反演定理。多变量形式为

$$\overline{A_1A_2\cdots A_n}=\overline{A_1}+\overline{A_2}+\cdots+\overline{A_n},\qquad \overline{A_1+A_2+\cdots+A_n}=\overline{A_1}\,\overline{A_2}\cdots\overline{A_n}.$$

#### 使用反演定理的两条注意事项

1. **必须保持先与后或的运算顺序**。变换时若改变了运算次序，须用括号强制维持原有的 “先与后或” 关系，否则结果不是反函数。
2. **对跨越两个或两个以上变量的 “非号” 要保留不变**。即形如 $\overline{AB}$、$\overline{A+B}$ 的横线不能一并去掉，只能按德摩根定律逐层展开。

#### 求反函数的操作步骤

1. 先按 “先与后或” 给原式加括号，明确每一项的层次；
2. 逐层对每个运算取反：与变或、或变与、常量取反、变量取反；
3. 保留跨越多个变量的非号，必要时用德摩根定律展开；
4. 用公式整理成最简形式（通常是或与式或与或式）。

### 3.5.3　对偶定理

#### 对偶式的定义

将逻辑函数 $Y$ 中所有的 “+” 换成 “·”、“·” 换成 “+”、“1” 换成 “0”、“0” 换成 “1”，而**变量（包括原变量与反变量）保持不变**，所得的新逻辑式 $Y^D$ 称为 $Y$ 的**对偶式**。

例如：

$$\begin{aligned}
&Y=A(B+\overline{C}) && Y^D=A+B\overline{C},\\
&Y=(A+\overline{B})(A+C\cdot 1) && Y^D=A\overline{B}+A(C+0),\\
&Y=\left[\overline{A}+(\overline{BC})\right]' && Y^D=\left[\overline{A}\cdot\overline{(B+C)}\right]'.
\end{aligned}$$

注意对偶式与反函数的区别：**求对偶式时变量不动**，只换运算符号与常量；求反函数时变量也要取反。

#### 对偶定理与对偶规则

**对偶定理**：若两个逻辑式相等，则它们的对偶式也相等。

**对偶规则**：一个逻辑等式成立，则其两边同时取对偶后仍然成立。因此逻辑代数的公式总是 “成对” 出现的，例如

$$A(B+C)=AB+AC\quad\Longleftrightarrow\quad A+BC=(A+B)(A+C),$$

只需记住其中一个，另一个由对偶规则直接写出。这也说明表 3.9 中的吸收律 $A+AB=A$ 与 $A(A+B)=A$ 互为对偶。

利用对偶定理还可以证明公式：要证 $A+BC=(A+B)(A+C)$，可先证它的对偶式 $A(B+C)=AB+AC$（即分配律），由对偶定理即得原式成立。

## 3.6　逻辑函数及其描述方法

### 3.6.1　逻辑函数定义

设输入逻辑变量为 $A, B, C, \ldots$，输出逻辑变量为 $Y$，若输入与输出之间满足确定逻辑运算关系，则称 $Y = F(A, B, C, \ldots)$ 为逻辑函数；所有变量仅取 0、1 两种逻辑值。

### 3.6.2　六大标准描述方式

逻辑函数共有六类主流描述手段，各类形式可相互转换：

1. **真值表**：表格形式，完整列出输入变量全部取值组合与对应输出值，直观无歧义；
2. **逻辑代数式**：由与、或、非等逻辑运算组合构成的数学表达式，便于代数化简与推导；
3. **逻辑图**：使用国标/ANSI 标准逻辑门符号，按运算连接得到的电路图形，直接对应硬件电路；
4. **波形图（时序图）**：随时间变化的高低电平波形，反映输入、输出动态时序关系；
5. **卡诺图**：最小项几何排布方格图，专门用于快速化简逻辑函数；
6. **硬件描述语言**：计算机专用文本描述方式，用于数字电路自动化设计。

### 3.6.3　各类描述方法的相互转换规则

#### 真值表 $\leftrightarrow$ 逻辑代数式

1. 真值表转标准与或式

- 筛选表格中输出 $Y = 1$ 的全部输入变量组合；
- 每组组合写乘积项：变量取值为 1 写原变量，取值为 0 写反变量；
- 将全部乘积项相加，得到逻辑函数标准与或表达式。

2. 逻辑代数式转真值表

- 列出输入变量全部 $2^n$ 种取值组合；
- 将每组输入代入表达式计算输出 $Y$，填入表格对应行。

#### 逻辑代数式 $\leftrightarrow$ 逻辑图

1. 代数式绘制逻辑图：遵循运算优先级（非 $\rightarrow$ 与 $\rightarrow$ 或），从输入到输出逐级对应绘制非门、与门、或门、复合门；2. 逻辑图书写代数式：从输入向输出逐层写出每一级门电路运算，合并整理得到完整表达式。

#### 真值表 $\leftrightarrow$ 波形图

依据时序波形提取每一时刻输入电平组合，对照真值表得到对应输出电平，完成二者互相转换。

**真值表 ↔ 卡诺图**

将真值表中每组输入组合对应的输出值，填入卡诺图对应最小项方格内，二者完全等价。

### 3.6.4　逻辑函数标准形式

逻辑函数存在两类标准表达式，以最小项、最大项为基础构成。

**最小项及标准与或式**

- **定义**：$n$ 变量逻辑函数中，最小项 $m_i$ 是包含全部 $n$ 个变量的乘积项，每个变量以原变量或反变量形式出现且仅出现一次。$n$ 个变量共有 $2^n$ 个最小项，按变量二进制取值换算十进制得到编号 $i$。
- **核心性质**：仅一组变量取值能让对应最小项输出为 1；全体最小项之和恒为 1；任意两个不同最小项相乘结果为 0；逻辑相邻的最小项可以合并消去一对互补变量。
- **标准形式**：将所有输出 $Y=1$ 对应的最小项相加，写成 $Y=\sum m_i$ 的最小项之和形式。

**最大项及标准或与式**

- **定义**：$n$ 变量逻辑函数中，最大项 $M_i$ 是包含全部 $n$ 个变量的或项，每个变量以原变量或反变量形式出现且仅出现一次。$n$ 个变量共有 $2^n$ 个最大项，按变量使最大项取 0 的二进制取值换算十进制得到编号 $i$。
- **核心性质**：仅一组变量取值能让对应最大项输出为 0；全体最大项之积恒为 0；任意两个不同最大项相加结果为 1；逻辑相邻的最大项可以合并消去一对互补变量。
- **标准形式**：将所有输出 $Y=0$ 对应的最大项相乘，写成 $Y=\prod M_i$ 的最大项之积形式。

**最小项与最大项的关系**

相同下标编号的最小项和最大项互为反量：$M_i=\overline{m_i}$，两种标准形式可以互相转换。表 3.10 以三变量为例给出编号规则。

表 3.10: 三变量最小项与最大项的编号

| 十进制数 | $A$ | $B$ | $C$ | 最小项 $m_i$ | 最大项 $M_i$ |
|---|---|---|---|---|---|
| 0 | 0 | 0 | 0 | $\overline{A}\,\overline{B}\,\overline{C}$ $(m_0)$ | $A+B+C$ $(M_0)$ |
| 1 | 0 | 0 | 1 | $\overline{A}\,\overline{B}C$ $(m_1)$ | $A+B+\overline{C}$ $(M_1)$ |
| 2 | 0 | 1 | 0 | $\overline{A}B\overline{C}$ $(m_2)$ | $A+\overline{B}+C$ $(M_2)$ |
| 3 | 0 | 1 | 1 | $\overline{A}BC$ $(m_3)$ | $A+\overline{B}+\overline{C}$ $(M_3)$ |
| 4 | 1 | 0 | 0 | $A\overline{B}\,\overline{C}$ $(m_4)$ | $\overline{A}+B+C$ $(M_4)$ |
| 5 | 1 | 0 | 1 | $A\overline{B}C$ $(m_5)$ | $\overline{A}+B+\overline{C}$ $(M_5)$ |
| 6 | 1 | 1 | 0 | $AB\overline{C}$ $(m_6)$ | $\overline{A}+\overline{B}+C$ $(M_6)$ |
| 7 | 1 | 1 | 1 | $ABC$ $(m_7)$ | $\overline{A}+\overline{B}+\overline{C}$ $(M_7)$ |

注意编号规则的**方向相反**：最小项中变量取 1 写原变量、取 0 写反变量；最大项中变量取 0 写原变量、取 1 写反变量（因为最大项是在那一组取值下为 0 的或项）。

#### 最小项与最大项性质的对照

最小项与最大项的性质一一对应：最小项 “仅一组取值使其为 1、全体之和为 1、任意两项之积为 0”；最大项 “仅一组取值使其为 0、全体之积为 0、任意两项之和为 1”。二者都能通过合并相邻项消去一对互补变量。

#### 两种标准形式的互换

若 $Y=\sum m_i$（$i$ 取使 $Y=1$ 的全部编号），则 $\overline{Y}=\sum m_j$（$j$ 取其余编号），于是

$$Y=\overline{\sum_j m_j}=\prod_j \overline{m_j}=\prod_j M_j,$$

即**与或式中的最小项编号，取补后即为或与式中最大项的编号**。这是两种标准形式互相转换的依据。

## 3.7　逻辑函数化简

### 3.7.1　公式化简法

利用逻辑代数基础公式，通过合并项、消去冗余项、配项法消去多余变量与冗余项。

### 3.7.2　卡诺图化简法

#### 卡诺图的定义与构成

卡诺图是把逻辑函数的真值表**图形化**：将真值表中的变量分成两组，分别排列在行和列上，并把最小项按**逻辑相邻**的规则填入方格，构成的二维图表即卡诺图（由卡诺 Karnaugh 与范奇 Veich 提出）。

构成要点：

1. 行、列变量的取值顺序必须按**格雷码**（$00,01,11,10$）排列，而不是按二进制自然顺序，这样才能使几何相邻的方格恰好逻辑相邻；
2. $n$ 变量的卡诺图有 $2^n$ 个方格，每格对应一个最小项；
3. $n$ 变量的卡诺图可由 $n-1$ 变量的卡诺图用**折叠法**构成（五变量卡诺图即由四变量的折叠得到）。

表 3.11: 三变量卡诺图

| $A\backslash BC$ | 00 | 01 | 11 | 10 |
|---|---|---|---|---|
| 0 | $m_0$ | $m_1$ | $m_3$ | $m_2$ |
| 1 | $m_4$ | $m_5$ | $m_7$ | $m_6$ |

表 3.12: 四变量卡诺图

| $AB\backslash CD$ | 00 | 01 | 11 | 10 |
|---|---|---|---|---|
| 00 | $m_0$ | $m_1$ | $m_3$ | $m_2$ |
| 01 | $m_4$ | $m_5$ | $m_7$ | $m_6$ |
| 11 | $m_{12}$ | $m_{13}$ | $m_{15}$ | $m_{14}$ |
| 10 | $m_8$ | $m_9$ | $m_{11}$ | $m_{10}$ |

#### 逻辑相邻规则

**逻辑相邻**：任意两个最小项中只有一个变量不同（互补），则二者逻辑相邻。

在卡诺图上，逻辑相邻表现为四类几何关系：

1. **左右相邻**：同一行中紧挨的两格；
2. **上下相邻**：同一列中紧挨的两格；
3. **左右边界循环相邻**：最左列与最右列对应格相邻（如 $m_0$ 与 $m_2$、$m_8$ 与 $m_{10}$）；
4. **上下边界循环相邻**：最上行与最下行对应格相邻（如 $m_0$ 与 $m_8$、$m_2$ 与 $m_{10}$），四角格彼此也相邻。

可以证明，$n$ 变量卡诺图中每个最小项都有 $n$ 个相邻最小项。**只有逻辑相邻的方格才能圈在一起，不相邻的方格绝不能圈在同一组**——这是卡诺图化简最常见的错误来源。

#### 合并最小项的原则

**若 $2^k$ 个最小项相邻并排列成一个矩形组，则可合并为一项并消去 $k$ 对因子，合并结果只保留这些最小项的公共因子。**

表 3.13: 合并最小项数与消去因子数的关系

| 圈内最小项数 | 矩形形状（示例） | 消去的变量对数 | 结果保留的变量数（$n$ 变量） |
|---|---|---|---|
| 2 | $1\times2$ 或 $2\times1$ | 1 | $n-1$ |
| 4 | $1\times4$、$2\times2$、$4\times1$ | 2 | $n-2$ |
| 8 | $2\times4$、$4\times2$、$1\times8$ | 3 | $n-3$ |
| 16 | 整图 | 4 | $n-4$ |

例如四变量卡诺图中，$A\overline{B}\,\overline{C}D(m_5)$、$A\overline{B}CD(m_7)$、$AB\overline{C}D(m_{13})$、$ABCD(m_{15})$ 四格相邻，合并后消去 $A/\overline{A}$ 与 $C/\overline{C}$ 两对因子，只剩公共因子 $BD$。

#### 卡诺图化简的步骤

1. 把逻辑函数化为最小项之和形式（或直接由真值表），在对应方格填 1，其余填 0（也可留空）；
2. 按“圈尽可能大、圈数尽可能少”的原则圈 1：先圈孤立的 1（$2^0$），再圈只能两两合并的 1，最后圈 4 格、8 格的大组；
3. 检查每个 1 是否至少被圈一次（可重复圈），每个圈是否都是 $2^k$ 个相邻格构成的矩形；
4. 每个圈写出其公共因子（圈内取值不变的变量保留：为 1 写原变量，为 0 写反变量），全部相或即得最简与或式。

#### 圈组化简核心原则

1. 圈内方格数量必须为 $2^k$：$1,2,4,8,16\cdots$；2. 圈尽可能大，单个圈包含 1 越多，消去变量数量越多；3. 圈的总数尽可能少，最终与或式项数最少；4. 所有标 1 的方格至少被圈一次，允许方格被多个圈重复覆盖；5. 圈组完成后，每个圈保留圈中不变的变量，相加得到最简与或式；6. 化简结果不唯一，不同合法圈法可得到不同最简表达式。

#### 圈 0 化简技巧

若卡诺图中 0 数量远少于 1，可直接合并所有 0 得到反函数 $Y'$，再对 $Y'$ 整体取反得到原函数最简式，大幅简化运算。

### 3.7.3　奎恩-麦克拉斯基化简法（Q-M 法）

#### 提出背景与适用场合

卡诺图法虽然直观、简单，但存在明显局限：输入变量较多（例如大于 5 以后）时失去直观性；合并最小项的方式在许多情况下要靠设计者的经验确定，不便于借助计算机完成化简。公式化简法虽不受变量数目限制，但化简过程没有固定、通用的步骤可循，同样不适用于计算机辅助化简。

由奎恩（W. V. Quine）和麦克拉斯基（E. J. McCluskey）提出的**列表化简法**有一定的规则和步骤可循，较好地克服了上述局限，因而适用于编制计算机辅助化简程序，通常称为**奎恩-麦克拉斯基法**，简称 **Q-M 法**。其基本原理仍然是通过合并相邻最小项并消去多余因子来求最简与或式。

#### 基本概念

- **蕴含项**：若乘积项 $P$ 取值为 1 的所有最小项都包含在函数 $Y$ 的最小项集合中（即 $P$ 覆盖的每一格在卡诺图上都是 1 或无关项），则称 $P$ 为 $Y$ 的蕴含项。
- **质蕴含项**（prime implicant）：不能再与任何其他蕴含项合并（再合并就会覆盖 0）的蕴含项，即卡诺图中 “不能再扩大” 的圈。
- **必要质蕴含项**：至少包含一个 “只被它覆盖” 的最小项的质蕴含项，最简式中必须保留。

#### 化简步骤

1. **化为最小项之和并编码**：将函数写成 $\sum m_i$ 形式，用 1 表示最小项中的原变量、0 表示反变量，得到每个最小项的二进制代码（即最小项编码表）。
2. **按含 1 的个数分组**：把全部最小项按代码中 1 的个数分组排列（含 0 个 1 的一组、含 1 个 1 的一组……）。这样只有**相邻组**中的最小项才可能只差一个因子。
3. **合并相邻最小项**：将某一组中的每个最小项与相邻组中的所有最小项逐一比较，若仅有一个因子不同，则二者可合并，消去该因子并用 “–”（无关位）表示；同时在原表中给被合并的最小项打 “$\surd$” 号。对合并所得的新项按同样方法继续合并（第二次、第三次……），直到不能再合并为止。
4. **选出质蕴含项**：合并过程中**始终未被合并过**的项即为质蕴含项，记为 $P_1, P_2, \cdots$。把它们相加，已能覆盖函数的全部最小项，但不一定最简。
5. **列覆盖表选最少乘积项**：以质蕴含项为行、最小项为列，在质蕴含项覆盖的最小项处填 1。
   - 若某列只有一个 1，则该列对应的质蕴含项为**必要质蕴含项**，必须选取；
   - 选出全部必要质蕴含项后，若仍有最小项未被覆盖，则在剩余质蕴含项中选数目最少、覆盖最全的一组；
   - 若某质蕴含项覆盖的最小项全部被其他已选项覆盖，则它是**冗余项**，可以删去。

#### 特点与使用建议

- 步骤机械、可编程，适合变量数较多（5 个以上）且需计算机辅助的场合；
- 变量数增大时，需要比较的项数增长很快，手工计算量大，故手算时仍以卡诺图为主；
- 两种方法得到的**最简与或式等价**，Q-M 法可用来校验卡诺图的结果是否已是最简。

### 3.7.4　含无关项的卡诺图化简

#### 无关项分类定义

- **约束项**：在逻辑函数中，输入变量的取值不是任意的，而是受到限制。对输入变量取值所加的限制称为**约束**，被约束而恒等于 0 的最小项称为约束项。
- **任意项**：输入变量的某些取值对电路的功能没有影响，对应的输出取 0 或取 1 均可，这些项称为任意项。
- **无关项**：约束项和任意项统称为无关项——即这些最小项是否写入函数式、在卡诺图中记作 0 还是 1，都不影响逻辑功能。

#### 约束项的典型来源

- **互斥状态约束**：三个逻辑变量 $A$、$B$、$C$ 分别表示一台电动机的正转、反转和停止（$A=1$ 正转，$B=1$ 反转，$C=1$ 停止）。三者互斥，同一时刻只能有一个为 1，故

  $$A\overline{B}\,\overline{C}\ (100),\quad \overline{A}B\overline{C}\ (010),\quad \overline{A}\,\overline{B}C\ (001)$$

  为允许状态；而 000、011、101、110、111 不可能出现，它们对应的最小项恒为 0，即

  $$\overline{A}\,\overline{B}\,\overline{C}+\overline{A}BC+A\overline{B}C+AB\overline{C}+ABC=0.$$

- **代码约束**：8421 码只用到 $0000\sim1001$ 十个状态，$1010\sim1111$ 六个状态不可能出现，对应的最小项即为任意项。

#### 含无关项逻辑函数的表示

最小项表达式写作

$$Y=\sum m+\sum d,\qquad \text{约束条件：}\ \sum d=0, \tag{3.6}$$

其中 $\sum d$ 为无关项之和。约束条件也可直接写成若干最小项之和等于 0 的形式。

#### 无关项化简规则

1. 先画出函数 $Y$ 的卡诺图，1 格按 $\sum m$ 填入；
2. 将无关项 $\sum d$ 中的最小项在卡诺图相应位置用 “×” 标出；
3. 化简时，根据需要把 “×” 当作 1 或当作 0 处理，原则是**使可圈出的矩形组最大**（圈内含 1 的个数最多），从而得到最简结果。

**使用注意：**

- 无关项 “可用可不用”，用了不会错，不用也不会错；但若某个 “×” 不能使圈扩大，就不应圈它，否则会引入不必要的因子；
- **不允许把全部由 “×” 组成的组单独圈出来**作为一项——这样得到的乘积项在无关项不出现时恒为 0，会改变函数在有效输入上的取值；
- 圈出的每一组中**至少要包含一个** 1。

### 3.7.5　多输出逻辑函数化简

#### 化简目标

多输出电路包含多个输出 $Y_1, Y_2, Y_3, \cdots$，化简的核心目标不是让每个输出各自最简，而是寻找各输出之间的**公共与项**，共享中间门电路，使整体电路的总门数、总输入引脚数最少，降低硬件成本。

#### 化简方法

1. 先分别对每个输出单独化简，得到各自的最简与或式作为参考；
2. 比较各输出的卡诺图，寻找可以**共用**的圈（同一乘积项被多个输出覆盖）；
3. 允许某个输出多用一个乘积项（其表达式不是单独最简），以换取与其他输出共用一项；
4. 统计整体门数与输入端数，取总体最优的方案。

#### 判断标准

单输出最简的判据是“乘积项最少、每项因子最少”；多输出最简的判据则是**总门数、总输入端数最少**，两者可能不一致，后者才是工程目标。

### 3.7.6　逻辑函数形式变换

数字工程中常统一采用单一类型的逻辑门搭建电路（如全用与非门或全用或非门），以简化器件品种、便于采购与维修，因此需要利用反演律对最简与或式做**形式变换**。设已得最简与或式

$$Y = \sum_k P_k \quad (P_k \text{ 为乘积项}),$$

则各类变换方法如下。

#### 与或式 $\rightarrow$ 与非-与非式

对 $Y$ 整体两次取反，再用德摩根定律把中间的非号分配到每一项：

$$Y = \overline{\overline{\sum_k P_k}} = \overline{\sum_k \overline{P_k}} = \overline{\overline{P_1} \cdot \overline{P_2} \cdots}, \tag{3.7}$$

即“先对每个乘积项取与非，再把结果与非”。这是最常用的变换，因为与非门最容易实现、价格最低。

#### 与或式 $\rightarrow$ 或非-或非式、与或非式

或非-或非式：先求反函数并化为与或式，再整体两次取反，

$$Y = \overline{\overline{Y}} = \overline{\sum_j Q_j} = \overline{\overline{Q_1 + \overline{Q_2} + \cdots}}, \tag{3.8}$$

即“先对每个或项取或非，再把结果或非”；也可先将 $Y$ 化为最简或与式，再整体两次取反。

与或非式：对 $\overline{Y}$ 用卡诺图**圈 0** 化简，直接得到 $\overline{Y}$ 的最简与或式，再对整体取反，恰好对应一级与或非门。

**与或式 → 异或/同或形式**

当函数具有“输入相异输出 1”的规律时，用异或、同或运算可显著压缩项数。例如

$$A\overline{B}+\overline{A}B=A\oplus B,\qquad AB+\overline{A}\,\overline{B}=A\odot B=\overline{A\oplus B},$$

三变量奇偶判别可写成 $Y=A\oplus B\oplus C$，比最小项之和短得多。

**变换的取舍**

用与非门实现取与非-与非式，用或非门实现取或非-或非式，用与或非门实现取与或非式；器件品种不限时优先选门数最少的原始最简式。

## 3.8　本章小结与易错点

### 3.8.1　易错点

- **混淆“逻辑加”与算术加**：$1+1=1$（逻辑或），不是 2；$A+A=A$，不是 $2A$。
- **公式 22 记错**：$A+\overline{A}B=A+B$，其中 $A$ 必须保留；误写成 $A+\overline{A}B=B$ 是最常见的错误。
- **冗余项漏删**：$AB+\overline{A}C+BC$ 中 $BC$ 恒可删，因为 $B$、$\overline{B}$ 已分别出现在前两项中。
- **反演时改变运算顺序**：求反函数必须保持“先与后或”，跨多个变量的非号要保留，否则结果不是反函数。
- **把对偶式当反函数**：求对偶式时**变量不变**，只换运算符号与常量；求反函数时变量还要取反。
- **卡诺图圈法违规**：圈内格数不是 $2^k$、圈了不相邻的格、漏圈某个 1、把纯无关项组单独圈出，都是错误圈法。
- **误以为化简结果唯一**：卡诺图化简结果可能不唯一（不同圈法得到不同的最简式），但各结果逻辑等价，且乘积项数与因子数相同。
- **最小项与最大项编号方向搞反**：最小项按“取 1 写原变量”编号，最大项按“取 0 写原变量”编号，二者编号相同则互为反量。

### 3.8.2　与其他章节的衔接

- 本章的公式与化简方法是第 4 章**组合逻辑电路**分析与设计的直接工具；
- 卡诺图的“圈组”思想在第 5 章触发器、第 6 章时序逻辑电路的状态化简中仍会用到；
- 逻辑函数形式变换决定了第 3 章门电路的选择与级联方式。

# 第四章　门电路

## 4.1　概述

### 4.1.1　门电路与正负逻辑

**门电路**：实现基本运算与复合运算（与非、或非、与或非、异或等）的单元电路，是数字集成电路的基本逻辑单元。分立元件门由半导体器件、电阻、电容连接而成，集成逻辑门把元器件集成于同一芯片。按集成度分 SSI（$\leq 100$ 元件/片）、MSI（$100 \sim 1000$）、LSI（$10^3 \sim 10^5$）、VLSI（$> 10^5$）。

**正负逻辑**：高电平表示逻辑 1 为正逻辑，高电平表示逻辑 0 为负逻辑。同一电路在正逻辑下是与门、在负逻辑下就是或门，称正负逻辑的等效互换。本书采用正逻辑。

表 4.1: 正逻辑与负逻辑的电平映射

| 逻辑体制 | 高电平 | 低电平 |
|---|---|---|
| 正逻辑 | 逻辑 1 | 逻辑 0 |
| 负逻辑 | 逻辑 0 | 逻辑 1 |

### 4.1.2　高低电平的实现

用开关通断实现两种电平：开关断开输出 $v_O = V_{CC}$（高电平 1），开关闭合输出 $v_O = 0$（低电平 0）。实际开关由二极管、三极管或 MOS 管构成，控制其工作在截止与导通（饱和）两个极端状态。分析时先判断器件是否导通，再把截止器件视为开路、导通器件视为带固定压降的短路，最后用节点电压法或戴维南等效求输出电平。

### 4.1.3　逻辑电平的四个参数

表 4.2: 逻辑电平的四个基本参数

| 参数 | 含义 | 规定方向 |
|---|---|---|
| $V_{OH(\min)}$ | 输出高电平最小值 | 驱动门保证不低于此值 |
| $V_{OL(\max)}$ | 输出低电平最大值 | 驱动门保证不高于此值 |
| $V_{IH(\min)}$ | 输入高电平最小值 | 负载门认可的高电平下限 |
| $V_{IL(\max)}$ | 输入低电平最大值 | 负载门认可的低电平上限 |

可靠级联要求驱动门的输出范围严于负载门的输入范围：$V_{OH(\min)} > V_{IH(\min)}$，$V_{OL(\max)} < V_{IL(\max)}$，

两者余量即噪声容限的来源。

### 4.1.4　噪声容限

**定义**：保证输出高、低电平基本不变时，输入端允许叠加的干扰电压最大幅值。前级输出即后级输入，故

$$\begin{cases} V_{NH} = V_{OH(\min)} - V_{IH(\min)} \\ V_{NL} = V_{IL(\max)} - V_{OL(\max)} \end{cases}$$

噪声容限越大抗干扰越强。提高 $V_{DD}$ 使电压传输特性右移，可同步提高 $V_{NH}$ 与 $V_{NL}$。

**易错点**：噪声容限全部用极限值相减，不用典型值；$V_{NH}$ 为输出高电平最小值减输入高电平最小值，$V_{NL}$ 为输入低电平最大值减输出低电平最大值，四个量的顺序不能对调。

## 4.2　半导体器件的开关特性

### 4.2.1　二极管的开关特性

**三种等效模型**：完整模型（理想开关串联导通压降 $V_{DF}$ 与导通电阻 $r_D$）；简化模型（只保留 $V_{DF} \approx 0.7\,\mathrm{V}$）；理想模型（压降与内阻均为零）。数字电路常用简化模型，核算电平时必须计入 0.7 V 压降。

**稳态特性**：设 $V_{IH} = V_{CC}$、$V_{IL} = 0$。$v_I = V_{IH}$ 时二极管截止、视为开路，$v_O = V_{OH} = V_{CC}$；$v_I = 0$ 时二极管导通、视为短路，$v_O = V_{OL} = 0$。

**动态特性**：源于 PN 结存储电荷。由截止到导通需建立内电场，时间称开通时间 $t_{on}$，很短；由导通到截止需消散存储电荷，时间称反向恢复时间 $t_{re}$。一般 $t_{on} \ll t_{re}$，二者统称开关时间。低频时开关时间可忽略，高频时 $t_{re}$ 限制门电路速度。

### 4.2.2　双极型三极管的开关特性

硅管开启电压 $V_{ON} \approx 0.7\,\mathrm{V}$（锗管 $0.2 \sim 0.3\,\mathrm{V}$）。

表 4.3: 双极型三极管的三个工作区

| 工作区 | 条件 | 电流关系 | 集射极等效 |
|---|---|---|---|
| 截止区 | $V_{BE} < V_{ON}$，$i_B = 0$ | $i_C \approx 0$ | 断开 |
| 放大区 | $V_{BE} > V_{ON}$，$V_{CE} > 0.7\,\mathrm{V}$ | $i_C = \beta i_B$ | 受控电流源 |
| 饱和区 | $V_{BE} > V_{ON}$，$V_{CE} < 0.7\,\mathrm{V}$ | $i_C < \beta i_B$ | 闭合，$V_{CE(\mathrm{sat})} \approx 0.3\,\mathrm{V}$ |

**饱和判据**：临界饱和基极电流

$$I_{BS} = \frac{I_{CS}}{\beta} = \frac{V_{CC} - V_{CE(\mathrm{sat})}}{\beta\left(R_C + R_{CE(\mathrm{sat})}\right)} \approx \frac{V_{CC}}{\beta R_C}$$

实际 $i_B > I_{BS}$ 时可靠饱和，工程上取 $i_B = (1.5 \sim 2) I_{BS}$ 保证深度饱和。

**三极管反相器**：$v_I = V_{IL} < V_{ON}$ 时截止，输出 $V_{OH} \approx V_{CC}$；$v_I = V_{IH}$ 时基极电流足够使管子饱和，输出 $V_{OL} = V_{CE(\mathrm{sat})} \approx 0$，故 $Y = \overline{A}$。动态时基区电荷的建立与消散需要时间，集电极电流变化滞后于输入电压。

### 4.2.3　MOS 管的开关特性

**类型与导通条件**：增强型 NMOS 在 $V_{GS} \geq V_{GS(\text{th})N}$ 时导通；增强型 PMOS 在 $V_{GS} \leq -|V_{GS(\text{th})P}|$ 时导通；耗尽型 NMOS 在 $V_{GS} = 0$ 时已有沟道，需加负压才夹断，数字电路中少用。四端为源极 S、栅极 G、漏极 D、衬底 B，结构对称、漏源可互换；布线规则是 NMOS 漏极接高电位、PMOS 源极接 $V_{DD}$。

表 4.4: NMOS 管的工作区判定

| 工作区 | 条件 | 特性 |
|---|---|---|
| 截止区 | $V_{GS} < V_{GS(\text{th})}$ | $i_D \approx 0$，相当开关断开 |
| 线性区 | $V_{GS} \geq V_{GS(\text{th})}$，$V_{DS} < V_{DS(\text{sat})}$ | $i_D$ 随 $V_{DS}$ 近似线性，相当小电阻 |
| 饱和区 | $V_{GS} \geq V_{GS(\text{th})}$，$V_{DS} \geq V_{DS(\text{sat})}$ | $i_D$ 基本只由 $V_{GS}$ 决定 |

其中 $V_{DS(\text{sat})} = V_{GS} - V_{GS(\text{th})}$ 为夹断电压。数字电路中 MOS 管只在截止区与线性区之间切换，作理想开关。

## 4.3　半导体二极管门电路

### 4.3.1　二极管与门与或门

设 $V_{CC} = 5\,\text{V}$，$V_{IH} = 3\,\text{V}$，$V_{IL} = 0\,\text{V}$，$V_{DF} = 0.7\,\text{V}$。

表 4.5: 二极管与门、或门的电平关系

| 与门 | | | 或门 |
|---|---|---|---|
| $A$ | $B$ | $Y$ | $Y$ |
| 0 V | 0 V | 0.7 V | 0 V |
| 0 V | 3 V | 0.7 V | 2.3 V |
| 3 V | 0 V | 0.7 V | 2.3 V |
| 3 V | 3 V | 3.7 V | 2.3 V |

与门中只要有一个输入为低电平，对应二极管导通，把输出钳在 0.7 V；全部输入为高时二极管全截止，输出被 $R$ 拉向 $V_{CC}$、又被高电平输入钳位，得 3.7 V。规定 3 V 以上为 1、0.7 V 以下为 0，则 $Y = AB$。

或门中只要有一个输入为高电平，对应二极管导通，输出钳在 $V_{IH} - V_{DF} = 2.3\,\text{V}$；全低时二极管全截止，输出 0 V。规定 2.3 V 以上为 1，则 $Y = A + B$。

### 4.3.2　二极管门电路的缺点

1. 电平有偏移：与门输出比输入高 0.7 V、或门低 0.7 V，多级级联后累积，最终无法区分 0 与 1；
2. 带负载能力差：输出电阻大，负载电流直接改变输出电平；
3. 无反相功能：只能实现与、或。

故只用于集成电路内部，不作独立产品。

# 4.4　CMOS 门电路

CMOS 即 Complementary MOS（互补 MOS），由 NMOS 与 PMOS 互补配对构成。

## 4.4.1　CMOS 反相器的电路结构与工作原理

PMOS 管 $T_1$（上管，源极接 $V_{DD}$）与 NMOS 管 $T_2$（下管，源极接地）串联，输入同时驱动两管栅极，两管状态始终相反。设两管开启电压数值相等，且

$$V_{DD} > \left|V_{GS(\mathrm{th})P}\right| + V_{GS(\mathrm{th})N}$$

是正常工作的必要条件。$v_I = 0$ 时 $T_1$ 导通、$T_2$ 截止，$v_O = V_{OH} = V_{DD}$；$v_I = V_{DD}$ 时相反，$v_O = V_{OL} = 0$，故 $Y = \overline{A}$。任意静态下总有一管截止，电源到地不成通路，静态电流极小。

## 4.4.2　电压传输特性与电流传输特性

**电压传输特性**分三段：

1. AB 段（$v_I < V_{GS(\mathrm{th})N}$）：$T_1$ 导通、$T_2$ 截止，输出维持 $V_{OH} = V_{DD}$；
2. BC 段（$V_{GS(\mathrm{th})N} < v_I < V_{DD} - |V_{GS(\mathrm{th})P}|$）：两管同时导通，输入微小变化即引起输出急剧翻转，翻转中点即阈值电压 $V_{TH} = V_{DD}/2$；
3. CD 段（$v_I > V_{DD} - |V_{GS(\mathrm{th})P}|$）：$T_1$ 截止、$T_2$ 导通，输出维持 $V_{OL} = 0$。

BC 段很窄，故特性很陡、过渡区几乎垂直。

**电流传输特性**：AB、CD 段只有一管导通，$i_D \approx 0$；BC 段两管同时导通，$i_D$ 出现峰值，在 $v_I = V_{DD}/2$ 处最大。

**易错点**：输入电压不能长时间停在 BC 段（$v_I \approx V_{DD}/2$）。此时两管同时导通，电源到地为低阻通路，瞬时功耗很大，长时间工作会因功耗过大损坏器件。

## 4.4.3　静态输入特性与输入保护电路

栅极与衬底间是极薄的 $SiO_2$ 层，输入电阻高达 $10^{10} \sim 10^{12}\,\Omega$，极易被静电击穿，故输入端必须内置保护。保护电路由钳位二极管 $D_1$、$D_2$ 与限流电阻 $R_S$ 构成：$V_{DF} = 0.5 \sim 0.7\,\mathrm{V}$，反向击穿电压约 $30\,\mathrm{V}$，$R_S$ 取 $1.5 \sim 2.5\,\mathrm{k\Omega}$。正常范围 $0 \le v_I \le V_{DD}$ 时两管截止、保护电路不起作用；$v_I > V_{DD} + V_{DF}$ 时 $D_1$ 导通，栅极电位钳在 $V_{DD} + V_{DF}$；$v_I < -V_{DF}$ 时 $D_2$ 导通，栅极钳在 $-V_{DF}$。输入特性在正常区间电流近似为零，超出 $[-0.7\,\mathrm{V}, V_{DD} + 0.7\,\mathrm{V}]$ 后二极管导通、电流急剧增大。

## 4.4.4　静态输出特性

低电平输出（$v_I = V_{DD}$）时 $T_1$ 截止、$T_2$ 导通，负载电流灌入 $T_2$，$V_{OL}$ 随电流增大而抬升，本质是 $T_2$ 的漏极电流—漏源电压关系；高电平输出（$v_I = 0$）时 $T_1$ 导通、$T_2$ 截止，电流从 $T_1$ 流出，$V_{OH} = V_{DD} - v_{DS}$ 随电流增大而下降。两种工况输出电阻都较小（$< 1\,\mathrm{k\Omega}$），故输出电平随负载电流变化很小。

### 4.4.5　动态特性

**传输延迟时间**：$C_L$ 充放电是延迟的根本原因；CMOS 导通内阻比 TTL 大，$C_L$ 影响更明显。$t_{PHL}$ 为输入前沿升到幅值 50% 到输出后沿降到 50% 的时间，$t_{PLH}$ 为输入后沿降到 50% 到输出前沿升到 50% 的时间，$t_{pd}=(t_{PHL}+t_{PLH})/2$，随 $C_L$、$V_{DD}$ 变化。

**交流噪声容限**：输出状态改变与输入脉冲的幅度、宽度都有关，脉宽接近 $t_{pd}$ 时需更大幅度才能改变输出，即 $V_{NA}=f(t_w)$。故窄脉冲的噪声容限高于直流噪声容限，脉冲越窄越高，反映动态抗干扰能力。

**动态功耗**：静态功耗可忽略，动态功耗为

$$P_T=V_{DD}I_{TAV},\quad I_{TAV}=\frac{1}{T}\left(\int_{t_1}^{t_2}i_T\,\mathrm{d}t+\int_{t_3}^{t_4}i_T\,\mathrm{d}t\right)$$

$$P_C=C_Lf V_{DD}^2,\qquad P_D=P_T+P_C$$

$P_T$ 为过渡区两管同时导通的瞬时导通功耗，$P_C$ 为负载电容充放电功耗。动态功耗与 $V_{DD}^2$、频率、负载电容成正比，是降低 CMOS 功耗的主要着力点。

### 4.4.6　扇出能力

静态时输入可看作高输入电阻（$10^{10}\sim10^{12}\,\Omega$）与小输入电容（约 5 pF）并联，输出电阻 $<1\,\mathrm{k}\Omega$，电平几乎不变，扇出很大。动态时输出从低到高要给全部负载电容充电、从高到低要放电，负载越多等效电容越大、转换越慢；电容过大时输出电压来不及升到 $V_{IH(\min)}$ 以上或降到 $V_{IL(\max)}$ 以下就会出错。故低频（$<1\,\mathrm{MHz}$）扇出可达 50 以上，频率升高可带负载数下降，动态扇出取决于负载电容与切换频率。

### 4.4.7　其他逻辑功能的 CMOS 门

**与非门**：$T_1$、$T_3$ 为并联 PMOS，$T_2$、$T_4$ 为串联 NMOS；输入有 0 时至少一个 PMOS 导通、一个 NMOS 截止，输出为 1，全 1 时输出为 0，故 $Y=\overline{AB}$。

**或非门**：$T_1$、$T_3$ 为串联 PMOS，$T_2$、$T_4$ 为并联 NMOS；输入有 1 时输出 0，全 0 时输出 1，故 $Y=\overline{A+B}$。

**结构规律**：NMOS 串联实现” 与”、并联实现” 或”，PMOS 连接方式与之相反以保证互补。

**两个问题**：（1）输出电阻受输入状态影响，如与非门在 $A=B=1$ 时 $R_O=2R_{ON}$、$A=B=0$ 时 $R_O=R_{ON}/2$、其余 $R_O=R_{ON}$；（2）输出高低电平受输入端数目影响，串联导通电阻增多使 $V_{OL}$ 抬高，并联支路增多使 $V_{OH}$ 偏离。

**带缓冲级的 CMOS 门**：输入、输出端各加一级反相器，如” 或非门 + 缓冲器” 得到与非功能 $Y=\overline{\overline{A+B}}=\overline{AB}$。此后输出电阻与输出电平都不受输入状态影响，电压传输特性更陡。

### 4.4.8　漏极开路输出门（OD 门）

去掉输出级 PMOS、只留漏极开路的 NMOS，即为 OD 门（Open-Drain Output），用于电平变换、大负载电流与” 线与”。

**工作原理**：输出端须经上拉电阻 $R_L$ 接电源 $V_{DD2}$。输入有低电平时 $T_N$ 截止，$v_O=V_{DD2}$；输入全高时 $T_N$ 导通，$v_O=0$，故 $Y=\overline{AB}$。高电平由外接电源决定，故可作电平转换。

**线与**：普通 CMOS 门输出端不能并联，OD 门可以。多个 OD 门输出端相接共用一个上拉电阻，只有全部输出为高时总输出才为高：

$$Y=Y_1\cdot Y_2=\overline{AB}\cdot\overline{CD}=\overline{AB+CD}$$

**上拉电阻的取值**：设 $n$ 个 OD 门并联，负载有 $m$ 个高电平输入、$m'$ 个低电平输入。高电平时 $R_L$ 压降不能太大，低电平时压降不能太小：

$$\begin{cases} R_{L(\max)} = \dfrac{V'_{DD} - V_{OH(\min)}}{nI_{OH} + mI_{IH}} \\ R_{L(\min)} = \dfrac{V'_{DD} - V_{OL(\max)}}{I_{OL(\max)} - m'I_{IL}} \end{cases}$$

$I_{OH}$ 为输出管截止时漏电流，$I_{OL(\max)}$ 为输出管允许的最大负载电流，$I_{IL}$ 取绝对值。实取 $R_{L(\min)} < R_L < R_{L(\max)}$。

**易错点**：$R_{L(\max)}$ 由”高电平不低于 $V_{OH(\min)}$”定出，分母为全部漏电流与高电平输入电流之和；$R_{L(\min)}$ 由”低电平不高于 $V_{OL(\max)}$”定出，$m'I_{IL}$ 是负载灌入电流，要从输出管允许电流中扣除。分子中 $V'_{DD}$ 是上拉电源，不一定是芯片电源。

### 4.4.9　CMOS 传输门与双向模拟开关

**结构**：传输门（TG）由互补的 NMOS（$T_1$）与 PMOS（$T_2$）并联构成，用互补信号 $C$、$\overline{C}$ 驱动，是双向器件。

**原理**：设 $R_L \gg R_{ON}$。$C=0$、$\overline{C}=1$ 时 $v_I$ 在 $0 \sim V_{DD}$ 内两管同时截止，输入输出高阻，门断开；$C=1$、$\overline{C}=0$ 时 $0 < v_I < V_{DD} - V_{GS(\text{th})N}$ 由 $T_1$ 导通、$|V_{GS(\text{th})P}| < v_I < V_{DD}$ 由 $T_2$ 导通，两管轮流导通覆盖整个输入范围，故导通电阻较小。

**特点**：两管对称、漏源可互换，输入输出可互换；与反相器组合成双向模拟开关，能传输连续变化的模拟电压，这是一般逻辑门做不到的；它是数据选择器、寄存器、计数器的基本单元。

**电压传输系数**：接负载 $R_L$、导通电阻 $R_{TG}$，$C=1$ 时

$$v_O = \frac{R_L}{R_{TG} + R_L} v_I = K_{TG} v_I, \qquad K_{TG} = \frac{R_L}{R_L + R_{TG}}$$

为得到大而稳定的传输系数应使 $R_L \gg R_{TG}$。因 $R_{TG}$ 是 $v_{GS}$ 的函数、而 $v_{GS}$ 与输入电压有关，实际电路中要设法降低 $R_{TG}$。

### 4.4.10　三态输出 CMOS 门

输出除高、低电平外还有高阻态，称三态门或输出缓冲器。带低电平有效的使能端 $\overline{EN}$：$\overline{EN}=0$ 时 $Y=\overline{A}$；$\overline{EN}=1$ 时输出高阻 $Z$，与后级隔离。应用：（1）总线结构——多个三态门输出并接同一总线，分时使能依次传送数据，任何时刻只允许一个门使能，否则并接输出产生电平冲突而损坏器件；（2）双向数据传输——两个三态门反向对接，一个把内部数据送上总线、另一个把总线数据取回，用同一使能信号分时控制。

## 4.5　TTL 门电路

TTL 即 Transistor-Transistor Logic（三极管—三极管逻辑），由双极型三极管构成。

### 4.5.1　TTL 反相器的电路结构与工作原理

电源 $V_{CC}=5\,\text{V}$，典型电平 $V_{IH}=3.4\,\text{V}$、$V_{IL}=0.2\,\text{V}$，$V_{ON}=0.7\,\text{V}$。电路分三级：

1. 输入级：多发射极三极管 $T_1$ 与 $R_1$，实现与逻辑并兼作电平移位；钳位二极管 $D_1$ 抑制负向输入脉冲、保护 $T_1$ 发射结（可承受约 20 mA）；
2. 倒相级：$T_2$ 与 $R_2$、$R_3$，其 $V_{C2}$ 与 $V_{E2}$ 变化方向相反，故称倒相级；
3. 推拉式输出级：$T_4$、$T_5$ 与 $R_4$、$D_2$。高电平时 $T_4$ 导通、$T_5$ 截止，低电平时相反；$D_2$ 保证 $T_5$ 导通时 $T_4$ 可靠截止。

**工作原理**：$v_I = 0.2\,\text{V}$ 时 $T_1$ 深饱和，$V_{B1} \approx 0.9\,\text{V}$ 不足以使 $T_2$、$T_5$ 导通，二者截止而 $T_4$ 经 $R_4$ 导通，输出 $V_{OH} \approx 3.4\,\text{V}$；$v_I = 3.4\,\text{V}$ 时 $T_1$ 发射结反偏、处于倒置状态，电流经其集电结注入 $T_2$ 基极，$T_2$、$T_5$ 饱和、$T_4$ 截止，输出 $V_{OL} \approx 0.3\,\text{V}$。故 $Y = \overline{A}$。

**特点**：$T_1$ 工作在倒置状态，电流放大系数远小于 1；推拉输出使高电平由 $T_4$ 拉出电流（输出阻抗低，约 5 mA）、低电平由 $T_5$ 灌入电流（输出阻抗小于 100 Ω，约 14 mA），带载能力强且输出级功耗低。

### 4.5.2　电压传输特性

表 4.6: TTL 反相器电压传输特性的分段

| 区段 | 输入范围 | 管子状态 | 输出 |
|---|---|---|---|
| AB 段（截止区） | $v_I < 0.6\,\text{V}$ | $T_2$、$T_5$ 截止，$T_4$ 导通 | $V_{OH} = V_{CC} - V_{R2} - V_{BE4} - V_{D2} \approx 3.4\,\text{V}$ |
| BC 段（线性区） | $0.7 \sim 1.3\,\text{V}$ | $T_2$ 放大，$T_5$ 截止 | $v_I \uparrow$ 则 $v_O \downarrow$ |
| CD 段（转折区） | $v_I \approx V_{TH} = 1.4\,\text{V}$ | $T_2$、$T_5$ 同时导通，$T_4$ 截止 | $v_O$ 迅速降到 $V_{OL}$ |
| DE 段（饱和区） | $v_I$ 继续升高 | $T_5$ 深度饱和 | $V_{OL} \approx 0.3\,\text{V}$ 不变 |

转折区对应 $V_{B1} \geq 2.1\,\text{V}$，即 $T_1$ 集电结与 $T_2$、$T_5$ 发射结三个 PN 结同时导通（$3 \times 0.7 = 2.1\,\text{V}$），这是 $V_{TH} \approx 1.4\,\text{V}$ 的由来。

### 4.5.3　静态输入特性

**输入低电平**：$T_1$ 深饱和，电流从 $V_{CC}$ 经 $R_1$ 灌入输入端，取 $R_1 = 4\,\text{k}\Omega$

$$I_{IL} = -\frac{V_{CC} - v_{BE1} - v_I}{R_1} = -\frac{5 - 0.7 - 0.2}{4 \times 10^3} \approx -1\,\text{mA}$$

$v_I = 0$ 时得输入短路电流 $I_{IS} \approx -1.075\,\text{mA}$。手册给出 $I_{IS}$，因其与 $I_{IL}$ 接近，工程计算中常用它代替 $I_{IL}$。

**输入高电平**：$T_1$ 发射结反偏、处于倒置状态，只有很小的反向饱和电流，74 系列 $I_{IH} < 40\,\mu\text{A}$。

**输入端负载特性**：输入端经 $R_P$ 接地时，$R_P$ 上的压降即输入电压

$$v_I = \frac{R_P}{R_1 + R_P}\,(V_{CC} - v_{BE1})$$

$R_P \ll R_1$ 时 $v_I$ 随 $R_P$ 近似线性上升；但升到约 1.4 V 后 $T_2$、$T_5$ 发射结同时导通，把 $V_{B1}$ 钳在 2.1 V 左右，$v_I$ 不再上升。故 $R_P \leq 0.7\,\text{k}\Omega$ 相当于接低电平，$R_P \geq 1.5\,\text{k}\Omega$ 相当于接高电平。

### 4.5.4　静态输出特性

高电平输出时 $T_4$、$D_2$ 导通、$T_5$ 截止，$T_4$ 为射极输出器，输出电阻低：$|i_L| < 5\,\text{mA}$ 时 $v_O$ 几乎不变，$|i_L| > 5\,\text{mA}$ 后 $T_4$ 饱和、$v_O$ 近似线性下降；受功耗限制 74 系列规定 $I_{OH(\max)} = -0.4\,\text{mA}$，远小于 5 mA。低电平输出时 $T_5$ 饱和导通，导通电阻很小，$V_{OL}$ 随灌入电流略有上升、基本呈线性，74 系列 $I_{OL(\max)} = 16\,\text{mA}$。

### 4.5.5　扇出系数

扇出系数 $N$ 为能驱动的同类门最大数目，按两种工况分别算后取较小者：

$$N_1 \le \frac{I_{OL(\max)}}{|I_{IL}|}, \qquad N_2 \le \frac{I_{OH(\max)}}{I_{IH}}, \qquad N = \min\{N_1, N_2\}$$

74 系列取 $I_{OL(\max)} = 16\,\text{mA}$、$|I_{IL}| = 1.6\,\text{mA}$ 得 $N_1 = 10$；取 $I_{OH(\max)} = 0.4\,\text{mA}$、$I_{IH} = 40\,\mu\text{A}$ 得 $N_2 = 10$，故 $N = 10$。输出电阻使输出电压随负载电流变化，变化越小带载能力越强，有时直接用" 输出电平变化不超规定值时允许的最大负载电流" 表示带载能力。

### 4.5.6　噪声容限

代入 74 系列极限参数：

$$V_{NH} = V_{OH(\min)} - V_{IH(\min)} = 2.4 - 2.0 = 0.4\,\text{V}$$

$$V_{NL} = V_{IL(\max)} - V_{OL(\max)} = 0.8 - 0.4 = 0.4\,\text{V}$$

即 TTL 输入端正、负方向各只有约 0.4 V 的直流抗干扰余量，明显小于 CMOS。这是 TTL 输入低阻、电平摆幅小的固有弱点。

### 4.5.7　功耗

输出高、低电平时的电源电流不相等：输出低电平时 $T_2$、$T_5$ 导通、$T_4$ 截止，空载 $I_{CCL} = \dfrac{V_{CC} - V_{BE1}}{R_1} + \dfrac{V_{CC} - V_{C2}}{R_2} \approx 3.4\,\text{mA}$；输出高电平时仅 $T_1$ 导通，空载 $I_{CCH} = \dfrac{V_{CC} - V_{BE1}}{R_1} \approx 1.1\,\text{mA}$。空载平均功耗取两状态平均

$$P = \frac{V_{CC}\,(I_{CCL} + I_{CCH})}{2} \approx \frac{5 \times (3.4 + 1.1)}{2}\,\text{mW} \approx 11\,\text{mW}$$

TTL 静态功耗为毫瓦级，比 CMOS 的微瓦级高三个数量级。

### 4.5.8　动态特性

**传输延迟时间**：$t_{PHL}$ 为输出下降到 $V_m/2$ 相对于输入上升到 $V_m/2$ 的延迟，$t_{PLH}$ 为输出上升到 $V_m/2$ 相对于输入下降到 $V_m/2$ 的延迟，由结电容与寄生电容充放电造成。TTL 门 $t_{pd} = 3 \sim 40\,\text{ns}$。

**交流噪声容限**：输入窄脉冲宽度接近 $t_{pd}$ 时输出跟不上变化，故交流噪声容限远大于直流噪声容限。使输出高电平由额定值降到 2.0 V 的输入正脉冲幅度称正脉冲噪声容限；使输出低电平由额定值升到 0.8 V 的输入负脉冲幅度称负脉冲噪声容限。

**电源动态尖峰电流**：$v_I$ 上升或下降过程中 $T_4$、$T_5$ 瞬时同时导通，产生较大尖峰电流。频率越高平均电源电流越大；尖峰电流经电源线、地线形成干扰源，可能使同片其他门误动作，故须在电源引脚就近接 $0.01 \sim 0.1\,\mu\text{F}$ 去耦电容。

### 4.5.9　其他类型的 TTL 门

**与非门**：输入级为多发射极三极管，$A$、$B$ 有一个为 0.2 V 时 $V_{B1} = 0.9\,\text{V}$，$T_5$ 截止、$T_4$ 导通；同为高电平时 $V_{B1} = 2.1\,\text{V}$，$T_2$、$T_5$ 导通、$T_4$ 截止，故 $Y = \overline{AB}$。结构与参数同反相器，输出特性同样适用。计算输入电流须区分状态：**输入端并联使用时**接低电平与反相器相同，接高电平时两发射结都反偏，输入电流是单端的 2 倍。

**或非门**：两组倒相电路输出并联，$A$、$B$ 任一为 1 即 $T_5$ 导通、$T_4$ 截止，全 0 时输出高电平，故 $Y=\overline{A+B}$，输入电流 $I_{IH}$、$I_{IL}$ 均加倍。

**与或非门**：$T_1$、$T_1'$ 均为多发射极三极管，各自实现与，两组并联实现或，故 $Y=\overline{AB+CD}$。

**异或门**：$Y=\overline{AB+\overline{A+B}}=\left(\overline{A}+\overline{B}\right)(A+B)=A\overline{B}+\overline{A}B=A\oplus B$。与门、或门都在与非门、或非门上加一级反相器构成。

### 4.5.10　集电极开路门（OC 门）

**推拉式输出的局限**：两门输出并联时，若一个输出低、另一个输出高，大电流从高电平门的 $T_4$ 直接灌入低电平门的 $T_5$，远超正常电流，可能损坏 $T_5$；此外输出电平不可调、高电平负载能力不强、输出端不能并联。

**结构与特点**：去掉 $T_4$、使 $T_5$ 集电极开路即得 OC 门，输出管可承受较大电压与电流（如 SN7407 为 40 mA/30 V）。工作时外接上拉电阻 $R_L$ 与电源 $V_{CC2}$，$V_{CC2}$ 可以不等于 $V_{CC}$，故可作电平转换。

**线与**：多个 OC 门输出并接共用一个上拉电阻，$Y=Y_1\cdot Y_2=\overline{AB}\cdot\overline{CD}=\overline{AB+CD}$。上拉电阻计算与 OD 门完全相同。

### 4.5.11　三态 TTL 与非门（TSL）

在普通与非门上附加控制电路，输入级多一个使能端与一个二极管 $D$。使能有效（$\overline{EN}=0$）时 $P=1$、$D$ 截止，门正常工作，$Y=\overline{AB}$；使能无效（$\overline{EN}=1$）时 $P=0$、$D$ 导通使 $T_4$ 截止，同时 $T_1$ 导通使 $T_2$、$T_5$ 截止，输出高阻 $Z$。用途与 CMOS 三态门相同。

## 4.6　CMOS 与 TTL 的接口及门电路的正确使用

### 4.6.1　CMOS 与 TTL 的性能对比

表 4.7: CMOS 门与 TTL 门的主要性能对比

| 项目 | CMOS | TTL |
|---|---|---|
| 单管类型 | NMOS 与 PMOS 互补 | 双极型 NPN 三极管 |
| 静态功耗 | 微瓦级（一管截止） | 约 11 mW |
| 直流噪声容限 | 大，可达 $V_{DD}$ 的 30%～50% | 约 0.4 V |
| 输入电阻 | $10^{10}\sim10^{12}\,\Omega$ | 低，需灌入或拉出电流 |
| 速度 | $t_{pd}\approx10$ ns | $t_{pd}=3\sim40$ ns |
| 扇出 | 静态可达 50 以上 | 约 10 |
| 多余输入端 | 严禁悬空 | 悬空等效高电平 |

### 4.6.2　接口的四个条件

$$\begin{cases} V_{OH(\min)}\geq V_{IH(\min)}, & V_{OL(\max)}\leq V_{IL(\max)} \\ I_{OH(\max)}\geq nI_{IH}, & I_{OL(\max)}\geq m\left|I_{IL}\right| \end{cases}$$

前两式保证电平匹配，后两式保证电流驱动能力，$n$、$m$ 为负载门中 $I_{IH}$、$I_{IL}$ 的个数。

表 4.8: 常用 TTL 与 CMOS 系列的主要直流参数

| 参数 | 74 | 74LS | 74HC | 74HCT |
|---|---|---|---|---|
| $V_{OH(\min)}$/V | 2.4 | 2.7 | 4.4 | 4.4 |
| $V_{OL(\max)}$/V | 0.4 | 0.5 | 0.1 | 0.1 |
| $I_{OH(\max)}$/mA | −0.4 | −0.4 | −4 | −4 |
| $I_{OL(\max)}$/mA | 16 | 8 | 4 | 4 |
| $V_{IH(\min)}$/V | 2.0 | 2.0 | 3.5 | 2.0 |
| $V_{IL(\max)}$/V | 0.8 | 0.8 | 1.0 | 0.8 |
| $I_{IH(\max)}$/$\mu$A | 40 | 20 | 0.1 | 0.1 |
| $I_{IL(\max)}$/mA | −1.6 | −0.4 | $-10^{-4}$ | $-10^{-4}$ |

### 4.6.3　TTL 驱动 CMOS

**电源电压较低时**：TTL 的 $V_{OH(\min)} = 2.4\,\mathrm{V}$ 低于 74HC 的 $V_{IH(\min)} = 3.5\,\mathrm{V}$，电平不匹配。在 TTL 输出端与电源间接上拉电阻 $R_U$，则

$$V_{OH} = V_{DD} - R_U\left(I_O + nI_{IH}\right)$$

$I_O$ 为 TTL 输出管 $T_5$ 截止时的漏电流。因 $I_O$、$I_{IH}$ 都很小，只要 $R_U$ 不是足够大就能做到 $V_{OH} \approx V_{DD}$，同时 $R_U$ 兼作 $T_5$ 的负载。

**电源电压较高时**：CMOS 要求的 $V_{IH(\min)}$ 更高，超过 TTL 输出端能承受的电压，应改用 OC 门，上拉电阻计算与 OC 门相同。

**用 74HCT 系列**：其 $V_{IH(\min)}$ 已降到 2.0 V，满足 TTL 的 $V_{OH(\min)} = 2.4\,\mathrm{V}$，不需外加元件即可直接互连。

### 4.6.4　CMOS 驱动 TTL

74HC/74HCT 的 $I_{OL(\max)} = 4\,\mathrm{mA}$ 大于 74 系列 TTL 的 $|I_{IL(\max)}| = 1.6\,\mathrm{mA}$，电平与电流均满足，可直接驱动。电流不足时（如 4000 系列 CMOS 的 $I_{OL(\max)} = 0.51\,\mathrm{mA}$）可：（1）把同一封装内多个门并联，输出电流成倍增加；（2）输出端加一级 CMOS 驱动器（如 CC4010，$I_{OL} \geq 3.2\,\mathrm{mA}$ 可驱动 2 个 74 系列门）或漏极开路门（如 CC40107，$I_{OL} \geq 16\,\mathrm{mA}$ 可驱动 10 个）。

### 4.6.5　多余输入端的处理

**CMOS 门**：输入端**绝对不允许悬空**。栅极悬空时电位不定，可能使两管同时导通、静态电流剧增而损坏器件，悬空高阻栅极还极易受干扰与静电。处理原则：与门、与非门的多余端接 $V_{DD}$（可经 $1 \sim 10\,\mathrm{k\Omega}$ 电阻）或与使用端并联；或门、或非门的多余端接 $V_{SS}$；与或非门按” 与项内多余端接 1、与项间多余端接 0” 处理。

**TTL 门**：输入端悬空在电平上等效为高电平（$T_1$ 发射结无通路，电流经集电结注入下级），但悬空端抗干扰差，工程上不推荐。与门、与非门的多余端经 $1 \sim 3\,\mathrm{k\Omega}$ 电阻接 $V_{CC}$ 或与使用端并联；或门、或非门的多余端直接接地；输入端经电阻接地时须按负载特性判断，$R_P \leq 0.7\,\mathrm{k\Omega}$ 才算低电平，$R_P \geq 1.5\,\mathrm{k\Omega}$ 已相当于高电平。

**易错点：CMOS 悬空 = 禁止**（栅极电位不定，可能烧器件），**TTL 悬空 = 高电平**（但易受干扰）。多余端处理的原则只有一条——处理后该端在逻辑上” 不起作用”：与类接 1，或类接 0。

### 4.6.6　抗干扰与使用注意

1. 电源去耦：TTL 翻转时产生尖峰电流，每片集成电路电源与地之间应就近接 $0.01 \sim 0.1\,\mu\mathrm{F}$ 去耦电容。

2. 静电防护：CMOS 器件储存运输时插在导电泡沫上并用金属屏蔽层包装；插拔器件必须先断电；调试时电烙铁、仪表、工作台良好接地，操作者不穿易生静电的化纤衣物。

3. 过流保护：输入保护电路钳位二极管电流容量只有约 $1\,\mathrm{mA}$。接低内阻信号源、大电容或长线时应串入保护电阻 $R_P$：接大电容时 $R_P = v_C/1\,\mathrm{mA}$；接长线时 $R_P = V_{DD}/1\,\mathrm{mA}$，且线长超过 $10\,\mathrm{m}$ 后每增 $10\,\mathrm{m}$，$R_P$ 再增 $1\,\mathrm{k\Omega}$。

4. 不用门的处理：闲置门输入端不能悬空，应按规定接 $V_{DD}$ 或地；输出端可悬空。

5. 核算：级联前先按电平四参数与电流两条件核算，再按扇出公式留余量；驱动大容性负载或长线时还要考虑动态扇出与传输延迟。

# 第五章　组合逻辑电路

## 5.1　概述

### 5.1.1　组合逻辑电路的特点

- 任意时刻的输出仅取决于该时刻的输入，与电路原来的状态无关；
- 电路结构上信号流向是单向的，没有从输出端到输入端的反馈；
- 基本单元是逻辑门电路，不含记忆元件；但门电路有延时，故组合电路也有延迟时间。

判断一个电路是否属于组合逻辑电路，就看它有没有记忆元件与反馈通路：有存储单元、输出与历史状态有关的是时序逻辑电路。

### 5.1.2　逻辑功能的描述

多输入、多输出的组合电路，其输出与输入的逻辑关系可写成一组函数式：

$$\begin{cases} y_1 = f_1\left(a_1, a_2, \cdots, a_n\right) \\ y_2 = f_2\left(a_1, a_2, \cdots, a_n\right) \\ \quad \vdots \\ y_m = f_m\left(a_1, a_2, \cdots, a_n\right) \end{cases} \quad \text{简记为} Y = F(A)$$

完整描述一个组合电路可用四种工具：逻辑表达式、真值表、逻辑电路图、时序波形图。四者可相互转换，其中真值表最直观、表达式最便于化简与实现。

## 5.2　组合逻辑电路的分析方法

分析就是给定逻辑电路图，反推它实现的逻辑功能。标准四步：

1. 由逻辑图从输入到输出逐级写出输出端的逻辑表达式；
2. 用逻辑代数公式或卡诺图化简，得到最简表达式；
3. 由最简表达式列出真值表；
4. 由真值表的输入输出规律归纳电路的逻辑功能。

### 5.2.1　分析中常见的功能结论

- 输出为 $AB+\overline{A}\,\overline{B}$ 或 $A\overline{B}+\overline{A}B$：同或、异或功能；
- 输出在多输入中” 取值不同时为 1、相同时为 0”：判断不一致电路，如三变量的 $Y=A\overline{B}+\overline{A}C+B\overline{C}$；
- 输出两路分别为 $A\oplus B$ 与 $AB$：半加器；
- 输出在输入 1 的个数过半时为 1：多数表决电路。

### 5.2.2　易错点

**易错点**：写表达式必须” 逐级” 进行，先用中间变量表示每一级的输出，再代入化简，不要一步跳到输出端，否则极易漏括号、把与非写成与；化简后必须回到真值表验证功能，只凭表达式猜功能容易出错。

## 5.3　组合逻辑电路的基本设计方法

设计就是根据实际逻辑问题，求出实现该功能的最简单逻辑电路。” 最简” 指器件数最少、器件种类最少、连线也最少。

### 5.3.1　设计步骤

1. 分析事件的因果关系，确定输入变量与输出变量；
2. 定义逻辑状态的含义，即逻辑赋值；
3. 根据因果关系列出真值表；
4. 由真值表写出逻辑函数式（最小项之和）；
5. 用卡诺图化简逻辑函数式；
6. 按所选器件类型变换函数形式（如统一用与非门），画出逻辑电路图；
7. 实验验证。

设计过程也可用框图表示：逻辑问题 $\rightarrow$ 逻辑真值表 $\rightarrow$ 逻辑函数式 $\rightarrow$ 选定器件类型 $\rightarrow$（SSI：化简后画逻辑图；MSI/PLD：变换后画逻辑图）。

### 5.3.2　逻辑状态的赋值原则

赋值是人为规定的，但必须遵循两条：一是”1” 应赋给使电路正常工作的状态，便于阅读；二是赋值一旦确定，全表必须一致。同一问题赋值方式不同，得到的表达式不同，但逻辑功能等价。

### 5.3.3　函数形式的变换

实际器件种类有限，常需把最简与或式变换成特定门实现的形式。

1. **与或式 $\rightarrow$ 与非-与非式**：整体两次取反，再用德摩根定律把内层与项取反。例如三人表决

$$Y=AB+BC+CA=\overline{\overline{AB}\cdot\overline{BC}\cdot\overline{CA}}$$

2. **与或式 → 或非-或非式**：先求反函数并化为与或式，再整体两次取反。
3. **与或式 → 与或非式**：整体取反一次，把结果写成” 与项之或再取反” 的 $Y=\overline{AB+CD}$ 形式，可用与或非门一级实现。

用与非门实现时门数通常最少，故工程上最常用。

## 5.4　常用组合逻辑模块

中规模集成（MSI）组合模块把常用功能做成标准芯片，设计时直接选用并做函数变换，比用 SSI 门搭建更省器件、更可靠。

### 5.4.1　编码器

**编码**：为区分一系列不同事物，把每个事物用一组二值代码表示。**编码器**：把输入的每一个高低电平信号变成一个对应的二进制代码。分普通编码器与优先编码器，又分二进制编码器与二-十进制编码器。

#### 普通二进制编码器（8 线-3 线）

输入 $I_0\sim I_7$ 高电平有效，输出 $Y_2Y_1Y_0$ 为三位二进制代码。其约束是**任何时刻只允许一个输入信号有效**，否则输出混乱。由真值表直接写出

$$Y_2=I_4+I_5+I_6+I_7,\quad Y_1=I_2+I_3+I_6+I_7,\quad Y_0=I_1+I_3+I_5+I_7$$

即每一位输出是” 该位为 1 的那些输入” 的或。

#### 优先编码器 74HC148

允许几个输入同时有效，但设计时已排好优先顺序，只对优先级最高的信号编码。74HC148 是 8 线-3 线优先编码器，输入 $I_7'\sim I_0'$ 低电平有效、$I_7'$ 优先权最高，输出 $Y_2'Y_1'Y_0'$ 为反码，另有三个控制端：

- 选通输入 $S'$：$S'=1$ 时电路不工作，所有输出锁定高电平；$S'=0$ 时正常工作；
- 选通输出 $Y_S'$：$S'=0$ 且无编码输入（$I_7'\sim I_0'$ 全为 1）时 $Y_S'=0$，用于多片级联时指示” 本片无输入”；
- 扩展输出 $Y_{EX}'$：$S'=0$ 且有编码输入时 $Y_{EX}'=0$，用于扩展输出位。

输出表达式为

$$Y_2'=\overline{(I_4+I_5+I_6+I_7)\,S}$$

$$Y_1'=\overline{(I_2I_4'I_5'+I_3I_4'I_5'+I_6+I_7)\,S}$$

$$Y_0'=\overline{(I_1I_2'I_4'I_6'+I_3I_4'I_6'+I_5I_6'+I_7)\,S}$$

附加输出为

$$Y_S'=\overline{I_0'I_1'I_2'I_3'I_4'I_5'I_6'I_7'S},\qquad Y_{EX}'=\overline{(I_0+I_1+\cdots+I_7)\,S}$$

三种状态要记牢：$S'=1$ 不工作（输出全 1、$Y_S'=Y_{EX}'=1$）；$S'=0$ 但无输入（输出全 1、$Y_S'=0$、$Y_{EX}'=1$）；$S'=0$ 且有输入（输出为编码反码、$Y_S'=1$、$Y_{EX}'=0$）。

**二-十进制优先编码器 74LS147**

把 9 个输入信号 $I_9' \sim I_1'$ 编成 9 个 BCD 代码，$I_9'$ 优先权最高、$I_1'$ 最低，输出 $Y_3'Y_2'Y_1'Y_0'$ 为 BCD 码的反码。输入全为高电平时输出 1111，相当于对 $I_0'$ 编码（即数字 0）。

### 5.4.2　译码器

译码是编码的逆运算：把每个输入的二进制代码译成对应的输出高低电平信号。分二进制译码器、二-十进制译码器、显示译码器。

**二进制译码器与最小项译码器**

把 $N$ 位二进制代码译成 $2^N$ 个高低电平信号，称 $N$ 线-$2^N$ 线译码器。用二极管与门阵列即可实现，其优点是电路简单，缺点是输入电阻低、输出电阻高、存在输出电平偏移，故只用于集成电路内部。各输出端逻辑式为

$$Y_i = m_i \qquad (i = 0, 1, \cdots, 2^N - 1)$$

即每个输出对应一个最小项，故称**最小项译码器**。集成译码器的输出常为低电平有效，此时 $Y_i' = m_i'$。

**3 线-8 线译码器 74HC138**

由 CMOS 门构成，地址输入 $A_2A_1A_0$，输出 $Y_7' \sim Y_0'$ 低电平有效，附加控制端 $S_1$（高有效）、$S_2'$、$S_3'$（低有效）。令 $S = S_1 \cdot \overline{S_2'} \cdot \overline{S_3'}$，则

$$Y_i' = \overline{S\, m_i}$$

- $S_1 = 0$ 或 $S_2' + S_3' = 1$：译码器禁止工作，输出全为高电平；
- $S_1 = 1$ 且 $S_2' = S_3' = 0$：正常译码，被选中端输出低电平，其余为高电平。

由于 $Y_i' = \overline{Sm_i}$，它还可以作**数据分配器**：把 $S_2' = S_3' = 0$、数据由 $S_1$ 输入，则数据被送到 $A_2A_1A_0$ 指定的那一端，并以反码形式输出。

**二-十进制译码器 74HC42**

把 10 个 BCD 代码译成 10 个高低电平输出，输出逻辑式 $Y_i' = m_i'$ $(i = 0 \sim 9)$。BCD 码以外的伪码（1010～1111）不产生任何低电平输出。

**显示译码器与数码管**

半导体数码管（LED 七段显示器）把七个发光段排成 8 字形，分共阴极与共阳极两类：共阴极型高电平点亮，共阳极型低电平点亮。液晶显示器（LCD）靠外加电场改变液晶分子排列来透光或遮光，本身不发光、功耗极低。

BCD-七段显示译码器有 4 个输入端、7 个输出端。74LS48 输出高电平有效、配共阴极数码管，74LS47 输出低电平有效、配共阳极数码管。设计方法是：由真值表分别画出 $Y_a \sim Y_g$ 的卡诺图，圈"0" 后求反，得

$$Y_a = \overline{A_3'A_2'A_1'A_0 + A_3A_1 + A_2A_0'}, \qquad Y_b = \overline{A_3A_1 + A_2A_1A_0' + A_2A_1'A_0}$$

$$Y_c = \overline{A_3A_2 + A_2'A_1A_0'}, \qquad Y_d = \overline{A_2A_1A_0 + A_2A_1'A_0' + A_2'A_1'A_0}$$

$$Y_e = \overline{A_2A_1' + A_0}, \qquad Y_f = \overline{A_3'A_2'A_0 + A_2'A_1 + A_1A_0}, \qquad Y_g = \overline{A_3'A_2'A_1' + A_2A_1A_0}$$

注意它**不是最小项译码器**：4 位输入只译出 7 个输出，且伪码也有输出，广义上仍属译码器。

7448 有三个低电平有效的附加控制端：

1. 灯测试端 $LT'$：$LT' = 0$ 时 $Y_a \sim Y_g$ 全为 1，数码管显示"8"，用于检查数码管各段是否完好；
2. 灭零输入 $RBI'$：当 $A_3A_2A_1A_0 = 0000$ 且 $RBI' = 0$ 时七段全为 0，熄灭该位的 0；
3. 灭灯输入/灭零输出 $BI'/RBO'$：作输入时 $BI' = 0$ 强制熄灭数码管（与输入代码无关）；作输出时仅当 $A_3A_2A_1A_0 = 0000$ 且 $RBI' = 0$ 时 $RBO' = 0$，表示" 本位应显示的零已被熄灭"。

利用 $RBI'$ 与 $RBO'$ 的配合可实现多位显示的灭零控制：整数部分最高位的 $RBO'$ 接次高位的 $RBI'$，小数部分最低位的 $RBO'$ 接次低位的 $RBI'$，即可自动熄灭无效的前导零与末尾零。

### 5.4.3　数据选择器

数据选择就是从一组数据中选出某一个送到输出端，也称多路开关。以双 4 选 1 数据选择器 74HC153 为例：数据端 $D_{10} \sim D_{13}$，地址端 $A_1A_0$，使能端 $S_1'$ 低有效，输出 $Y_1$。当 $S_1' = 0$ 时

$$Y_1 = D_{10}A_1'A_0' + D_{11}A_1'A_0 + D_{12}A_1A_0' + D_{13}A_1A_0$$

即地址码选中哪个数据端，就把该端数据送到输出。

8 选 1 数据选择器 74HC151 的输出为

$$Y = \sum_{i=0}^{7} m_i D_i$$

其中 $m_i$ 是地址 $A_2A_1A_0$ 的最小项。

#### 用数据选择器实现逻辑函数

数据选择器的输出本身就是" 地址变量最小项与数据端的与、再或"，因此任何 $n$ 变量逻辑函数都能用 $2^n$ 选 1 数据选择器实现：

1. 把函数写成最小项之和形式；
2. 让地址端接 $n$ 个输入变量；
3. 对照两式，函数中含某最小项则该数据端接 1，不含则接 0，直接连线即可。

若选用地址数少于变量数的选择器（如三变量函数用 4 选 1），则把多出的一个变量" 降维" 处理：把它写到数据端，数据端可取 0、1、该变量或其反变量。这是 MSI 实现组合函数最常用的技巧。

### 5.4.4　加法器

#### 半加器与全加器

**半加器**只考虑两个 1 位二进制数相加，不考虑低位进位：

$$S = A\overline{B} + \overline{A}B = A \oplus B, \qquad CO = AB$$

**全加器**还要考虑低位进位 $CI$，实现三个 1 位二进制数相加：

$$S = A \oplus B \oplus CI, \qquad CO = AB + CI\,(A \oplus B)$$

全加器可由两个半加器加一个或门构成，典型集成器件为双全加器 74LS183。

#### 多位加法器

- **串行进位（行波进位）加法器**：低位进位输出直接接高位进位输入，结构简单，但进位逐级传递，运算速度慢，用于速度要求不高的场合；
- **超前进位（快速进位）加法器**：运算开始时即同时得到各位进位。由全加器真值表可知，向高位的进位只可能来自两种情况——$A_iB_i = 1$，或 $A_i + B_i = 1$ 且 $CI_i = 1$，故

  $$(CO)_i = A_iB_i + (A_i + B_i)\,(CI)_i$$

  令进位生成函数 $G_i = A_iB_i$、进位传递函数 $P_i = A_i + B_i$，并利用 $(CI)_i = (CO)_{i-1}$ 逐级展开：

  $$(CO)_i = G_i + P_iG_{i-1} + P_iP_{i-1}G_{i-2} + \cdots + P_iP_{i-1}\cdots P_1G_0 + P_iP_{i-1}\cdots P_0\,(CI)_0$$

  第 $i$ 位和为 $S_i = A_i \oplus B_i \oplus (CI)_i$。

74LS283 就是 4 位超前进位加法器：各位和与最后进位基本同时产生，速度快；但电路复杂，且位数越多越复杂。

### 5.4.5　数值比较器

#### 1 位数值比较器

比较 1 位二进制数 $A$、$B$，三种结果：

$$Y_{(A>B)} = A\overline{B}, \qquad Y_{(A<B)} = \overline{A}B, \qquad Y_{(A=B)} = \overline{A \oplus B} = A \odot B$$

#### 多位数值比较器

比较两个多位数必须**自高位向低位**逐位比较：高位一旦出现大小差异即可判定结果；高位全部相等时才由低位决定。以 4 位比较为例

$$Y_{(A>B)} = A_3\overline{B_3} + (A_3 \odot B_3)\,A_2\overline{B_2} + (A_3 \odot B_3)\,(A_2 \odot B_2)\,A_1\overline{B_1}$$

$$+ (A_3 \odot B_3)\,(A_2 \odot B_2)\,(A_1 \odot B_1)\,A_0\overline{B_0} + (A_3 \odot B_3)\,(A_2 \odot B_2)\,(A_1 \odot B_1)\,(A_0 \odot B_0)\,I_{(A>B)}$$

$Y_{(A<B)}$ 只需把每项中的原变量与反变量对调；$Y_{(A=B)}$ 为四位同或之积再与 $I_{(A=B)}$ 相与。

74LS85（CC14585）为 4 位数值比较器，有 $A_3 \sim A_0$、$B_3 \sim B_0$ 两组数据输入，$I_{(A>B)}$、$I_{(A<B)}$、$I_{(A=B)}$ 三个级联输入，以及三个比较结果输出。使用规则：

- 单片比较两个 4 位数时，令 $I_{(A>B)} = I_{(A<B)} = 0$、$I_{(A=B)} = 1$；
- 多片级联时，低位片的三个输出接到相邻高位片的三个级联输入，高位片即可在” 高位相等” 时引用低位结果；
- 比较时只有高位全部相等的条件下级联输入才被采用，故级联输入对结果无影响的情况在功能表中以”×” 表示。

## 5.5　层次化和模块化的设计方法

较复杂的组合电路必须采用层次化、模块化的设计方法。

- **层次化**：” 自顶向下” 把总任务分层分块，降低每层复杂度；或” 自底向上” 先实现并验证有限复杂度的模块，再逐级调用拼装；
- **模块化**：把经过设计与验证的逻辑电路封装成模块反复使用，减少重复劳动、提高可靠性。

### 5.5.1　MSI 模块的级联扩展

用标准模块搭大系统，关键是” 用控制端扩展地址/位数”。三种典型扩展：

1. **两片 74HC148 扩展为 16 线-4 线优先编码器**：第一片接高 8 位输入 $A'_{15} \sim A'_8$、优先权高，第二片接 $A'_7 \sim A'_0$；第一片的 $Y'_S$ 接第二片的 $S'$，使第一片有输入时第二片被禁止；第一片的 $Y'_{EX}$ 经反相后作输出最高位；低 3 位输出取两片输出的” 与非”。
2. **两片 74HC138 扩展为 4 线-16 线译码器**：用最高位 $D_3$ 控制两片的使能端——$D_3 = 0$ 时第一片工作、第二片禁止，$D_3 = 1$ 时相反，从而把 16 个最小项分给两片。
3. **两片 CC14585 扩展为 8 位数值比较器**：低位片的三个输出接高位片的三个级联输入，高位片比较高位 4 位、相等时引用低位结果。

扩展的共同思路是：地址/数据的高位用来” 选片”，低位用来” 片内选址”。

## 5.6　组合逻辑电路中的竞争-冒险

### 5.6.1　竞争-冒险现象及其成因

门电路的两个输入信号同时向相反的逻辑电平跳变（一个从 1 变 0、另一个从 0 变 1）的现象称为**竞争**。

以与门为例：稳态下 $A = 0, B = 1$ 与 $A = 1, B = 0$ 输出都应为 0。但若 $A$ 从 1 变 0 的时刻比 $B$ 从 0 变 1 略早，在 $A$ 已降到 $V_{IL(\max)}$ 以下而 $B$ 尚未升到 $V_{IH(\min)}$ 以上的短暂 $\Delta t$ 内，$A$、$B$ 同时处于低电平，输出端就会出现一个极窄的 $Y = 0$ 尖峰脉冲，违背稳态逻辑关系。或门同理，会出现极窄的 $Y = 1$ 尖峰。

应当注意：**有竞争现象不一定产生尖峰脉冲**。若在 $B$ 升到 $V_{IL(\max)}$ 之前 $A$ 已降到 $V_{IL(\max)}$ 以下（或门的对应情形），输出端不会出现尖峰。但实际电路中 $A$、$B$ 往往经不同传输途径到达，到达先后与上升下降时间的细微差异难以预知，因此只能说：只要存在竞争，输出就有可能产生违背稳态逻辑的尖峰脉冲。

**竞争-冒险**：由于竞争而在电路输出端可能产生尖峰脉冲的现象。典型例子是 2 线-4 线译码器：稳态下 $Y_0$、$Y_3$ 都应为 0，但在 $AB$ 从 10 跳到 01 的过程中，由于两个反相器传输延迟不同，$Y_0$、$Y_3$ 端都会出现尖峰。若负载是对尖峰敏感的电路（如触发器），就会造成误动作，设计时必须设法避免。

### 5.6.2　检查竞争-冒险现象的方法

在输入变量每次只有一个改变状态的简单情况下，可由逻辑函数式判断。

1. **代数法**：若输出端的逻辑函数在一定条件下能化简成

$$Y = A + \overline{A} \qquad 或 \qquad Y = A\overline{A}$$

则存在竞争-冒险。若输出端是或非门、与非门，则应能写成 $Y = \overline{A + \overline{A}}$ 或 $Y = \overline{A\overline{A}}$ 的形式。

2. **卡诺图法**：若最简与或式对应的卡诺图中存在两个相切（相邻但未被同一圈覆盖）的圈，则存在竞争-冒险，因为相切处对应某个变量取反后两项相接的情形。

代数法的局限是：多数情况下输入变量有两个以上同时改变状态，难以从函数式上简单找出所有竞争-冒险；变量很多时更困难。工程上还可借助计算机模拟检查，或直接用实验观察输出端有无尖峰——加入输入端的信号波形应包含所有可能的状态变化。模拟只能采用标准化典型参数，故**只有实验检查的结果才是最终结论**。

### 5.6.3　消除竞争-冒险现象的方法

1. **接入滤波电容**：竞争-冒险产生的尖峰一般很窄（多在几十纳秒以内），在输出端并接一个很小的滤波电容 $C_f$ 就足以把尖峰幅度削弱到门电路阈值电压以下。TTL 电路 $C_f$ 通常取几十至几百皮法；CMOS 输出电阻较高，$C_f$ 可选得更小。优点是简单易行，缺点是增加输出电压波形的上升、下降时间，使波形变坏，故只适用于对波形前后沿无严格要求的场合。

2. **引入选通脉冲**：在电路中引入一个选通脉冲 $p$，让它的高电平出现在电路达到稳定状态之后，则各门输出端都不会出现尖峰。但此时各门的正常输出也变成脉冲信号，宽度与选通脉冲相同，例如输入 $AB$ 变成 11 后 $Y_3$ 并不马上变高，而要等 $p$ 的正脉冲到来才给出正脉冲。该法不需增加电路元件，但必须得到与输入信号同步的选通脉冲，对脉冲宽度和作用时间有严格要求。

3. **修改逻辑设计（增加冗余项）**：例如

$$Y = AB + \overline{A}C = AB + \overline{A}C + BC$$

增加 $BC$ 项后，在 $B = C = 1$ 时无论 $A$ 如何改变，输出始终保持 $Y = 1$，$A$ 的状态变化不再引起竞争-冒险。$BC$ 对函数而言是多余的，故称**冗余项**，此法称增加冗余项法。其适用范围有限：若 $A$、$B$ 同时改变状态（$AB$ 从 10 变为 01），电路仍存在竞争-冒险，增加的 $BC$ 只消除了 $B = C = 1$ 时由 $A$ 变化引起的冒险。

三种方法比较：接滤波电容简单但波形变坏；引选通脉冲不需增加元件但对时序要求严格；修改逻辑设计若运用得当，有时只需增加一根连线（把电路中已存在的某个门输出引到输出门的一个输入端）即可，不必增加门电路。

## 5.7　可编程逻辑器件（PLD）

### 5.7.1　基本概念

数字集成电路按功能分通用型与专用型两大类。可编程逻辑器件 PLD 按通用器件生产，其逻辑功能由用户通过对器件编程来设定，兼顾灵活性与硬件性能。

### 5.7.2　PLD 的发展与分类

发展顺序：FPLA（现场可编程逻辑阵列）、PAL（可编程阵列逻辑）、GAL（通用阵列逻辑）、EPLD（可擦除可编程逻辑器件）、CPLD（复杂可编程逻辑器件）、FPGA（现场可编程门阵列）。

### 5.7.3 FPLA 的结构原理

FPLA 由可编程与阵列、可编程或阵列和输出缓冲器构成，是组合电路与时序电路的通用结构形式：

- 组合型 FPLA：只有与、或阵列，无存储单元，实现组合逻辑函数；
- 时序型 FPLA：阵列后增加触发器，可实现时序逻辑电路；
- 工作规则：与阵列产生乘积项，或阵列把乘积项或起来得到输出函数；输出缓冲器由 $\overline{OE}$ 控制，$\overline{OE}=0$ 时输出使能。

LSI 中常用的逻辑图符号包括多输入与阵列、互补输出缓冲器和三态输出缓冲器。

## 5.8 硬件描述语言 Verilog HDL

### 5.8.1 语言基础

硬件描述语言用于在不同层次上描述数字电路的结构、功能与行为，工业标准为 Verilog HDL。核心单元是模块 module：

```
module <模块名>(<端口列表>);
<内部定义>
<模块条目>
endmodule
```

### 5.8.2 两种描述方式

#### 行为描述方式

用行为语句描述电路要实现的功能，不关心底层门电路结构。2 选 1 数据选择器：

```
module mux_2_to_1 (a,b,out,outbar,sel);
input a,b,sel;
output out,outbar;
assign out = sel ? a : b;
assign outbar = ~out;
endmodule
```

#### 结构描述方式

把硬件电路描述成分级子模块相互连接的结构，调用门原语并用 wire 连线，完全对应硬件原理图：

```
module muxgate (a,b,out,outbar,sel);
input a,b,sel;
output out,outbar;
wire out1,out2,selb;
and a1(out1,a,sel);
not i1(selb,sel);
```

```
and a2(out2,b,selb);
or  o1(out,out1,out2);
assign outbar = ~out;
endmodule
```

### 5.8.3　组合电路的描述实例

**4 位串行进位全加器（结构描述）**

```
module Four_bit_fulladd (A,B,CI,S,CO);
parameter size = 4;
input  [size:1] A,B;
input  CI;
output [size:1] S;
output CO;
wire [size-1:1] Ctemp;
onebit_fulladd add1(A[1],B[1],CI,     S[1],Ctemp[1]);
onebit_fulladd add2(A[2],B[2],Ctemp[1],S[2],Ctemp[2]);
onebit_fulladd add3(A[3],B[3],Ctemp[2],S[3],Ctemp[3]);
onebit_fulladd add4(A[4],B[4],Ctemp[3],S[4],CO);
endmodule
```

**4 位全加器（行为描述）**

```
module Four_bit_fulladd (A,B,CI,S,CO);
parameter size = 4;
input  [size:1] A,B;
input  CI;
output [size:1] S;
output CO;
assign {CO,S} = A + B + CI;
endmodule
```

行为描述用一条加法语句即可得到 5 位结果（最高位为进位），结构描述则要逐个实例化 1 位全加器并连好进位链，二者功能等价。

# 第六章　半导体存储电路

本章按“1 位存储单元 → 多位寄存器 → 大容量存储器”的顺序展开：先由门电路的反馈构成能记忆一位二值信号的**锁存器**，再加入时钟控制演化为**触发器**；把 $n$ 个触发器并联即得**寄存器**，把大量存储单元与地址译码器组合即得**存储器**。逻辑功能、触发方式、电路结构三者的关系是本章主线。

## 6.1　概述

### 6.1.1　存储单元与触发器的定义

- **存储单元**：能够保存 1 位二值信息（0 或 1）的电路单元。
- **触发器（flip-flop，FF）**：在时钟（触发）信号作用下，能够按预定规律改变状态并保持新状态的存储单元电路。
- **锁存器（latch）**：没有独立时钟端、状态直接由输入电平决定并保持的存储单元，是触发器的最简形式。

触发器必须具备两个特征：

1. 具有两个能够**自行保持**的稳定状态（0 态与 1 态），且两个输出端 $Q$、$\overline{Q}$ 互补；
2. 在输入信号撤除后，状态仍能保持，即具有**记忆**功能。

组合逻辑电路的输出只由当前输入决定，无记忆；一旦把输出反馈回输入，就可能出现“输入撤除后状态不变”的第二稳定点，这正是存储单元的来源。两级反相器首尾相接（或两个与非门交叉反馈）即构成最简单的存储单元，其保持能力靠正反馈自锁实现。

### 6.1.2　触发器的分类

**易错点**：“结构”和“功能”是两个独立维度。同一个 JK 触发器既可能做成主从结构，也可能做成边沿结构；同一个主从结构既可以做成 SR 型，也可以做成 JK 型。但**触发方式由结构唯一决定**（见 §6.6.8）。

表 6.1: 触发器的三种分类维度

| 分类依据 | 类别 | 特征 |
| --- | --- | --- |
| 电路结构（决定触发方式） | 基本 SR 锁存器 | 无时钟，输入电平直接控制 |
| | 电平触发（同步）触发器 | 时钟有效电平期间全程响应 |
| | 脉冲触发（主从）触发器 | 时钟有效期间接收、边沿更新 |
| | 边沿触发器 | 仅在时钟边沿采样输入 |
| 逻辑功能 | SR、JK、D、T、$T'$ | 由特性表与特性方程描述 |
| 器件工艺 | TTL、CMOS | 影响电平、扇出与速度 |

表 6.2: 触发器结构演变：每一步解决了什么、又留下什么

| 阶段 | 解决的问题 | 遗留缺陷 |
| --- | --- | --- |
| 组合逻辑门串联 | —— | 无记忆功能 |
| 基本 RS 锁存器（加反馈） | 有记忆 | 不能在 CP 作用下同步工作 |
| 同步（电平）RS 触发器 | 由时钟统一控制 | CP 有效期间多次翻转（空翻），有 $SR = 0$ 约束 |
| 主从 RS 触发器 | 一个 CP 只翻转一次 | 仍有 $SR = 0$ 约束，主触发器可多次翻转 |
| 主从 JK 触发器 | 消除约束条件，功能最全 | 一次翻转问题，抗干扰仍差 |
| 边沿触发器 | 只在边沿采样，无空翻、无一次翻转 | 需满足建立时间、保持时间 |

### 6.1.3　结构演变脉络与各级缺陷

## 6.2　SR 锁存器

### 6.2.1　与非门构成的基本 SR 锁存器

两个与非门 $G_1$、$G_2$ 的输出交叉反馈到对方的一个输入端，另两个输入端作为置位端 $S'_D$ 与复位端 $R'_D$。两输入端**低电平有效**（逻辑符号上画小圆圈），输出为 $Q$ 与 $\overline{Q}$。

表 6.3: 与非门基本 SR 锁存器的功能表（低电平有效）

| $S'_D$ | $R'_D$ | $Q$ | $Q^*$ | 功能说明 |
|---|---|---|---|---|
| 1 | 1 | 0 | 0 | 保持（存储） |
| 1 | 1 | 1 | 1 | 保持（存储） |
| 0 | 1 | × | 1 | 置 1（置位） |
| 1 | 0 | × | 0 | 置 0（复位） |
| 0 | 0 | × | 1 | 两输出同时为 1，**不定态** |

状态方程（特性方程）：记撇号表示该端低电平有效，则

$$Q^* = \overline{S'_D} + R'_D\,Q, \qquad \text{约束条件：}\ S'_D + R'_D = 1 \quad (\text{即不能同时为0}) \tag{6.1}$$

工作过程分析（逐门推演）：

1. $S'_D = 0,\ R'_D = 1$：$G_1$ 有一个 0 输入，输出 $Q = 1$；该 1 又送入 $G_2$，与 $R'_D = 1$ 共同使 $\overline{Q} = 0$，反馈自锁。
2. $S'_D = 1,\ R'_D = 0$：$G_2$ 输出 $\overline{Q} = 1$，反馈使 $G_1$ 两输入全 1，$Q = 0$，自锁。
3. $S'_D = R'_D = 1$：两门各有一个 1 来自对方输出，状态由上一时刻决定，保持。
4. $S'_D = R'_D = 0$：两门都被强制输出 1，$Q = \overline{Q} = 1$，违反互补关系；若两端同时回到 1，次态取决于两门延迟的随机差别，故称**不定态**。

### 6.2.2　或非门构成的基本 SR 锁存器

两个或非门交叉反馈，输入端 $S_D$、$R_D$ **高电平有效**，功能表与非门型相反：全 0 保持、置 1 端为 1 时置 1、两输入端同时为 1 时两输出同时为 0（不定）。

$$Q^* = S_D + \overline{R_D}\,Q, \qquad \text{约束条件：}\ S_D R_D = 0 \quad (\text{即不能同时为1}) \tag{6.2}$$

**记忆要点**：“与非门配低电平、或非门配高电平”——输入端有效电平与门类型相反，因为非门把有效电平翻了一次。

### 6.2.3　逻辑符号与波形读图规则

- 输入端画**小圆圈**表示低电平有效；不画圆圈表示高电平有效。
- 两个输出端永远满足 $Q$ 与 $\overline{Q}$ 互补；**不定态**时二者同为 1（与非门型）或同为 0（或非门型）。

表 6.4: 两种基本 SR 锁存器对照

| 项目 | 与非门型 | 或非门型 |
|---|---|---|
| 有效电平 | 低电平有效（符号带小圆圈） | 高电平有效（符号不带圆圈） |
| 保持条件 | $S'_D = R'_D = 1$ | $S_D = R_D = 0$ |
| 置 1 条件 | $S'_D = 0$ | $S_D = 1$ |
| 置 0 条件 | $R'_D = 0$ | $R_D = 1$ |
| 禁止条件 | $S'_D = R'_D = 0$，两输出同为 1 | $S_D = R_D = 1$，两输出同为 0 |
| 特性方程 | $Q^* = \overline{S'_D} + R'_D Q$ | $Q^* = S_D + \overline{R_D} Q$ |
| 约束条件 | $S'_D + R'_D = 1$ | $S_D R_D = 0$ |

- 画波形时，凡遇禁止组合后再回到保持状态，$Q$ 的真值无法确定，应画阴影或标注“不定”，不能随意指定为 0 或 1。

**易错点：**

1. 把两种结构的极性记反：与非门型“0 有效”，或非门型“1 有效”。
2. 认为不定态是“随机翻转”。不定态是指**逻辑上无法确定**，实际电路会停在某一个状态，但不可预测、不可依赖。
3. 认为约束条件只是一种“建议”。约束被破坏时不仅输出错误，在大电流下还可能损坏器件，必须从电路上保证不会出现。

### 6.2.4 基本 SR 锁存器的工程应用

- **机械开关消抖**：按键闭合/断开瞬间的抖动脉冲使 $S'_D$、$R'_D$ 反复跳变，锁存器只在第一次有效跳变时翻转，输出被“记忆”住，消除抖动。
- **上电复位**：利用 RC 网络在上电瞬间产生低电平，把系统各触发器置为确定的初始状态。
- **作为其他触发器的内部单元**：所有电平、主从、边沿触发器内部都含有基本 SR 锁存器作为存储核心。

## 6.3 电平触发的触发器

### 6.3.1 同步 SR 触发器的电路结构

在基本 SR 锁存器前加两个控制与非门 $G_3$、$G_4$，其一个输入端接时钟 $CLK$，另两端接 $S$、$R$。$G_1$、$G_2$ 仍构成基本锁存器。由于 $G_3$、$G_4$ 输出低电平有效，故 $S$、$R$ **高电平有效**，$CLK$ **高电平有效**。

$$\begin{cases} CLK = 0: \quad Q^* = Q \\ CLK = 1: \quad Q^* = S + \overline{R}\,Q, \qquad SR = 0 \end{cases} \tag{6.3}$$

### 6.3.2 空翻现象

在 $CLK = 1$ 的整个高电平期间，$G_3$、$G_4$ 始终开启，$S$、$R$ 的任何跳变都会经锁存器反映到输出。若一个时钟周期内 $S$、$R$ 变化多次，$Q$ 也随之翻转多次，这种现象称为**空翻**。

表 6.5: 同步（电平触发）SR 触发器功能表

| $CLK$ | $S$ | $R$ | $Q$ | $Q^*$ |
|---|---|---|---|---|
| 0 | × | × | 任意 | $Q$（保持，输入被封锁） |
| 1 | 0 | 0 | 0/1 | $Q$（保持） |
| 1 | 0 | 1 | 任意 | 0（置 0） |
| 1 | 1 | 0 | 任意 | 1（置 1） |
| 1 | 1 | 1 | 任意 | 不定（禁止） |

空翻带来的三个问题：

1. 一个时钟周期内输出多次变化，电路的“次态”不再是时钟周期的单值函数，逻辑无法预期；
2. 抗干扰能力差：时钟高电平期间任何尖峰都会写入；
3. 存在 $SR=0$ 约束，使用不便。

**解决思路**：限制“一个时钟周期只允许状态改变一次”。两条技术路线：主从结构（脉冲触发）与边沿结构。

### 6.3.3　电平触发的 D 触发器（D 锁存器）

把 $S$ 端接输入 $D$、$R$ 端接 $\overline{D}$（用反相器由 $D$ 产生），从电路上永远满足 $SR=0$，得到单端输入的 D 锁存器。

$$Q^*=D \quad (CLK=1 \text{ 有效}), \qquad Q^*=Q \quad (CLK=0) \tag{6.4}$$

表 6.6: 电平触发 D 触发器（D 锁存器）功能表

| $CLK$ | $D$ | $Q^*$ |
|---|---|---|
| 0 | × | $Q$（锁存） |
| 1 | 0 | 0 |
| 1 | 1 | 1 |

动作特点：$CLK=1$ 期间输出**跟随**输入变化，称“透明”；$CLK$ 回到 0 的瞬间把当时的 $D$ 值锁存。逻辑符号为矩形框内标 $1D$、$C1$，$CLK$ 端不画小圆圈（高电平有效）。它仍是电平触发，同样存在“透明期多次翻转”的问题。

### 6.3.4　电平触发方式的动作特点与适用场合

- 动作条件：$CLK$ 为有效电平的**整个期间**都接收输入并更新状态。
- 适用场合：数据锁存、总线暂存、异步数据缓冲（$CLK$ 无效时数据被“冻结”）。
- 不适用场合：计数器、移位寄存器等要求“每来一个时钟只走一步”的电路（会出现空翻）。

## 6.4　脉冲触发的触发器

### 6.4.1　主从 SR 触发器的结构与两步动作

把两个**电平触发**的 SR 触发器串接：$G_5 \sim G_8$ 构成主触发器，$G_1 \sim G_4$ 构成从触发器，主触发器的时钟为 $CLK$，从触发器的时钟为 $\overline{CLK}$（由 $CLK$ 经反相得到）。

1. $CLK = 1$：主触发器按 $S$、$R$ 更新（$Q_{主}$ 随输入变化），从触发器因 $CLK_{从} = 0$ 被封锁，输出 $Q$ 保持；
2. $CLK$ 由 $1 \to 0$（下降沿）：主触发器被封锁、状态冻结，从触发器获得有效时钟，跟随 $Q_{主}$ 更新。





图 6.1: 主从结构：主、从两个电平触发器串接，时钟反相

因此一个时钟周期内输出**只可能改变一次**，空翻被克服。功能表与同步 SR 触发器相同（表 6.7），只是“采样时刻”由高电平期间改为下降沿。

表 6.7: 主从 SR 触发器功能表（与电平触发 SR 相同，作用时刻不同）

| $CLK$ | $S$ | $R$ | $Q$ | $Q^*$ | 说明 |
|---|---|---|---|---|---|
| × | × | × | 任意 | $Q$ | 保持原态 |
| ↓ | 0 | 0 | 0/1 | $Q$ | 保持 |
| ↓ | 0 | 1 | 任意 | 0 | 置 0（复位） |
| ↓ | 1 | 0 | 任意 | 1 | 置 1（置位） |
| ↓ | 1 | 1 | 任意 | 不定 | 禁止 |

**注意**：表中第一行 $CLK = \times$ 表示“该时钟周期内没有出现下降沿”，此时无论 $S$、$R$ 如何，状态一律保持。其余各行只在 $CLK = 1$ 期间 $S$、$R$ 保持不变时成立。若 $CLK = 1$ 期间输入有变化，从触发器的次态由**下降沿到来时刻主触发器的状态** $Q_{主}$ 决定，必须逐段推算。

### 6.4.2　主从 JK 触发器

主从 SR 触发器仍有 $SR = 0$ 约束。把输出 $Q$、$\overline{Q}$ 交叉反馈到输入端，使 $S = J\overline{Q}$、$R = KQ$，则 $S$、$R$ 永远不可能同时为 1（因为 $Q$ 与 $\overline{Q}$ 互补），约束条件被自动满足，得到主从 JK 触发器。这对反馈线在集成电路内部已经接好，外部只引出 $J$、$K$。

$$\boxed{Q^* = J\overline{Q} + \overline{K}\,Q} \qquad \text{(下降沿更新)} \tag{6.5}$$

表 6.8: 主从 JK 触发器功能表

| $J$ | $K$ | $Q$ | $Q^*$ | 功能 |
|---|---|---|---|---|
| 0 | 0 | 0 | 0 | 保持 |
| 0 | 0 | 1 | 1 | 保持 |
| 0 | 1 | 0 | 0 | 置 0（复位） |
| 0 | 1 | 1 | 0 | 置 0（复位） |
| 1 | 0 | 0 | 1 | 置 1（置位） |
| 1 | 0 | 1 | 1 | 置 1（置位） |
| 1 | 1 | 0 | 1 | 翻转（计数） |
| 1 | 1 | 1 | 0 | 翻转（计数） |

功能概括：$J=K=0$ 保持、$J\neq K$ 置位或复位、$J=K=1$ 计数翻转，四种功能齐全，故称“万能触发器”。有些集成 JK 触发器的 $J$、$K$ 各有多个输入端，它们之间是**与**的关系（$J=J_1J_2\cdots$）。

### 6.4.3　一次翻转问题

主从 JK 的 $J$、$K$ 经反馈与 $Q$ 相关，因此主触发器在 $CLK=1$ 期间**只可能翻转一次**：

- 若 $Q=0$，则 $S=J\overline{Q}=J$ 才可能为 1，只允许 $J=1$ 的信号进入主触发器；
- 若 $Q=1$，则 $R=KQ=K$ 才可能为 1，只允许 $K=1$ 的信号进入主触发器。

一旦主触发器翻转，$Q_{主}$ 变化会立即封锁相反方向的输入通路，此后 $J$、$K$ 再怎么变都不会使 $Q_{主}$ 复原。若 $CLK=1$ 期间有干扰脉冲进入，$Q_{主}$ 被错误置位并保持到下降沿，导致输出错误——这就是**一次翻转**造成的抗干扰缺陷。

**易错点**：把“一次翻转”当成优点。它只是把“多次翻转”压缩成“一次”，本质仍是 $CLK$ 高电平期间接收输入，抗干扰能力不如边沿触发。

### 6.4.4　脉冲触发方式的动作特点

1. **分两步动作**：$CLK=1$ 时主触发器接收输入、从触发器保持；$CLK$ 下降沿到后，从触发器按 $Q_{主}$ 翻转，故输出一个周期只变一次。
2. **主触发器在 $CLK=1$ 期间的行为**：主从 SR 可随输入多次翻转；主从 JK 只可能翻转一次。
3. **异步端的作用**：有异步置 0/置 1 时，主、从触发器**同时**被复位/置位。
4. **波形画法**：不能简单看“边沿时刻的 $J$、$K$”。必须先判断 $CLK=1$ 期间主触发器是否被置位，再决定下降沿时从触发器跟随什么。

## 6.5　边沿触发的触发器

边沿触发的目标是：次态**仅**由时钟上升沿（或下降沿）到达时刻的输入决定，与时钟其他时刻的输入无关。常见实现有四种：两个电平触发 D 触发器串接、CMOS 传输门结构、维持阻塞结构、利用门传输延迟的结构。

### 6.5.1　用两个电平触发 D 触发器构成的边沿触发器

$FF_1$、$FF_2$ 都是电平触发的 D 触发器，$CLK_1 = CLK$，$CLK_2 = \overline{CLK}$。

1. $CLK = 0$：$FF_1$ 透明，$Q_1$ 跟随 $D$；$FF_2$ 封锁，$Q$ 保持。
2. $CLK$ 上升沿：$FF_1$ 被封锁，把**前沿到达前一瞬间**的 $D$ 锁存下来；同时 $FF_2$ 变为透明，把 $Q_1$ 送到输出。
3. $CLK = 1$：$FF_2$ 保持，$FF_1$ 隔离输入，$D$ 的变化不再影响输出。

故为**上升沿触发的 D 触发器**，特性方程 $Q^* = D$，逻辑符号 $CLK$ 端无小圆圈。

### 6.5.2　CMOS 传输门边沿触发器

主、从两级各由一对 CMOS 传输门（$TG_1 \sim TG_4$）与反相器构成，两组传输门由 $CLK$、$\overline{CLK}$ 反相控制：

1. $CLK = 0$：$TG_1$ 通、$TG_2$ 断 $\Rightarrow Q_1 = D$，主级跟随输入；$TG_3$ 断、$TG_4$ 通 $\Rightarrow$ 从级反馈通路接通，自锁保持 $Q$。
2. $CLK$ 上升沿后：$TG_1$ 断、$TG_2$ 通 $\Rightarrow$ 主级锁存前沿前的 $D$；$TG_3$ 通、$TG_4$ 断 $\Rightarrow Q^* = D$，反馈断开不锁存。
3. $CLK = 1$ 期间：主级隔离输入，输出保持不变；直到下一个上升沿才可能改变。

结论：上升沿触发的 D 触发器。传输门结构的静态功耗极低，是 CMOS 集成触发器的标准形式。

### 6.5.3　维持阻塞触发器

TTL 工艺的边沿触发器，由 6 个与非门 $G_1 \sim G_6$ 构成，$G_1$、$G_2$ 为基本锁存器，$G_3$、$G_4$ 为输入控制门，$G_5$、$G_6$ 与三条内部反馈线（(1) 置 1 线、(2) 维持线与置 1 阻塞线、(3) 置 0 阻塞线）配合完成“边沿采样 + 期间封锁”。

1. $CLK = 0$：$G_3$、$G_4$ 被封锁，输出均为高电平，触发器保持原态；
2. $CLK$ 上升沿：$G_6$ 输出 $\overline{D}$、$G_5$ 输出 $D$，经 $G_3$、$G_4$ 使 $Q = D$，完成一次采样；
3. $CLK = 1$：$G_3$、$G_4$ 虽开启，但两者输出必有一个为 0；该 0 一方面封锁 $G_5$ 或 $G_6$，使 $D$ 的数据通路断开，另一方面通过维持线/阻塞线把锁存器的状态“顶住”，$D$ 再变也写不进去。

维持阻塞触发器为**上升沿触发**，设有低电平有效的异步置位端 $\overline{S_D}$、复位端 $\overline{R_D}$。

### 6.5.4　边沿 JK 触发器

利用门电路传输延迟时间的差异（时钟经不同路径到达两个输入门的时间不同）实现边沿采样，其逻辑符号的 $CLK$ 端画小圆圈，为**下降沿触发的边沿 JK 触发器**，功能表与主从 JK 完全相同。

### 6.5.5　边沿触发方式的动作特点

1. 次态仅取决于时钟**有效沿到达瞬间**的输入，其余时刻输入任意变化都不影响输出；
2. 无空翻、无一次翻转，抗干扰能力最强，工作频率最高；
3. 必须满足**建立时间**与**保持时间**：输入在有效沿前后的一小段时间内必须稳定，否则可能进入亚稳态。

### 6.5.6　异步置位、复位端（直接置位/复位端）

集成触发器除时钟端外，一般还有 $\overline{S_D}$（异步置 1）、$\overline{R_D}$（异步置 0）两个端子，它们 **低电平有效、不受时钟控制、优先级最高**。

表 6.9: 带异步端的触发器完整功能表（以 $\overline{S_D}$、$\overline{R_D}$ 低有效为例）

| $\overline{R_D}$ | $\overline{S_D}$ | $CLK$ | $Q$ | $Q^*$ | 说明 |
|---|---|---|---|---|---|
| 0 | 1 | × | × | 0 | 异步置 0，与时钟无关 |
| 1 | 0 | × | × | 1 | 异步置 1，与时钟无关 |
| 0 | 0 | × | × | 不定 | 禁止（两输出同时为 1） |
| 1 | 1 | 有效沿 | —— | 按 $J,K/D$ 更新 | 正常工作 |
| 1 | 1 | 无效 | —— | $Q$ | 保持 |

**易错点：**

1. 画波形时漏查异步端。异步端一旦有效，无论时钟处于什么状态、处于什么时刻，输出立即被强制。
2. 认为异步端“只在上电时用”。它常用于系统初始化、计数器强制归零，是设计中的常用手段。
3. 正常工作时应把 $\overline{S_D}$、$\overline{R_D}$ 接**高电平**（悬空的 TTL 输入端等效高电平，但 CMOS 严禁悬空）。

## 6.6　触发器的逻辑功能及其描述方法

不论内部结构如何，触发器对外表现的逻辑功能只有五种，用**特性表、特性方程、状态转换图、时序图**描述。

### 6.6.1　SR 触发器

$$\begin{cases} Q^* = S + \overline{R}\,Q \\ SR = 0 \quad \text{(约束条件)} \end{cases} \tag{6.6}$$

具有置 1、置 0、保持三种功能，无翻转功能；两个输入端不能同时有效。

### 6.6.2　JK 触发器

$$Q^* = J\overline{Q} + \overline{K}\,Q \tag{6.7}$$

具有保持、置 0、置 1、翻转全部四种功能，无约束条件，是功能最全的触发器。

### 6.6.3　T 触发器与 $T'$ 触发器

$$Q^* = T\overline{Q} + \overline{T}\,Q = T \oplus Q \tag{6.8}$$

$T=0$ 保持、$T=1$ 翻转。若把 $T$ 固定接 1（即 $J=K=1$），则 $Q^*=\overline{Q}$，每来一个时钟必翻转一次，称 $T'$ **触发器**（计数型触发器），是构成二进制计数器的最基本单元。

### 6.6.4　D 触发器

$$Q^* = D \tag{6.9}$$

只有置 0、置 1 两种功能（$Q^*$ 只由 $D$ 决定，与 $Q$ 无关），用于数据锁存与移位。

### 6.6.5　五种触发器特性方程汇总

表 6.10: 按逻辑功能分类的触发器汇总

| 类型 | 特性方程 | 约束条件 | 功能与用途 |
|---|---|---|---|
| SR | $Q^* = S + \overline{R}Q$ | $SR=0$ | 置 1、置 0、保持；结构最简单 |
| JK | $Q^* = J\overline{Q} + \overline{K}Q$ | 无 | 功能最全，可实现其余各类 |
| T | $Q^* = T\overline{Q} + \overline{T}Q$ | 无 | 保持/翻转，计数专用 |
| $T'$ | $Q^* = \overline{Q}$ | 无 | 每个时钟必翻转，二分频 |
| D | $Q^* = D$ | 无 | 跟随/锁存，移位寄存器专用 |

### 6.6.6　四种描述方法及其用途

表 6.11: 触发器逻辑功能的描述方法

| 方法 | 形式 | 主要用途 |
|---|---|---|
| 特性表 | 输入、现态、次态三栏表 | 直观，适合查功能、列真值 |
| 特性方程 | 次态的逻辑表达式 | 分析/设计时代入驱动方程 |
| 状态转换图 | 圆圈表示状态、箭头标输入条件 | 观察状态迁移、判断自启动 |
| 时序图（波形图） | 时间轴上的电平波形 | 分析动态行为、验证时序 |
| 驱动表 | 由“现态 $\rightarrow$ 次态”反求输入 | 设计时由状态方程反推驱动方程 |

### 6.6.7　触发器之间的功能转换

**转换原则：**目标触发器的特性方程必须与原触发器的特性方程在相同输入下给出相同次态。做法是把目标方程“凑”成原触发器特性方程的形式，再逐项对比系数。

1. **JK $\rightarrow$ D：**令 $Q^* = J\overline{Q} + \overline{K}Q = D = D(\overline{Q}+Q) = D\overline{Q} + DQ$，对比得 $J=D,\ K=\overline{D}$。
2. **JK $\rightarrow$ T：**$Q^* = T\overline{Q} + \overline{T}Q$，对比得 $J=K=T$。

3. **JK** $\to T'$：$T=1$，故 $J=K=1$。
4. **D** $\to$ **JK**：$Q^*=D$，令 $D=J\overline{Q}+\overline{K}Q$，用与门/或门/非门综合该式。
5. **D** $\to$ **T**：$D=T\overline{Q}+\overline{T}Q=T\oplus Q$。
6. **D** $\to T'$：$D=\overline{Q}$，把 $\overline{Q}$ 反馈到 $D$ 端即可。

表 6.12: 触发器功能转换的输入连接关系

| 原触发器 → 目标 | 输入端的连接 | 所需附加门 |
|---|---|---|
| JK → D | $J=D,\ K=\overline{D}$ | 1 个反相器 |
| JK → T | $J=K=T$ | 无 |
| JK → $T'$ | $J=K=1$ | 无 |
| D → JK | $D=J\overline{Q}+\overline{K}Q$ | 与门、或门、非门 |
| D → T | $D=T\oplus Q$ | 1 个异或门 |
| D → $T'$ | $D=\overline{Q}$ | 1 个反相器 |

**易错点**：功能转换只改变**逻辑功能**，不改变**触发方式**。用下降沿主从 JK 触发器接成 D 触发器，得到的仍是下降沿触发的 D 触发器，不能当上升沿器件使用。

### 6.6.8　电路结构、逻辑功能与触发方式的关系

1. **结构与功能之间没有固定对应关系**：SR 功能既可用电平结构实现，也可用主从结构实现；JK 功能既有主从结构，也有维持阻塞、边沿结构。
2. **结构与触发方式之间有固定对应关系**：电平结构 ⇒ 电平触发；两级串接主从结构 ⇒ 脉冲触发（下降沿更新）；双锁存器/维持阻塞/传输延迟结构 ⇒ 边沿触发。

表 6.13: 结构 → 触发方式的对应关系

| 结构 | 触发方式 | 状态更新时间 |
|---|---|---|
| 基本 SR 锁存器 | 直接电平触发（无时钟） | 输入变化的任意时刻 |
| 同步（门控）结构 | 电平触发 | $CLK$ 有效电平全程 |
| 主从结构（两级串接） | 脉冲触发 | $CLK$ 下降沿（有效沿） |
| 双 D 锁存器 / 传输门 / 维持阻塞 | 边沿触发 | $CLK$ 上升沿或下降沿 |

逻辑符号的读法：

- $CLK$ 端**画小圆圈**：下降沿触发或低电平有效；不画圆圈：上升沿触发或高电平有效。
- $CLK$ 端标“$\wedge$”（三角）：边沿触发；标“$\neg$”或双线：主从脉冲触发。
- 输入端标“$1J/1K/1D$”：受时钟控制的功能输入端；标“$\overline{S_D}/\overline{R_D}$”：不受时钟控制的异步端。

### 6.6.9　触发器波形图的绘制方法

**标准步骤：**

1. 写出每个触发器的特性方程，并单独列出**异步置 0/置 1 端**、$CLK$ 端的逻辑表达式；
2. 标出初始状态，并在每一步都优先检查异步端是否有效；
3. 特性方程**只在时钟条件满足时成立**（有效沿/有效电平），其余时刻触发器保持；
4. 按时钟分段推进：确定每个有效沿（或每个有效电平区间）到来时刻的输入值，代入方程求次态；
5. 主从结构按“$CLK=1$ 期间主触发器怎么变、下降沿时从触发器跟什么”分两步推；
6. 边沿结构按“有效沿到来**之前**的稳定输入”决定次态，注意传输延迟。

表 6.14: 三类触发器画波形时的判断依据

| 类型 | 何时更新 | 判断依据 |
|---|---|---|
| 电平触发（锁存器） | $CLK$ 有效电平全程 | 该电平区间内的输入值，输入变则输出变 |
| 主从（脉冲）触发 | $CLK$ 有效沿（通常下降沿） | 下降沿时刻主触发器的状态 $Q_{主}$ |
| 边沿触发 | $CLK$ 有效沿 | 有效沿**之前**瞬间的稳定输入 |

**易错点：**

1. 在无效时钟区间内让输出跟着输入变化——只有电平触发才允许。
2. 忽略输入与时钟沿“同时跳变”的情况。边沿触发器此时状态由跳变前的值决定（理想情况），实际电路可能出现亚稳态。
3. 画完不检查 $Q$ 与 $\overline{Q}$ 是否始终互补。

## 6.7　触发器的动态特性（自学）

静态特性只回答“稳态是什么”，动态特性回答“要多快、要多稳”。工程上关注四个参数：

- **传输延迟** $t_{pd}$：从有效时钟沿到输出稳定所经历的时间；
- **建立时间** $t_{set}$：输入数据必须在有效时钟沿**之前**提前稳定的最短时间；
- **保持时间** $t_h$：输入数据在有效时钟沿**之后**必须继续保持的最短时间；
- **最高时钟频率** $f_{\max}$：由 $t_{pd}$、$t_{set}$ 与组合逻辑延迟共同限制，$f_{\max}$ 随级联级数增加而下降。

边沿触发器之所以对 $t_{set}$、$t_h$ 敏感，是因为它在极短的边沿窗口内采样，窗口内输入不稳定就可能采到中间电平而进入亚稳态。

## 6.8　集成触发器及其应用

市场上常见的集成触发器只有 JK 与 D 两大类。选型时不仅要看逻辑功能，还必须看**触发方式**与**异步端极性**。

### 6.8.1　集成 JK 触发器 74LS112

双 JK 触发器，**下降沿触发**，带低电平有效的异步置 1 端 $\overline{S_D}$ 与异步置 0 端 $\overline{R_D}$。

表 6.15: 74LS112 功能表

| $\overline{R_D}$ | $\overline{S_D}$ | $CLK$ | $J$ | $K$ | $Q^{n+1}$ | 功能 |
|---|---|---|---|---|---|---|
| 0 | 1 | × | × | × | 0 | 异步置 0 |
| 1 | 0 | × | × | × | 1 | 异步置 1 |
| 0 | 0 | × | × | × | 不定 | 禁止 |
| 1 | 1 | ↓ | 0 | 0 | $Q^n$ | 保持 |
| 1 | 1 | ↓ | 0 | 1 | 0 | 置 0 |
| 1 | 1 | ↓ | 1 | 0 | 1 | 置 1 |
| 1 | 1 | ↓ | 1 | 1 | $\overline{Q^n}$ | 翻转 |

### 6.8.2　集成 D 触发器 74LS74

双 D 触发器，**上升沿触发**，$\overline{S_D}$、$\overline{R_D}$ 低电平有效且优先于时钟。

表 6.16: 74LS74 功能表

| $\overline{R_D}$ | $\overline{S_D}$ | $CLK$ | $D$ | $Q^{n+1}$ |
|---|---|---|---|---|
| 0 | 1 | × | × | 0 |
| 1 | 0 | × | × | 1 |
| 0 | 0 | × | × | 不定 |
| 1 | 1 | ↑ | 0 | 0 |
| 1 | 1 | ↑ | 1 | 1 |
| 1 | 1 | 0 或 1 | × | $Q^n$ |

### 6.8.3　两个典型应用电路

1. **无抖动单按钮开关**：按钮 $S$ 每按一次只给触发器一个下降沿，触发器接成计数形式（$J = K = 1$），输出 $Q$ 每按一次翻转一次，经三极管驱动继电器即可实现“按一下通、再按一下断”。机械抖动的多个脉冲被触发器“整形成一次”。

2. **同步单脉冲发生器**：用两个 74LS74 借助 $CLK$ 产生两个起始时刻不同的脉冲，再由与非门选通，输出脉宽等于一个 $CLK$ 周期、与 $CLK$ 严格同步的单脉冲。它与按钮机械触点产生的毛刺无关，可用于设备启动、系统调试与检测。

表 6.17: 常用集成触发器

| 型号 | 功能 | 触发方式 | 备注 |
|---|---|---|---|
| 74LS74 | 双 D 触发器 | 上升沿 | 异步端低有效 |
| 74LS112 | 双 JK 触发器 | 下降沿 | 异步端低有效 |
| 74LS175 | 四 D 触发器 | 上升沿 | 常作 4 位数码寄存器 |
| 74LS75 | 四 D 锁存器 | 高电平 | 电平触发，透明 |
| CC4013 | 双 D 触发器 | 上升沿 | CMOS，功耗低 |
| CC4027 | 双 JK 触发器 | 上升沿 | CMOS |

### 6.8.4　集成触发器选型要点

## 6.9　寄存器

### 6.9.1　寄存器的定义与分类

**寄存器**是用于寄存一组二值代码的电路，$n$ 位寄存器由 $n$ 个触发器加若干附加逻辑门组成，可存放一组 $n$ 位二进制代码。

表 6.18: 寄存器的分类

| 分类依据 | 类别 | 特点 |
|---|---|---|
| 功能 | 数码寄存器 | 只并行存入/取出，不移位 |
| | 移位寄存器 | 在时钟作用下逐位移动 |
| 输入方式 | 并行输入 | 各位同时送入，速度快 |
| | 串行输入 | 逐位送入，占用引脚少、需多个时钟 |
| 输出方式 | 并行输出 | 各位同时取出 |
| | 串行输出 | 从末级逐位取出 |

### 6.9.2　数码寄存器

由 $n$ 个 D 触发器并联构成，共用同一个时钟，带全局异步清零端。工作分三步：

1. **清零**：$\overline{R_D}$ 有效，各位同时置 0，清除旧数据；
2. **送数**：并行数据 $D_0 \sim D_{n-1}$ 加在各触发器 $D$ 端，来一个时钟（或使能为高）后同时写入；
3. **取数**：从 $Q_0 \sim Q_{n-1}$ 同时读出，取数过程不破坏原数据（读出是非破坏性的）。

电平触发的 74LS75 与边沿触发的 74LS175 都是 4 位数码寄存器，前者在时钟高电平期间透明，后者只在上升沿取样。

### 6.9.3　移位寄存器

把 $n$ 个 D 触发器首尾相接，前一级的 $Q$ 接后一级的 $D$，共用同一时钟，即构成**移位寄存器**。串行输入 $D_I$ 进第一级，$Q_0 \sim Q_{n-1}$ 为并行输出，末级 $Q_{n-1}$ 为串行输出。

- **移位原理**：每一个时钟有效沿，$Q_i^* = Q_{i-1}$，数据整体向高位移一位，$D_I$ 进入最低位。
- **为什么能“同时”移位**：触发器有传输延迟 $t_{pd}$，时钟沿到达时各级读到的都是前一级**原来的**状态，故不会出现“一个时钟内数据穿透多级”的错误。
- **串行存入 $n$ 位数据**需要 $n$ 个时钟周期；若同时用并行输出，则第 $n$ 个时钟后数据已就位。

表 6.19: 4 位右移寄存器串行存入 1011 的过程（自低位起逐位送入）

| 时钟 | 串行输入 $D_I$ | $Q_0$ | $Q_1$ | $Q_2$ | $Q_3$ |
|---|---|---|---|---|---|
| 0（清零） | —— | 0 | 0 | 0 | 0 |
| 1 | 1 | 1 | 0 | 0 | 0 |
| 2 | 1 | 1 | 1 | 0 | 0 |
| 3 | 0 | 0 | 1 | 1 | 0 |
| 4 | 1 | 1 | 0 | 1 | 1 |

4 个时钟后 $Q_3Q_2Q_1Q_0 = 1011$，与送入顺序一致。若要串行取出，需再经 4 个时钟从末级逐位读出。左移与右移只是连接方向相反；把两者用控制门组合起来即得双向移位寄存器（74LS194，见“时序逻辑电路”一章）。

### 6.9.4　寄存器的扩展与工程要点

- **位数扩展**：多片并联，时钟与清零端共用，数据端按位拼接。
- **串并转换**：串行输入 + 并行输出即“串 $\rightarrow$ 并”，反之为“并 $\rightarrow$ 串”，是通信接口的基本功能。
- **数值运算**：左移一位相当于乘 2，右移一位相当于除 2（对无符号二进制数成立）。
- **延时**：$n$ 级移位寄存器可把信号延迟 $n$ 个时钟周期。

## 6.10　存储器

### 6.10.1　基本结构与主要指标

存储器由四部分组成：**地址译码器、存储矩阵、读写控制电路、三态输入/输出电路**。

- **地址线 $n$ 根**：经译码产生 $2^n$ 根字线，每根字线选中一个字（一行存储单元）；
- **数据线（位线） $m$ 根**：一个字的 $m$ 位同时读出或写入；
- **容量**：字数 $\times$ 位数 $= 2^n \times m$，如 $1024 \times 8$ 位 $= 1\,\mathrm{K} \times 8$。

每个“字线 $\times$ 位线”的交叉点就是一个**存储单元**，存放 1 位二进制数。

### 6.10.2　只读存储器 ROM

#### 结构与工作原理

ROM 中数据在出厂或编程时写入，正常工作时**只能读出、不能改写**，断电后数据不丢失（非易失）。以二极管 ROM 为例：$n=2$ 根地址线经译码器产生 4 根字线 $W_0 \sim W_3$，4 根位线 $D_0 \sim D_3$ 经三态门输出。某个交叉点上接有二极管（或其他器件），则该位存 1；没有器件则存 0。

读出过程：地址 $A_1A_0$ 经译码使对应字线为高电平，该字线上接有器件的位线被拉高，经三态门输出，其余位线保持低电平。$EN'=0$ 时三态门导通、数据输出；$EN'=1$ 时输出高阻，便于与其他芯片共享数据总线。

#### 阵列观点

ROM 的存储矩阵可看作两级阵列的级联：

- **与阵列**（地址译码器）：产生 $2^n$ 个最小项（字线），结构固定；
- **或阵列**（存储矩阵）：把选中的字线“或”到位线，交叉点是否有器件决定该位取 1 还是 0。

因此 ROM 的本质是“**固定的与阵列 + 可编程的或阵列**”，这也是它能直接实现组合逻辑函数的根本原因。

#### ROM 的分类

表 6.20: 各类 ROM 的写入/擦除方式

| 类型 | 写入方式 | 能否改写 | 典型用途 |
|---|---|---|---|
| 掩模 ROM | 制造时由掩模版决定 | 不能 | 大批量固定程序、字库 |
| PROM | 用户用编程器熔断熔丝，一次性 | 不能 | 小批量、样机 |
| EPROM | 紫外线擦除后重写 | 可（需拆下） | 开发阶段 |
| EEPROM | 电信号擦除、按字节改写 | 可 | 参数存储 |
| Flash（闪存） | 电信号擦除、按块改写 | 可 | U 盘、手机、固态盘 |

Flash 为压缩单元面积去掉了选通管，改用叠栅 MOS 管：向浮栅充电利用雪崩注入，放电利用隧道效应，故写入与擦除的电压、时间不同，擦除按“块”进行。

### 6.10.3　随机存储器 RAM

RAM 可随时读出、随时写入，断电后信息丢失（易失）。

#### 静态 RAM（SRAM）

- **片选** $\overline{CS}$：$\overline{CS}=0$ 时芯片工作；$\overline{CS}=1$ 时 I/O 口为高阻，芯片不工作，可与总线脱开。
- **读写控制** $\overline{R/W}$：$=1$ 时读（存储单元的数据送到 I/O 口）；$=0$ 时写（I/O 口的数据写入存储单元）。

- **存储单元**：六管 N 沟道增强型 MOS 单元。$T_1 \sim T_4$ 构成基本 RS 触发器作为存储核心，$T_5$、$T_6$ 为门控管；行选 $X_i = 1$ 时该行被选中，$T_5$、$T_6$ 导通，$Q$、$\overline{Q}$ 与位线 $B_j$、$\overline{B_j}$ 接通；再由列选 $Y_j$ 把该列接到读写缓冲器。
- 只要不断电，触发器自锁即可保持数据，**不需要刷新**；但单元管数多，集成度较低、功耗较大。

#### 动态 RAM（DRAM）

以 MOS 管栅极电容存储电荷，靠电荷有无表示 1/0，单元只需一个管子加一个电容，集成度远高于 SRAM。电容电荷会泄漏，必须在电荷失效前周期性**刷新**（读出后原样写回），刷新由内部或外部刷新电路完成。DRAM 速度快、密度高、成本低，是主存的首选；SRAM 速度快但密度低，多用作 Cache。

表 6.21: SRAM 与 DRAM 对比

| 项目 | SRAM（静态） | DRAM（动态） |
|---|---|---|
| 存储原理 | 双稳态触发器自锁 | 栅极电容存储电荷 |
| 单元管数 | 6 管 | 1 管 + 1 电容 |
| 是否刷新 | 不需要 | 需周期性刷新 |
| 集成度 | 较低 | 高 |
| 速度 | 快 | 较慢（有刷新开销） |
| 典型用途 | Cache、小容量高速缓存 | 主存储器 |

### 6.10.4　存储器容量的扩展

#### 位扩展

字数够、位数不够时使用：把多片的**地址线、读写控制线、片选线全部并联**，数据线按位分组，各片同时工作，共同拼出一个更宽的字。例如用 8 片 $1024 \times 1$ 位 RAM 可构成 $1024 \times 8$ 位存储器：8 片的 $A_0 \sim A_9$、$\overline{CS}$、$\overline{R/W}$ 并联，8 根数据线分别接 8 片的 I/O 端。

#### 字扩展

位数够、字数不够时使用：低位地址并联到各片的地址端，**高位地址经译码器产生各片的片选信号**。以 4 片 $256 \times 8$ 位 RAM 构成 $1024 \times 8$ 位存储器为例：

1. 数据线 $IO_0 \sim IO_7$ 四片并联，作为总的 8 位数据口；
2. 地址线 $A_0 \sim A_7$ 四片并联，每片内部寻址 256 个字；
3. $\overline{R/W}$ 四片并联，统一控制读写；
4. 高位地址 $A_8$、$A_9$ 送 2 线—4 线译码器，译码输出 $\overline{Y_0} \sim \overline{Y_3}$ 分别接四片的 $\overline{CS}$。

#### 字位同时扩展

容量既不够宽也不够深时，先做位扩展组成足够宽的字，再做字扩展组成足够的字数，两级扩展可叠加使用。

**易错点：**

表 6.22: $1024 \times 8$ 存储器的地址分配

| $A_9$ | $A_8$ | $\overline{CS_1}$ | $\overline{CS_2}$ | $\overline{CS_3}$ | $\overline{CS_4}$ | 选中地址范围 |
|---|---|---|---|---|---|---|
| 0 | 0 | 0 | 1 | 1 | 1 | $000 \sim 255$（$A_7 \sim A_0$） |
| 0 | 1 | 1 | 0 | 1 | 1 | $256 \sim 511$ |
| 1 | 0 | 1 | 1 | 0 | 1 | $512 \sim 767$ |
| 1 | 1 | 1 | 1 | 1 | 0 | $768 \sim 1023$ |

1. 位扩展时误把数据线也并联到同一根总线上——那样各片会同时驱动总线造成冲突，位扩展必须**按位分线**。
2. 字扩展时把高位地址也接到各片地址端，导致片内地址与片选重复译码。
3. 忘记三态：多片共享数据线时，未被选中的片子必须处于高阻，因此 $\overline{CS}$ 必须参与控制。

### 6.10.5　用存储器实现组合逻辑函数

**原理**：把输入变量接地址端，则每根字线对应一个最小项；数据线输出即为这些最小项之“或”。因此 ROM 天然是一个“查表型”多输出组合逻辑电路：地址就是输入组合，数据就是函数值。

**实现步骤**：

1. 把每个输出函数化为最小项之和 $Y_i = \sum m(\cdots)$；
2. 确定容量：地址位数 $n =$ 输入变量个数，字数 $= 2^n$；数据位数 $m =$ 输出函数个数；
3. 按最小项编号在存储矩阵对应交叉点“打点”（存 1），其余存 0；
4. 输入变量接地址端，数据端即为各输出函数。

由于与阵列固定、或阵列可编程，ROM 在需要“多输入、多输出、任意真值表”的场合比用门电路搭建更简洁，典型应用是字符发生器（如八段/七段字符显示器：地址为字符编码，数据为各段的亮灭代码）。

## 6.11　本章小结

- 触发器是 1 位存储单元；两个稳定状态靠正反馈自锁，靠时钟控制更新。
- 结构演变：基本 SR 锁存器 $\rightarrow$ 电平（同步）$\rightarrow$ 脉冲（主从）$\rightarrow$ 边沿，每一步解决上一级的一个缺陷。
- 触发方式由结构决定：电平触发在有效电平全程响应（有空翻）；主从结构在有效沿更新（有一次翻转）；边沿触发只在沿上采样（抗干扰最好）。
- 逻辑功能与结构无关：SR（有约束）、JK（万能）、T/$T'$（计数）、D（锁存/移位），四类特性方程必须记牢。
- 异步置位/复位端低电平有效、优先于时钟，分析波形时每步都要先查。
- 寄存器 $= n$ 个触发器 + 附加门；数码寄存器并行存取，移位寄存器逐位移动，可实现串并转换与乘除 2。
- 存储器容量 $= 2^n \times m$；位扩展并联地址与片选、分开数据线；字扩展用高位地址译码产生片选。

- ROM = 固定与阵列 + 可编程或阵列，可直接实现多输出组合逻辑函数。

# 第七章　时序逻辑电路

时序逻辑电路是数字系统中最“有记忆”的部分：它的输出不仅与当前输入有关，还与电路过去经历的状态有关。本章解决三个问题——**给定电路怎么分析**（求状态方程、状态表、状态图、时序图）、**给定任务怎么设计**（状态表 → 化简 → 编码 → 驱动方程 → 逻辑图）、**常用模块怎么用**（寄存器、计数器、顺序脉冲与序列信号发生器）。

## 7.1　概述

### 7.1.1　时序逻辑电路的定义

若电路在任意时刻的输出不仅取决于当时的输入信号，而且还取决于电路原来的状态，则称为**时序逻辑电路**。与组合电路相比，多了“状态”这一维，因此分析方法必须引入状态变量与时间顺序。

### 7.1.2　结构特点

时序逻辑电路由两部分组成：

1. **组合逻辑电路**：接收外部输入 $X$ 与存储电路反馈回来的现态 $Q$，产生输出 $Y$ 与触发器的驱动信号 $Z$；
2. **存储电路（触发器）**：在时钟控制下把驱动信号 $Z$ 转换为新的状态 $Q^*$。

两个结构特点必须同时满足，才构成时序电路：

- 包含组合逻辑电路和存储电路两部分；
- 存储电路的输出状态**必须反馈**到组合逻辑电路的输入端，与外部输入一起共同决定输出。





图 7.1: 时序逻辑电路的通用结构

### 7.1.3　三个描述方程组

1. **输出方程**：$Y = F(X, Q)$，即 $y_j = f_j(x_1, \ldots, x_i, q_1, \ldots, q_l)$；
2. **驱动方程（激励方程）**：$Z = G(X, Q)$，即各触发器输入端（$J, K$ 或 $D$ 或 $T$）的逻辑表达式；
3. **状态方程**：$Q^* = H(Z, Q)$，即把驱动方程代入触发器特性方程后得到的次态表达式。

三者的关系是“层层代入”：**驱动方程 + 触发器特性方程 ⇒ 状态方程**；输出方程与状态方程共同决定电路功能。描述一个时序电路，这三个方程缺一不可。

### 7.1.4　时序逻辑电路的分类

表 7.1: 时序逻辑电路的分类

| 分类依据 | 类型 | 特征 |
|---|---|---|
| 触发器时钟是否统一 | 同步时序电路 | 所有触发器共用一个时钟，同时翻转 |
| | 异步时序电路 | 各触发器时钟不同，翻转有先有后 |
| 输出与输入的关系 | 米利（Mealy）型 | $Y = F(X, Q)$，输出与输入、状态都有关 |
| | 穆尔（Moore）型 | $Y = F(Q)$，输出只与状态有关 |

**米利型与穆尔型的判别方法**：看输出端到输入端有没有“直通”的组合逻辑通路。若存在一条从外部输入出发、不经过任何触发器就到达输出端的通路，则为米利型；否则为穆尔型。穆尔型是米利型的特例，其输出在时钟间隔内保持稳定，抗干扰更好。

## 7.2　时序逻辑电路的分析方法

分析的任务是：给定电路图，求出它的状态转换规律，指出它实现什么逻辑功能。同步电路与异步电路的差别只在于“状态在什么时候更新”，步骤框架相同。

### 7.2.1　同步时序电路的分析步骤

1. 由逻辑图写出每个触发器的**驱动方程**（各触发器输入端的表达式）；
2. 把驱动方程代入所用触发器的**特性方程**，得到每个触发器的**状态方程**；
3. 由逻辑图写出电路的**输出方程**；
4. 由状态方程与输出方程列出**状态转换表**（遍历现态求次态与输出）；
5. 由状态表画出**状态转换图**与**时序图**，归纳电路的逻辑功能。

其中第 1、2、3 步是“读图写式”，第 4、5 步是“由式到表、由表到功能”，第 5 步是得分点，必须写出功能名称。

#### 驱动方程与状态方程的书写

- JK 触发器：$Q^* = J\overline{Q} + \overline{K}Q$，故驱动方程要分别写出 $J_i$ 与 $K_i$；
- D 触发器：$Q^* = D$，驱动方程就是状态方程，最省事；
- T 触发器：$Q^* = T\overline{Q} + \overline{T}Q$，只需写 $T_i$。

写状态方程时应把结果整理为“与或式”，便于与状态表对照；不必强行化成最简式，但同一变量不要重复出现。

#### 状态转换表的列法

1. 先确定现态变量的排列顺序（如 $Q_3Q_2Q_1$）并选一个初始状态；
2. 把现态代入状态方程求出次态，把次态作为下一行现态继续推，得到主循环；
3. 主循环闭合后，再把未出现过的状态逐个代入，检查它们是否也能进入主循环（自启动校验）；
4. 表中每行同时填输出值，最后一行回到初始状态。

#### 状态转换图与时序图

- **状态转换图**：一个圆圈代表一个状态（圈内写编码），一条有向箭头代表一次状态迁移，箭头旁标注“输入/输出”；米利型的标注含输入，穆尔型只标输出。
- **时序图**：按时间轴画出时钟与各 $Q$ 端的波形。同步电路各触发器同时翻转，波形在同一个时钟沿变化，画起来最规整。

### 7.2.2　逻辑功能的归纳

状态表出来后，按以下顺序命名功能：

1. 数一数有效循环中有几个状态：$M$ 个状态即 $M$ 进制计数器；
2. 看状态编码是否按二进制递增/递减：递增为加法计数器，递减为减法计数器；
3. 看输出端在该循环的哪个状态为 1：一般为进位（或借位）输出；
4. 若状态按移位规律变化，则为移位型电路；若状态随输入序列变化，则为序列检测器。

### 7.2.3　异步时序电路的分析方法

异步电路中各触发器时钟不统一，因此除驱动方程、状态方程、输出方程外，还必须写出**时钟方程**。

#### 时钟方程与逐级判断

1. 写出每个触发器时钟端的来源：$clk_0 = CLK$、$clk_1 = Q_0$、$clk_2 = Q_1$ 等；
2. 写驱动方程、状态方程、输出方程（形式与同步电路相同）；

3. 列状态表时，逐行判断每个触发器的时钟端是否出现**有效沿**：出现有效沿才代入状态方程更新，未出现有效沿则该触发器**保持**原状态；

4. 汇总各触发器的次态，得到整机的次态。

表 7.2: 异步电路状态表中每个触发器的判断顺序

| 步骤 | 判断内容 | 处理方式 |
|---|---|---|
| 1 | 该触发器时钟端是否出现有效沿 | 无有效沿 $\Rightarrow$ 保持，跳过状态方程 |
| 2 | 有有效沿时，代入状态方程 | 得到该触发器的次态 |
| 3 | 各触发器次态汇总 | 得到整机次态与输出 |

**易错点：**

1. 漏写时钟方程，直接按同步电路处理，导致状态表整体错位。

2. 把“触发器无时钟沿”误认为“整个电路状态不变”。实际上其他触发器可能仍在翻转。

3. 下降沿触发的触发器，其时钟端由 $1 \to 0$ 才算有效沿，方向不能看反。

### 7.2.4　自启动的判定

**定义：**若电路由于干扰或上电进入无效状态后，经过若干时钟脉冲能够自动回到有效循环，则称电路**能够自启动**。

**判定步骤：**

1. 找出全部有效状态（构成主循环的状态）；

2. 把每一个无效状态代入状态方程，求出其次态；

3. 若所有无效状态经有限个时钟都能进入有效循环，则电路可自启动；只要有一个无效状态形成独立循环（死循环），则不能自启动。

### 7.2.5　分析中的常见错误

表 7.3: 时序电路分析的典型错误

| 错误现象 | 原因与纠正 |
|---|---|
| 状态表不闭合 | 次态算错或漏了状态，应从初态重推并核对每一行 |
| 把暂态当作有效状态 | 异步清零的那一拍是暂态，不占计数循环 |
| 功能名称写“计数器”不写进制 | 必须写出 $M$ 进制、加法还是减法 |
| 不检查自启动 | 状态表必须覆盖全部 $2^n$ 个状态 |
| 异步电路当同步算 | 必须先写时钟方程，再逐级判断 |

## 7.3　若干常用的时序逻辑电路

### 7.3.1　移位寄存器

#### 结构与移位原理

$n$ 个 D 触发器首尾相接，前一级的 $Q$ 接后一级的 $D$，共用同一个时钟，即构成移位寄存器。每个有效时钟沿，数据整体向高位移一位，串行输入进入最低位：$Q_i^* = Q_{i-1}$。

- 由于触发器存在传输延迟 $t_{pd}$，时钟沿到达时各级读到的都是前一级**原来的**状态，因此一个时钟只移一位，不会“穿透”多级；
- 串行输入 $n$ 位数据需要 $n$ 个时钟周期；并行输出可同时取出 $n$ 位；
- 输入方式有串行、并行两种，输出方式也有串行、并行两种，组合起来可实现串并转换。

#### 双向移位寄存器 74LS194A

四位双向移位寄存器，既可左移、右移，也可并行置数、保持、异步清零。

表 7.4: 74LS194A 功能表

| $\overline{R_D}$ | $S_1$ | $S_0$ | $CLK$ | 工作模式 |
|---|---|---|---|---|
| 0 | × | × | × | 异步清零（置零） |
| 1 | 0 | 0 | × | 保持 |
| 1 | 0 | 1 | ↑ | 右移（$D_{IR} \to Q_0$，$Q_i \to Q_{i+1}$） |
| 1 | 1 | 0 | ↑ | 左移（$D_{IL} \to Q_3$，$Q_i \to Q_{i-1}$） |
| 1 | 1 | 1 | ↑ | 并行置数（$Q_i \leftarrow D_i$） |

引脚：$\overline{R_D}$ 异步清零（低有效）；$S_1$、$S_0$ 工作模式控制；$D_{IR}$ 右移串行输入；$D_{IL}$ 左移串行输入；$D_0 \sim D_3$ 并行输入；$Q_0 \sim Q_3$ 并行输出；$CLK$ 上升沿有效。

**级联扩展**：两片 74LS194A 可扩展为 8 位双向移位寄存器——低位片的 $Q_3$ 接高位片的 $D_{IR}$，高位片的 $Q_0$ 接低位片的 $D_{IL}$，两片的 $S_1$、$S_0$、$CLK$、$\overline{R_D}$ 全部并联，实现统一控制。

#### 移位寄存器的应用

- **串并转换**：串行输入 + 并行输出即“串转并”；并行置数 + 串行输出即“并转串”，是通信接口的基本功能。
- **数值运算**：左移一位相当于乘 2，右移一位相当于除 2（无符号二进制数）。
- **延时**：$n$ 级移位寄存器把信号延迟 $n$ 个时钟周期。
- **构成计数器**：把输出反馈到串行输入端，即得环形、扭环形计数器（见 §7.3.3）。

### 7.3.2　计数器

计数器统计输入脉冲的个数，同时具有**分频、定时、产生节拍脉冲和脉冲序列**的功能，是数字系统中最常用的时序模块。

### 计数器的分类与主要指标

表 7.5: 计数器的分类

| 分类依据 | 类别 |
|---|---|
| 时钟方式 | 同步计数器、异步计数器 |
| 数字增减 | 加法计数器、减法计数器、可逆计数器 |
| 编码方式 | 二进制计数器、二-十进制计数器、循环码计数器 |
| 计数容量 | 二进制、十进制、六十进制等 |

主要指标：

- **容量**：计数器能计到的最大数，$n$ 位二进制计数器容量为 $2^n-1$，状态数为 $2^n$；
- **分频比**：第 $i$ 位输出 $Q_i$ 的频率为时钟频率的 $1/2^{i+1}$，如 $Q_0$ 二分频、$Q_1$ 四分频；
- **工作频率**：受触发器传输延迟与进位链长度限制，异步（串行进位）结构最低。

### 同步二进制加法计数器

加法规则：最低位每个时钟都翻转；第 $i$ 位在“比它低的各位全为 1”时，下一个时钟翻转。用 T 触发器实现时驱动方程为

$$T_0=1,\qquad T_i=Q_{i-1}Q_{i-2}\cdots Q_0\quad(i\geq 1) \tag{7.1}$$

代入 $Q^*=T\overline{Q}+\overline{T}Q$ 得状态方程

$$\begin{cases} Q_0^*=\overline{Q_0}\\ Q_1^*=Q_0\oplus Q_1\\ Q_2^*=(Q_0Q_1)\oplus Q_2\\ Q_3^*=(Q_0Q_1Q_2)\oplus Q_3 \end{cases} \tag{7.2}$$

进位输出 $C=Q_0Q_1Q_2Q_3$，在状态 1111 时为 1。4 位电路共 16 个状态循环，为十六进制（二进制）加法计数器，同时是分频器：$Q_0\sim Q_3$ 依次为 $f_0/2$、$f_0/4$、$f_0/8$、$f_0/16$。

### 同步二进制减法计数器

减法规则：最低位每个时钟都翻转；第 $i$ 位在“比它低的各位全为 0”时，下一个时钟翻转。驱动方程为

$$T_0=1,\qquad T_i=\overline{Q_{i-1}}\,\overline{Q_{i-2}}\cdots\overline{Q_0} \tag{7.3}$$

借位输出 $B=\overline{Q_0}\,\overline{Q_1}\,\overline{Q_2}\,\overline{Q_3}$，在状态 0000 时为 1。

### 同步十进制计数器

0000 $\sim$ 1001 十个状态循环，1001 之后回到 0000。用 T 触发器实现时驱动方程为

$$T_0=1,\qquad T_1=Q_0\overline{Q_3},\qquad T_2=Q_0Q_1,\qquad T_3=Q_0Q_1Q_2+Q_0Q_3 \tag{7.4}$$

进位输出在 1001 时为 1（与十六进制计数器在 1111 时进位不同）。

### 集成同步计数器 74161 / 74160

74161 是四位同步二进制加法计数器，74160 是它的十进制版本，两者引脚与功能表完全对应，是课程设计与实验中使用最多的集成计数器。其功能表如表 7.6 所示。

表 7.6: 74161（4 位同步二进制）功能表

| $\overline{R_D}$ | $\overline{LD}$ | $EP$ | $ET$ | $CLK$ | 工作状态 |
|---|---|---|---|---|---|
| 0 | × | × | × | × | 异步清零 |
| 1 | 0 | × | × | ↑ | 同步预置数（$Q_i \leftarrow D_i$） |
| 1 | 1 | 0 | × | × | 保持（$C$ 也保持） |
| 1 | 1 | × | 0 | × | 保持（$C=0$） |
| 1 | 1 | 1 | 1 | ↑ | 加法计数 |

引脚：$\overline{R_D}$ 异步清零（低有效，不受时钟控制）；$\overline{LD}$ 同步置数（低有效，需时钟配合）；$EP$、$ET$ 计数使能（同为 1 才计数）；$D_0 \sim D_3$ 预置输入；$Q_0 \sim Q_3$ 输出；$C$ 进位输出。

表 7.7: 常用同步计数器芯片的区别

| 型号 | 进制 | 清零方式 | 备注 |
|---|---|---|---|
| 74160 | 十进制 | 异步清零 | 进位在 1001 |
| 74161 | 十六进制 | 异步清零 | 进位在 1111 |
| 74162 | 十进制 | 同步清零 | 清零需时钟配合 |
| 74163 | 十六进制 | 同步清零 | 清零需时钟配合 |

**易错点：**异步清零是“计到该状态立即清零”，该状态只停留极短时间（暂态）；同步清零是“计到该状态后等下一个时钟才清零”，该状态是正常状态。设计任意进制计数器时，两者取信号的状态号相差 1。

### 可逆计数器

- **单时钟型 74LS191：**由 $U/D'$ 的电平决定加计数还是减计数，$\overline{S'}$ 为计数使能，$\overline{LD}$ 为异步预置；
- **双时钟型 74LS193：**$CLK_U$ 为加法时钟、$CLK_D$ 为减法时钟，由两个时钟分别控制增减；
- 对应的十进制型号为 74LS190、74LS192；CMOS 系列有 CC4510、CC40192。

### 异步计数器

**异步二进制加法计数器**　把触发器接成 $T'$ 形式（$J=K=1$），时钟加在最低位，**高位触发器的时钟取自低位的 $Q$ 端**。工作原则：低位每从 1 变 0 时向高位发出进位，使高位翻转。由于是串行进位，高位要等低位稳定后才翻转，故称异步。

**异步二进制减法计数器**　同样接成 $T'$ 形式，但高位触发器的时钟取自低位的 $\overline{Q}$ 端。工作原则：低位每从 0 变 1 时向高位发出借位，使高位翻转。

**异步十进制计数器 74LS290**　内部含二分频与五分频两个独立部分，可接成二进制、五进制或十进制计数器；$R_{01}$、$R_{02}$ 为异步清零端，$S_{91}$、$S_{92}$ 为异步置 9 端。其优点是结构简单、无需进位逻辑；缺点是串行进位使工作频率低，且状态译码时易产生竞争-冒险毛刺。

### 任意进制计数器的构成方法

设已有 $N$ 进制计数器，要构成 $M$ 进制计数器，分两种情况。

**情况一：$M < N$（单片改造）**　基本思路是让计数器跳过 $N - M$ 个状态，有两种方法：

1. **置零法（复位法）**：利用清零端。若为**异步清零**，清零信号取自**暂态** $S_M$——计到 $S_M$ 的瞬间立即被清回 $S_0$，$S_M$ 不占一个时钟；若为**同步清零**，清零信号取自 $S_{M-1}$，等下一个时钟才回到 $S_0$。
2. **置数法（置位法）**：利用预置数端，重复置入某个数值以跳过 $N - M$ 个状态。**同步置数**时置数信号取自 $S_{M-1}$，**异步置数**时取自 $S_M$。置数法的初态可以是任意状态，只要跳过 $N - M$ 个状态即可，比置零法灵活。

表 7.8: 置零法与置数法对比

| 项目 | 置零法 | 置数法 |
|---|---|---|
| 使用的端子 | 清零端 $\overline{R_D}$ | 置数端 $\overline{LD}$ |
| 信号取自（异步） | $S_M$（暂态） | $S_M$ |
| 信号取自（同步） | $S_{M-1}$ | $S_{M-1}$ |
| 初态 | 只能是 $S_0$ | 任意状态 |
| 缺点 | 暂态极短，易产生清零毛刺 | 需正确设置预置数据 |
| 改进 | 加基本 RS 锁存器延长清零电平 | —— |

**情况二：$M > N$（多片级联）**　必须用多片 $N$ 进制计数器组合。

1. 若 $M = N_1 \times N_2$，两片分别接成 $N_1$、$N_2$ 进制，再级联：
   - **并行进位**：两片共用时钟，低位片的进位输出接高位片的计数使能端（$EP$、$ET$），两片同步工作，速度高；
   - **串行进位**：低位片的进位输出（经反相）接高位片的时钟端，两片不同步，速度低但接线简单。
2. 若 $M$ 不能分解为两个小于 $N$ 的因数，则先级联成 $N \times N > M$ 进制，再用**整体置零**或**整体置数**的方法改为 $M$ 进制。整体置零/置数对可分解与不可分解的 $M$ 都适用，是最通用的方法。

**以两片 74LS160 构成 100 进制为例（并行进位）**：第 1 片的进位输出 $C$ 接第 2 片的 $EP$、$ET$；第 1 片计到 9（1001）时 $C = 1$，使第 2 片具备计数条件；下一个时钟第 1 片回 0、第 2 片加 1，实现“逢十进一”。串行进位时则把第 1 片的 $C$ 经反相器接第 2 片的 $CLK$，两片使能恒为 1，第 1 片由 9 回 0 时产生上升沿使第 2 片加 1。

**易错点：**

1. 异步清零时把清零信号取在 $S_{M-1}$，结果只得到 $M - 1$ 进制。

2. 置零法产生的清零脉冲极窄（等于门延迟），驱动多片或容性负载时可能不可靠，需加 RS 锁存器或改用置数法。

3. 级联时忘记把低位片的进位输出接到高位片，导致高位片始终不计数。

### 7.3.3　移位寄存器型计数器

把移位寄存器的输出经反馈逻辑送回串行输入端，即构成移位寄存器型计数器，一般结构为

$$D_0 = F(Q_0, Q_1, \ldots, Q_{n-1}) \tag{7.5}$$

#### 环形计数器

取最简单的反馈 $D_0 = Q_{n-1}$，即首尾相接，数据在寄存器中循环右移。$n$ 位移位寄存器只有 $n$ 个有效状态（如 1000、0100、0010、0001），状态利用率极低，但**不需要译码电路**即可直接得到 $n$ 个顺序脉冲。

缺点：存在大量无效循环，一旦进入就出不来，**不能自启动**。解决办法是修改反馈逻辑，例如 4 位环形计数器取

$$D_0 = \overline{Q_0 + Q_1 + Q_2} \tag{7.6}$$

则所有无效状态都能在一个时钟内被导入有效循环，实现自启动。

#### 扭环形（约翰逊）计数器

取反馈 $D_0 = \overline{Q_{n-1}}$，有效状态数提高到 $2n$ 个（是环形计数器的 2 倍），仍余 $2^n - 2n$ 个状态未用。其突出优点是：有效循环中每次状态转换**只有一个触发器翻转**，因此状态译码时不会出现竞争-冒险，输出无毛刺。

扭环形计数器同样不能自启动（全 0、全 1 等状态会自成循环），需修正反馈逻辑。修正的一般做法是：把无效状态的次态强行指向有效循环中的某个状态，即把无效状态当作无关项处理，重新化简 $D_0$ 的表达式。

表 7.9: 三类计数器对比

| 类型 | 有效状态数 | 译码 | 特点 |
|---|---|---|---|
| 二进制计数器 | $2^n$ | 需译码器，有冒险 | 状态利用率最高 |
| 环形计数器 | $n$ | 可直接取出，无冒险 | 触发器多，需自启动改造 |
| 扭环形计数器 | $2n$ | 每拍只翻一位，无冒险 | 折中方案，常用 |

### 7.3.4　顺序脉冲发生器

数字系统有时需要一组在时间上有先后顺序的脉冲去控制各部件，产生这种信号的电路称**顺序脉冲发生器**。

1. **由移位寄存器（环形计数器）构成**：把环形计数器的各 $Q$ 端直接作为输出，结构简单、不需要译码电路，输出无竞争-冒险；缺点是所用触发器数目多（$n$ 个脉冲需 $n$ 个触发器），且必须采用自启动反馈。

2. **由计数器加译码器构成**：$n$ 位二进制计数器 + $n$ 线译码器，触发器少、成本低；但计数器状态变化时多位同时翻转，译码输出可能出现**竞争-冒险毛刺**。

消除毛刺的常用办法：

- 用扭环形计数器或格雷码计数器代替二进制计数器，使每拍只有一位变化；
- 用时钟的另一个相位对译码输出进行**同步采样**（在状态稳定后再取输出）；
- 在译码输出端加滤波电容或加选通门。

### 7.3.5　序列信号发生器

序列信号是按时间顺序排列的一串二进制码，产生它的电路称序列信号发生器。两种常用实现：

1. **计数器 + 数据选择器**：用一个 $m$ 进制计数器循环产生地址，数据选择器按地址依次输出预先接好的 $m$ 位序列。直观、改序列只需改接线，适合位数不多（$m \le 2^n$）的场合。
2. **带反馈逻辑的移位寄存器**：序列位数 $m$ 与寄存器位数 $n$ 满足 $m \le 2^n$。做法：按序列列出“时钟序号—寄存器状态—应送入的 $D_0$”状态表，由状态表画出 $D_0$ 的卡诺图，化简得反馈表达式，再搭电路。

反馈法的关键在于：$D_0$ 的值等于序列中“下一个”要输出的码元；把无效状态作为无关项处理可简化反馈逻辑。

## 7.4　时序逻辑电路的设计方法

设计是分析的逆过程：由功能要求出发，得到满足要求的电路。本节以同步时序电路为主。

### 7.4.1　同步时序电路的设计步骤

1. 根据任务要求建立**原始状态转换表/图**（确定输入、输出变量与状态含义）；
2. **状态化简**：合并等价状态，减少状态数；
3. **状态编码**：确定触发器数目 $n$ 使 $2^{n-1} < M \le 2^n$，并给每个状态分配二进制码；
4. 由状态转换表画出次态与输出的**卡诺图**；
5. 化简卡诺图，求出**状态方程**与**输出方程**；
6. 选定触发器类型，由状态方程反求**驱动方程**；
7. 由驱动方程与输出方程画出**逻辑图**；
8. **自启动校验**：把全部无效状态代入状态方程，检查能否进入有效循环，不能则修改设计。

### 7.4.2　建立原始状态转换图

- 明确输入变量与输出变量的含义（如 $X=1$ 表示输入 1，$Y=1$ 表示检测到目标序列）；
- 每个“需要记住的历史”对应一个状态：如检测连续 3 个 1，需要“记 0 个 1、记 1 个 1、记 2 个 1、记 3 个及以上”四个状态；
- 不可能出现的输入组合按**约束项**（无关项）处理，可大幅简化电路。

### 7.4.3　状态化简

**等价状态**：若两个状态在所有输入组合下满足：

1. 输出相同；
2. 次态相同，或次态彼此等价，

则称这两个状态等价，可以合并为一个状态。等价状态具有完全相同的对外行为，合并后不改变电路功能。

化简方法：

- 状态少时直接观察，找出输出相同且次态指向相同（或互指）的状态对；
- 状态多时用隐含表法：先按输出是否相同排除，再逐对检查次态对是否等价，逐步删除、合并。

**注意**：状态化简只减少状态数，不改变功能；化简必须在编码之前完成，否则编码浪费触发器。

### 7.4.4　状态编码

- **触发器数目**：状态数 $M$ 与触发器数 $n$ 满足 $2^{n-1} < M \leq 2^n$；
- **编码原则**：次态相同的状态尽量安排为相邻编码；输出相同的状态尽量相邻；尽量采用格雷码或按二进制自然序编码，以减少卡诺图中的孤立项；
- 剩余 $2^n - M$ 个编码为**无效状态**，在化简时可当作无关项使用，最后再校验自启动。

### 7.4.5　求状态方程与驱动方程

**状态方程**　对每个状态变量 $Q_i$ 单独画一张次态卡诺图：横纵坐标为现态与输入，格内填 $Q_i^*$ 的值，无效状态填 $\times$，化简得 $Q_i^*$ 的最简式。输出方程同理。

表 7.10: 四种触发器的驱动表（由现态、次态反求输入）

| $Q$ | $Q^*$ | $J$ | $K$ | $D$ | $T$ | $S/R$ |
|---|---|---|---|---|---|---|
| 0 | 0 | 0 | $\times$ | 0 | 0 | $0/\times$ |
| 0 | 1 | 1 | $\times$ | 1 | 1 | $1/0$ |
| 1 | 0 | $\times$ | 1 | 0 | 1 | $0/1$ |
| 1 | 1 | $\times$ | 0 | 1 | 0 | $\times/0$ |

**触发器选择**

- **D 触发器**：$D_i = Q_i^*$，驱动方程就是状态方程，最简单，实际工程中最常用；
- **JK 触发器**：需要把状态方程“凑”成 $J\overline{Q} + \overline{K}Q$ 的形式，可减少门电路，考试中常见；
- **T 触发器**：$T_i = Q_i \oplus Q_i^*$，适合计数器类设计。

**用 JK 触发器时的方程变形**

把状态方程 $Q^*$ 改写为

$$Q^* = Q^*(\overline{Q} + Q) = Q^*\overline{Q} + Q^*Q \tag{7.7}$$

与 $Q^* = J\overline{Q} + \overline{K}Q$ 逐项对比得

$$J = Q^*|_{Q=0}\,, \qquad \overline{K} = Q^*|_{Q=1} \quad \Longleftrightarrow \quad K = \overline{Q^*|_{Q=1}} \tag{7.8}$$

即：$J$ 取 $Q=0$ 时 $Q^*$ 的值，$K$ 取 $Q=1$ 时 $Q^*$ 的反值。用卡诺图操作时，前者是卡诺图中 $Q=0$ 半区的化简结果，后者是 $Q=1$ 半区化简结果取反。

### 7.4.6　画逻辑图与自启动校验

1. 按驱动方程与输出方程用门电路连接触发器，画逻辑图；
2. 把每一个无效状态代入状态方程，求次态；若都能在有限个时钟内进入有效循环，则电路可自启动；
3. 若不能自启动，修改设计：在卡诺图中把无效状态的次态指定为某个有效状态，重新化简驱动方程。

**设计技巧**：化简次态卡诺图时，若把无效状态统一划入有效次态（当作无关项定向使用），可使全部无效状态在一个时钟内进入有效循环，从而省去后期反复修改。

### 7.4.7　用中规模集成器件设计时序电路

当状态数较多、或功能是标准计数/移位时，用中规模集成器件比“全触发器 + 门电路”更简洁可靠。

表 7.11: 三种设计路线的比较

| 路线 | 做法 | 优点 | 适用 |
|---|---|---|---|
| 全触发器设计 | 状态表 $\to$ 卡诺图 $\to$ 驱动方程 | 状态数任意，最省器件 | 状态少、非标准功能 |
| 计数器 + 门电路 | 用 74161 等构成 $M$ 进制，输出由门电路译码 | 简单可靠，改动方便 | 计数、定时、分频 |
| 移位寄存器 + 反馈 | 74LS194 加反馈逻辑构成环形/扭环 | 输出无毛刺，易得顺序脉冲 | 顺序控制、序列信号 |

设计要点：

- 用计数器实现 $M$ 进制时，先判断 $M$ 与芯片进制 $N$ 的大小关系，再按 §7.3.2 选择置零/置数/级联方案；
- 用计数器 + 译码器产生顺序脉冲时，必须考虑译码毛刺，必要时改用扭环计数器；
- 用移位寄存器实现时，反馈逻辑用卡诺图设计，并校验自启动；
- 无论哪种路线，最后都要检查复位（异步清零）与使能端的接法，避免上电进入非法状态。

## 7.5　时序逻辑电路中的竞争-冒险现象（自学）

组合逻辑中，同一信号经不同路径到达同一门的时间不同，会使输出出现不应有的窄脉冲，称**竞争-冒险**。时序电路中这类毛刺若被触发器采到，就会造成误翻转。

- **异步计数器**：串行进位使高位必须等低位稳定，级数越多延迟越大，最高工作频率越低；
- **状态译码**：二进制计数器多位同时翻转，译码输出瞬间可能出现其他状态的“假脉冲”；
- **对策**：改用每拍只翻一位的编码（扭环形、格雷码）；用时钟的另一相位同步采样，避开毛刺区间；增加滤波电容或冗余项消除逻辑冒险。

## 7.6　本章小结

- 时序电路 = 组合逻辑 + 存储电路 + 状态反馈；用输出方程、驱动方程、状态方程三个方程组描述。
- 分类：同步/异步（按时钟）；米利/穆尔（按输出是否含输入）。米利型有输入到输出的直通通路。
- 分析五步：驱动 $\rightarrow$ 状态 $\rightarrow$ 输出 $\rightarrow$ 状态表 $\rightarrow$ 状态图/时序图 $\rightarrow$ 功能。
- 异步电路必须增写时钟方程，逐级判断有效沿，无沿则保持。
- 自启动：全部无效状态经有限时钟都能进入有效循环。
- 计数器：同步结构进位链短、频率高；异步结构简单、频率低。任意进制用置零法（异步取 $S_M$）或置数法（同步取 $S_{M-1}$）。
- 移位寄存器型计数器：环形 $n$ 个状态、扭环 $2n$ 个状态；扭环每拍只翻一位，译码无冒险。
- 顺序脉冲：环形计数器直接取出（无冒险、器件多）或计数器 + 译码器（器件少、有毛刺）。
- 设计八步：状态图 $\rightarrow$ 化简 $\rightarrow$ 编码 $\rightarrow$ 卡诺图 $\rightarrow$ 状态方程 $\rightarrow$ 驱动方程 $\rightarrow$ 逻辑图 $\rightarrow$ 自启动校验。
- 触发器驱动表是设计与分析之间的桥梁：D 最直接，JK 最省门。

# 第八章　脉冲波形的产生和整形电路

## 8.1　概述

### 8.1.1　获取矩形脉冲的两条途径

1. **产生**：用各种形式的多谐振荡器直接产生矩形脉冲，不需要外加触发信号；

2. **整形**：用整形电路（施密特触发器、单稳态触发器）把已有的周期性波形变换成符合要求的矩形脉冲。

四类电路的分工：**施密特触发器**做整形与鉴幅；**单稳态触发器**做定时（把任意宽度输入变成固定宽度输出）；**多谐振荡器**做振荡源；**555 定时器**则把这三类电路统一在一片数模混合集成电路中实现。

### 8.1.2　矩形脉冲的参数

工程上用一组参数描述非理想矩形脉冲，各参数的定义都是" 约定"，必须记准基准点。**易错点**：$t_{\mathrm{W}}$

表 8.1: 矩形脉冲的参数定义

| 参数 | 符号 | 定义 |
|---|---|---|
| 脉冲周期 | $T$ | 信号变化一次所需的时间 |
| 脉冲频率 | $f$ | 单位时间内信号变化的次数，$f = 1/T$ |
| 脉冲幅度 | $V_{\mathrm{m}}$ | 脉冲电压的最大变化幅度 |
| 脉冲宽度 | $t_{\mathrm{W}}$ | 从前沿 $0.5V_{\mathrm{m}}$ 到后沿 $0.5V_{\mathrm{m}}$ 的一段时间 |
| 上升时间 | $t_{\mathrm{r}}$ | 上升沿从 $0.1V_{\mathrm{m}}$ 上升到 $0.9V_{\mathrm{m}}$ 所需时间 |
| 下降时间 | $t_{\mathrm{f}}$ | 下降沿从 $0.9V_{\mathrm{m}}$ 下降到 $0.1V_{\mathrm{m}}$ 所需时间 |
| 占空比 | $q$ | 脉冲宽度与周期的比值，$q = t_{\mathrm{W}}/T$ |

的基准是 $0.5V_{\mathrm{m}}$，$t_{\mathrm{r}}$、$t_{\mathrm{f}}$ 的基准是 $0.1V_{\mathrm{m}}$ 与 $0.9V_{\mathrm{m}}$，三者不能混用；把 $t_{\mathrm{W}}$ 当成" 两个 $0.9V_{\mathrm{m}}$ 点之间的宽度" 是本章最常见的估算错误。$q$ 只对周期性重复脉冲有意义。

## 8.2　施密特触发器

### 8.2.1　晶体管施密特电路的结构与工作原理

**电路组成**　$T_1$、$T_2$ 是两只直接耦合的共射放大管：$T_1$ 集电极经 $R_1$ 接 $V_{\mathrm{CC}}$，并直接送到 $T_2$ 基极；$T_2$ 集电极经 $R_2$ 接 $V_{\mathrm{CC}}$，该点即输出端 $v_O$；两管发射极接在公共发射极电阻 $R_{\mathrm{E}}$ 上再接地。课件取 $R_1 = 2\,\mathrm{k\Omega}$、$R_2 = 1.4\,\mathrm{k\Omega}$、$R_{\mathrm{E}} = 480\,\Omega$，输入 $v_I$ 加在 $T_1$ 基极。**$R_{\mathrm{E}}$ 由两管共用是本电路的核心**：任一管电流变化都

会改变射极电位，从而改变另一管的 $v_{\mathrm{BE}}$，形成正反馈，使电路一旦被推动就迅速翻转，这就是回差与陡峭边沿的来源。

**两个稳态**

1. $v_I = 0$ 时 $T_1$ 截止、$T_2$ 饱和，$v_O = V_{\mathrm{OL}}$，此时 $V_{\mathrm{E2}} \approx (V_{\mathrm{CC}} - V_{\mathrm{CES2}})\dfrac{R_{\mathrm{E}}}{R_2 + R_{\mathrm{E}}}$；
2. $v_I$ 为高电平时 $T_1$ 饱和、$T_2$ 截止，$v_O = V_{\mathrm{OH}}$，此时 $V_{\mathrm{E1}} \approx (V_{\mathrm{CC}} - V_{\mathrm{CES1}})\dfrac{R_{\mathrm{E}}}{R_1 + R_{\mathrm{E}}}$。

**翻转过程**　$v_I$ 升高到" 射极电位 $+0.7\,\mathrm{V}$" 时 $T_1$ 开始导通，正反馈链为 $v_I \uparrow\rightarrow i_{\mathrm{C1}} \uparrow\rightarrow v_{\mathrm{C1}} \downarrow\rightarrow i_{\mathrm{C2}} \downarrow\rightarrow v_{\mathrm{E}} \downarrow\rightarrow v_{\mathrm{BE1}} \uparrow$，结果 $T_1$ 导通、$T_2$ 截止，$v_O$ 迅速跳变为 $V_{\mathrm{OH}}$，射极电位由 $V_{\mathrm{E2}}$ 降为 $V_{\mathrm{E1}}$。$v_I$ 下降到 $V_{\mathrm{E1}} + 0.7\,\mathrm{V}$ 以下时 $T_1$ 脱离饱和，正反馈方向相反，$T_1$ 截止、$T_2$ 导通，$v_O$ 跳变为 $V_{\mathrm{OL}}$。

**两个阈值与回差**　**正向阈值电压** $V_{\mathrm{T+}}$：输入上升过程中使 $T_1$ 开始导通、状态发生转换的输入电压；**负向阈值电压** $V_{\mathrm{T-}}$：输入下降过程中使 $T_1$ 脱离饱和、状态发生转换的输入电压；**回差电压** $\Delta V_{\mathrm{T}} = |V_{\mathrm{T+}} - V_{\mathrm{T-}}|$。两者分别由 $V_{\mathrm{E2}}$、$V_{\mathrm{E1}}$ 加上 $0.7\,\mathrm{V}$ 决定，因 $R_1 > R_2$ 保证 $V_{\mathrm{E2}} > V_{\mathrm{E1}}$，故必有 $V_{\mathrm{T+}} > V_{\mathrm{T-}}$，回差为正。

**缺点与改进**　$T_2$ 饱和时 $v_O = V_{\mathrm{OL}} \approx V_{\mathrm{CC}}\dfrac{R_{\mathrm{E}}}{R_2 + R_{\mathrm{E}}}$，课件给出 $V_{\mathrm{OL}} \approx 1.9\,\mathrm{V}$，远非标准逻辑低电平，不能直接驱动 TTL/CMOS 负载。改进办法是加电平偏移电路与推拉式输出级、输入端改与门结构，即集成施密特触发器 7413。

### 8.2.2　用门电路组成的施密特触发器

**电路结构**　两级 CMOS 反相器 $G_1$、$G_2$ 串接，用分压电阻 $R_1$、$R_2$ 把输出端电压反馈到 $G_1$ 输入节点 $v_A$。设 $V_{\mathrm{TH}} = V_{\mathrm{DD}}/2$、$V_{\mathrm{OH}} = V_{\mathrm{DD}}$、$V_{\mathrm{OL}} = 0$，且 $R_1 < R_2$。

**分析方法（线性电路 + 叠加原理）**　正反馈过程本身无法直接计算，只算**临界点**：翻转前一刻正反馈尚未建立，可把电路当线性电路，用叠加原理求 $v_A$ 并令它等于 $V_{\mathrm{TH}}$（忽略门电路输入电流与正反馈动态过程）：

$$v_A = \frac{R_2}{R_1 + R_2} v_I + \frac{R_1}{R_1 + R_2} v_O$$

**两个阈值与回差**　$v_I$ 上升、翻转前 $v_O = V_{\mathrm{OL}} \approx 0$，令 $v_A = V_{\mathrm{TH}}$ 得正向阈值

$$V_{\mathrm{T+}} = \left(1 + \frac{R_1}{R_2}\right) V_{\mathrm{TH}}$$

$v_I$ 下降、翻转前 $v_O = V_{\mathrm{OH}} = V_{\mathrm{DD}}$，令 $v_A = V_{\mathrm{TH}}$ 得负向阈值

$$V_{\mathrm{T-}} = \left(1 - \frac{R_1}{R_2}\right) V_{\mathrm{TH}}$$

两者之差即回差电压

$$\Delta V_{\mathrm{T}} = V_{\mathrm{T+}} - V_{\mathrm{T-}} = \frac{2R_1}{R_2} V_{\mathrm{TH}}$$

调节 $R_1/R_2$ 可同时改变 $V_{\mathrm{T+}}$、$V_{\mathrm{T-}}$ 与 $\Delta V_{\mathrm{T}}$，比值越大回差越大；电路可接成同相、反相两种输出特性。

**易错点**：两式只差一个符号，判据是" 翻转前 $v_O$ 是什么电平"——$v_I$ 上升时翻转前 $v_O$ 为低电平，反馈项使 $v_A$ 偏小，$v_I$ 必须更大，故 $V_{\mathrm{T+}}$ 用 $1 + R_1/R_2$；$v_I$ 下降时翻转前 $v_O$ 为高电平，反馈项抬高 $v_A$，$v_I$ 可以更小，故 $V_{\mathrm{T-}}$ 用 $1 - R_1/R_2$。





图 8.1: 施密特触发器的电压传输特性（反相输出，箭头为 $v_I$ 变化方向）

### 8.2.3　集成施密特触发器 7413

7413 是 TTL 集成施密特触发器（双 4 输入与非门），内部四部分各有针对性：

1. 输入级加” 与门”，扩展输入端的逻辑功能；
2. 施密特核心电路（正反馈回路），提供回差与陡峭边沿；
3. 电平偏移电路，解决分立电路中 $V_{\mathrm{OL}}$ 偏高的缺点；
4. 推拉式输出级，使 $V_{\mathrm{OL}} \leq 0.5\,\mathrm{V}$ 达到标准逻辑低电平，并提高带负载能力。

### 8.2.4　主要特点与典型应用

**主要特点**　输入信号在上升和下降过程中状态转换的输入电平不同（存在回差 $\Delta V_{\mathrm{T}}$）；状态转换时有正反馈，输出波形边沿变陡，与输入边沿陡缓无关；输入落在回差带内时输出保持原态，故抗噪声能力强。

**典型应用**

1. **波形变换**：把边沿缓慢的周期性信号（正弦、三角波）变为边沿很陡的矩形脉冲；
2. **脉冲整形**：信号经长传输线（电容大、阻抗不匹配）或叠加噪声后变形，整形后得到理想波形；
3. **脉冲鉴幅**：把幅度不同的脉冲序列中幅度大于 $V_{\mathrm{T}+}$ 的脉冲鉴别出来，小于者被抑制。

## 8.3　单稳态触发器

### 8.3.1　电路特点

1. 有一个**稳态**和一个**暂稳态**；
2. 在外界触发信号作用下由稳态翻到暂稳态，维持一段时间后**自动**返回稳态；
3. 暂稳态时间只取决于**电路内部参数**（$R$、$C$），与触发脉冲的宽度、幅度无关。

暂稳态靠 $RC$ 充放电维持，按 $RC$ 接法不同分为**微分型**与**积分型**。

### 8.3.2　微分型单稳态触发器

**电路组成**　由 CMOS 门 $G_1$、$G_2$，输入端 $R_d$、$C_d$ 微分电路，以及接在 $G_1$ 输出与 $G_2$ 输入之间的 $R$、$C$ 定时电路组成。设 $V_{\mathrm{OH}} \approx V_{\mathrm{DD}}$、$V_{\mathrm{OL}} \approx 0$、$V_{\mathrm{TH}} \approx V_{\mathrm{DD}}/2$。

**工作过程**　**稳态**：无触发时 $v_I = 0$、$v_{I2} = V_{\mathrm{DD}}$，故 $v_O = 0$、$v_{O1} = V_{\mathrm{DD}}$，电容无电压 $v_C = 0$。
**触发**：$v_I$ 加触发脉冲，$R_d$、$C_d$ 微分后得到很窄的正负尖峰 $v_d$；$v_d$ 升到 $V_{\mathrm{TH}}$ 后产生正反馈 $v_d \uparrow \rightarrow v_{O1} \downarrow \rightarrow v_{I2} \downarrow \rightarrow v_O \uparrow$，$v_{O1}$ 跳为低电平，电容电压不能跃变故 $v_{I2}$ 同时为低电平，$v_O$ 翻为高电平，进入暂稳态。
**返回**：暂稳态中 $V_{\mathrm{DD}}$ 经 $R$ 和 $G_1$ 输出电路给 $C$ 充电，$v_{I2}$ 指数上升；到 $v_{I2} = V_{\mathrm{TH}}$ 时又一次正反馈，$v_{O1}$、$v_{I2}$ 跳回高电平，$v_O$ 回 0；随后 $C$ 经 $R$ 与 $G_2$ 输入保护电路迅速放电到 0，电路完全恢复。

**脉冲宽度**　充电起始值 $v_C(0) = 0$、终了值 $v_C(\infty) = V_{\mathrm{DD}}$、转换值 $v_C(t_{\mathrm{W}}) = V_{\mathrm{TH}}$，代入三要素公式

$$t_{\mathrm{W}} = \tau \ln \frac{v_C(\infty) - v_C(0)}{v_C(\infty) - v_C(t_{\mathrm{W}})} = RC \ln \frac{V_{\mathrm{DD}}}{V_{\mathrm{DD}} - V_{\mathrm{TH}}} = RC \ln 2 \approx 0.69RC$$

严格写 $\tau \approx (R + R_{\mathrm{ON}})C$，$R_{\mathrm{ON}}$ 为 $G_1$ 导通时的输出电阻。

**其余参数**

$$T_{\mathrm{re}} \approx (3 \sim 5)R_{\mathrm{ON}}C, \qquad T_{\mathrm{d}} = t_{\mathrm{W}} + T_{\mathrm{re}}, \qquad V_{\mathrm{m}} = V_{\mathrm{OH}} - V_{\mathrm{OL}} \approx V_{\mathrm{DD}}$$

$T_{\mathrm{re}}$ 为恢复时间（经验公式），$T_{\mathrm{d}}$ 为分辨时间，即相邻两次触发的最小间隔；脉冲周期取决于输入触发脉冲周期。本电路可用窄脉冲触发，但输出脉冲的下降沿较差。

### 8.3.3　积分型单稳态触发器

**电路组成与工作过程**　由 TTL 与非门、反相器和 $RC$ 积分电路组成，用**正脉冲**触发。$v_I = 0$ 为稳态，$v_{O1} = V_{\mathrm{OH}}$ 经 $R$ 很快把 $C$ 充到 $v_A = V_{\mathrm{OH}}$（$R$ 较小）。$v_I$ 变高后 $v_{O1} = V_{\mathrm{OL}}$，电容电压不能突变，$v_A$ 仍为高电平，$v_O = V_{\mathrm{OL}}$，进入暂稳态，$C$ 经 $R$ 放电；$v_A$ 降到 $G_2$ 开启电压 $V_{\mathrm{TH}}$ 时输出翻回高电平，回到稳态；$v_I$ 回低电平后 $v_{O1}$ 重新为高并向 $C$ 充电。

**脉冲宽度**

$$t_{\mathrm{W}} = (R + R_{\mathrm{O}})C \ln \frac{V_{\mathrm{OL}} - V_{\mathrm{OH}}}{V_{\mathrm{OL}} - V_{\mathrm{TH}}}$$

$R_{\mathrm{O}}$ 为 $G_1$ 输出低电平时的输出电阻。

### 8.3.4　两种单稳态触发器的比较

表 8.2: 微分型与积分型单稳态触发器的比较

| 比较项 | 微分型 | 积分型 |
|---|---|---|
| $RC$ 电路位置 | 门间耦合（微分） | $G_2$ 输入端（积分） |
| 有无正反馈 | 有 | 无 |
| 输出边沿 | 前后沿都比较陡 | 边沿较差 |
| 抗干扰能力 | 差 | 强 |
| 对触发脉冲的要求 | 可用窄脉冲（宽度小于 $t_{\mathrm{W}}$） | 触发脉冲宽度必须大于 $t_{\mathrm{W}}$ |

### 8.3.5　集成单稳态触发器 74121

**引脚与触发方式**　$\overline{A_1}$、$\overline{A_2}$ 为**下降沿**触发端（两者至少一个接低电平），$B$ 为**上升沿**触发端；片内设 $R_{\text{int}} \approx 2\,\text{k}\Omega$ 内部定时电阻可代替外接电阻，也可外接 $R_{\text{ext}}$、$C_{\text{ext}}$ 自行设定脉宽。

**脉宽计算与范围**

$$t_{\text{W}} = 0.69 R_{\text{ext}} C_{\text{ext}}$$

课件适用范围：$R_{\text{ext}} = 2\,\text{k}\Omega \sim 30\,\text{k}\Omega$、$C_{\text{ext}} = 10\,\text{pF} \sim 10\,\mu\text{F}$，对应 $t_{\text{W}} = 20\,\text{ns} \sim 200\,\text{ms}$。$R_{\text{ext}}$ 过小会损坏芯片，过大会因漏电流引入误差。

**不可重复触发与可重复触发**　**不可重复触发型**：进入暂稳态后再加触发脉冲不影响工作过程，必须待暂稳态结束才能接受下一个触发，74121、74221、74LS221 属此类；**可重复触发型**：暂稳态期间再次触发会重新计时，输出脉冲再延续一个 $t_{\text{W}}$（脉宽被展宽），74122、74LS122、74123、74LS123 属此类；部分型号（74221、74122、74123）另设复位端可提前结束暂稳态。

**应用**　**定时**：产生固定宽度的选通脉冲，宽度由 $R$、$C$ 精确设定而与输入无关；**整形**：把不规则输入整形成规范的宽度与幅度；**延时**：用两级单稳的脉宽差实现脉冲延时输出。

## 8.4　多谐振荡器

### 8.4.1　自激振荡的条件与分类

多谐振荡器是**自激振荡器**，接通电源后不需外加触发信号即自动产生矩形脉冲；因矩形波含丰富高次谐波而得名（又称无稳态电路）。自激振荡的必要条件是电路**没有稳定状态**，实现办法有两类：

1. 让门电路静态时工作在电压传输特性的**转折区**（放大状态），任何微小扰动都被正反馈放大而振荡——对称式、非对称式；
2. 利用**延迟负反馈**（门电路传输延迟加 $RC$ 延时）形成振荡——环形振荡器。

### 8.4.2　对称式多谐振荡器

**电路结构与静态工作点**　两反相器 $G_1$、$G_2$ 经耦合电容 $C_1$、$C_2$ 接成正反馈回路，并在各管输入与输出间跨接 $R_{F1}$、$R_{F2}$，把静态工作点偏置到电压传输特性的转折区。忽略门输出电阻，由叠加定理得反馈电阻在输入端引入的电压

$$v_I = \frac{R_F}{R_1 + R_F} V_{\text{CC}} + \frac{R_1}{R_1 + R_F} v_O$$

该直线与电压传输特性的交点即静态工作点 $P$；只要 $P$ 落在转折区（电压放大倍数大于 1），电路必然振荡。对 74 系列门，$R_F$ 约取 $0.5 \sim 1.9\,\text{k}\Omega$。

**振荡过程与周期**　扰动使 $v_{I1}$ 微升，经两级正反馈后 $v_{O1}$ 变低、$v_{O2}$ 变高，进入第一个暂稳态，同时 $C_1$ 充电、$C_2$ 放电；$C_1$ 同时经 $R_1$ 与 $R_{F2}$ 两条支路充电，充电较快，$v_{I2}$ 先升到 $V_{\text{TH}}$，又触发一次正反馈，进入第二个暂稳态，如此往复。把 $C_1$ 充电回路用戴维宁定理等效得 $R_{\text{E1}} = \dfrac{R_1 R_{F2}}{R_1 + R_{F2}}$、$V_{\text{E1}} =$

$V_{\mathrm{OH}}+\dfrac{R_{F2}}{R_1+R_{F2}}(V_{\mathrm{CC}}-V_{\mathrm{OH}}-V_{\mathrm{BE}})$；考虑 TTL 输入钳位二极管，负跳变只能下跳到 $V_{\mathrm{IK}}$，故 $v_C(0)=V_{\mathrm{IK}}$、$v_C(\infty)=V_{\mathrm{E1}}$、$v_C(t)=V_{\mathrm{TH}}$：

$$T_1=R_{\mathrm{E1}}C_1\ln\frac{V_{\mathrm{E1}}-V_{\mathrm{IK}}}{V_{\mathrm{E1}}-V_{\mathrm{TH}}},\qquad T=2T_1=2R_{\mathrm{E}}C\ln\frac{V_{\mathrm{E}}-V_{\mathrm{IK}}}{V_{\mathrm{E}}-V_{\mathrm{TH}}}$$

若为 74LS 系列（$V_{\mathrm{OH}}=3.4\,\mathrm{V}$、$V_{\mathrm{IK}}=-1\,\mathrm{V}$、$V_{\mathrm{TH}}=1.1\,\mathrm{V}$）且 $R_F\ll R_1$，可简化为

$$T\approx 2R_FC\ln\frac{V_{\mathrm{OH}}-V_{\mathrm{IK}}}{V_{\mathrm{OH}}-V_{\mathrm{TH}}}\approx 1.3R_FC$$

### 8.4.3　非对称式多谐振荡器

**简化思路**　对称式电路中 $G_1$ 静态时工作在转折区，其输出电压本身就是界于高、低电平之间的偏置电压，直接接到 $G_2$ 输入端即可使 $G_2$ 的静态工作点也落在转折区，因此可去掉 $C_2$ 与 $R_{F2}$，只在反馈回路保留一只电容 $C$ 与电阻 $R_F$。

**静态工作点与周期**　以 CMOS 反相器为例，$R_F$ 跨接在 $G_1$ 输入与输出间且 $G_1$ 输入电流近似为零，故 $v_{O1}=v_{I1}$，该直线与电压传输特性的交点即静态工作点，又因 $v_{I2}=v_{O1}$，$G_2$ 的静态工作点也在特性中点；流过 $R_F$ 的静态电流近似为零，对 $R_F$ 阻值无严格限制。设 $G_2$ 输入保护电阻 $R_S$ 足够大、$R_F$ 远大于门导通电阻，则 $T_1\approx R_FC\ln\dfrac{V_{\mathrm{DD}}-V_{\mathrm{T-}}}{V_{\mathrm{DD}}-V_{\mathrm{T+}}}\approx R_FC\ln 3$，放电时间同理，故

$$T=T_1+T_2=2R_FC\ln 3\approx 2.2R_FC$$

这是本章出现频率最高的多谐振荡周期公式，务必记住系数 2.2 与 $\ln 3$。

### 8.4.4　环形振荡器

把奇数个（$n\geq 3$）反相器首尾相连构成闭合回路，利用门电路**传输延迟时间**形成延迟负反馈即产生自激振荡。静态时任一门的输入、输出都不可能稳定在高、低电平，只能处于放大状态，故电路无稳定状态；扰动经 $n$ 级延迟 $n\,t_{\mathrm{pd}}$ 反相回到起点，再经 $n\,t_{\mathrm{pd}}$ 又反相一次，如此往复：

$$T=2n\,t_{\mathrm{pd}}$$

$n$ 为串联反相器个数（奇数），$t_{\mathrm{pd}}$ 为单级门平均传输延迟时间。门电路延迟极短（TTL 几十纳秒、CMOS 一二百纳秒），基本环形电路频率高且不易调节；实用电路在回路中串入 $RC$ 延迟环节（并在 $G_1$ 输入端加保护电阻），使周期主要由 $RC$ 决定、频率可连续调节。

### 8.4.5　用施密特触发器构成的多谐振荡器

**工作原理**　施密特反相器输出经 $R$ 反馈到输入端，输入端再经 $C$ 接地。设通电时 $v_I=0$、$v_O=V_{\mathrm{OH}}$，$V_{\mathrm{OH}}$ 经 $R$ 向 $C$ 充电使 $v_I$ 上升；到 $V_{\mathrm{T+}}$ 时输出翻为 $V_{\mathrm{OL}}$，$C$ 经 $R$ 放电使 $v_I$ 下降；降到 $V_{\mathrm{T-}}$ 时又翻回高电平，在 $V_{\mathrm{T-}}$ 与 $V_{\mathrm{T+}}$ 之间往复振荡。

**振荡周期与占空比调节**　设 CMOS 施密特触发器 $V_{\mathrm{OL}}\approx 0$、$V_{\mathrm{OH}}\approx V_{\mathrm{DD}}$，则

$$T=RC\ln\left(\frac{V_{\mathrm{DD}}-V_{\mathrm{T-}}}{V_{\mathrm{DD}}-V_{\mathrm{T+}}}\cdot\frac{V_{\mathrm{T+}}}{V_{\mathrm{T-}}}\right)$$

第一项对应充电时间、第二项对应放电时间。基本电路占空比不可调；若在充电、放电支路各串一只方向相反的二极管，使充电只经 $R_2$、放电只经 $R_1$，则

$$T=T_1+T_2\approx R_2C\ln\frac{V_{\mathrm{DD}}-V_{\mathrm{T-}}}{V_{\mathrm{DD}}-V_{\mathrm{T+}}}+R_1C\ln\frac{V_{\mathrm{T+}}}{V_{\mathrm{T-}}}$$

改变 $R_1$、$R_2$ 的比值即可改变占空比。

### 8.4.6　石英晶体多谐振荡器

石英晶体在固有谐振频率 $f_0$ 处阻抗最小（接近纯电阻）、相移为零，满足振荡的相位条件；偏离 $f_0$ 时阻抗迅速增大，正反馈不足以维持振荡。故把晶体串入反馈回路后，**振荡频率只取决于晶体的固有谐振频率**，与 $R$、$C$ 及电源电压几乎无关。典型电路用反相器配晶体与两只约 30 pF 的匹配电容，频率稳定度可达 $10^{-5} \sim 10^{-6}$ 量级，远高于 $RC$ 型多谐振荡器（约 $10^{-1} \sim 10^{-2}$），常用于时钟基准与时基电路。晶体既可接在对称式、也可接在非对称式多谐振荡电路中，两者振荡频率都由晶体决定，$RC$ 只影响起振与输出波形。

## 8.5　555 定时器及其应用

### 8.5.1　电路结构与功能表

**内部组成**　555 是数/模混合集成电路，由五部分组成：

1. 三个 5 kΩ 电阻构成分压器，为比较器提供 $\frac{2}{3}V_{\mathrm{CC}}$ 与 $\frac{1}{3}V_{\mathrm{CC}}$ 的参考电压；
2. 电压比较器 $C_1$、$C_2$：$C_1$ 反相端接高电平触发端 TH（6 脚）、同相端接 $\frac{2}{3}V_{\mathrm{CC}}$；$C_2$ 同相端接低电平触发端 $\overline{\mathrm{TR}}$（2 脚）、反相端接 $\frac{1}{3}V_{\mathrm{CC}}$；
3. SR 锁存器，把两比较器输出锁存为 $Q$、$\overline{Q}$；
4. 输出缓冲器 $G$，输出端（3 脚）电流可达 200 mA；
5. 放电三极管 $T_D$（OC 输出管），受 $\overline{Q}$ 控制，$Q=0$ 时导通，外接电容经 7 脚放电。

表 8.3: 555 定时器的功能表（CB555）

| $\overline{R_D}$ | $v_{I1}$（TH，6 脚） | $v_{I2}$（$\overline{\mathrm{TR}}$，2 脚） | $v_O$ | $T_D$ |
|---|---|---|---|---|
| 0 | × | × | 低 | 导通 |
| 1 | $> \frac{2}{3}V_{\mathrm{CC}}$ | $> \frac{1}{3}V_{\mathrm{CC}}$ | 低 | 导通 |
| 1 | $< \frac{2}{3}V_{\mathrm{CC}}$ | $> \frac{1}{3}V_{\mathrm{CC}}$ | 不变 | 不变 |
| 1 | $< \frac{2}{3}V_{\mathrm{CC}}$ | $< \frac{1}{3}V_{\mathrm{CC}}$ | 高 | 截止 |
| 1 | $> \frac{2}{3}V_{\mathrm{CC}}$ | $< \frac{1}{3}V_{\mathrm{CC}}$ | 高 | 截止 |

**功能表**　记忆口诀：**”都大为 0，都小为 1，一小一大是保持”**；$\overline{R_D}=0$ 时无条件复位。

**各引脚功能**　1 脚接地 GND；2 脚低电平触发端（$v_{I2} < \frac{1}{3}V_{\mathrm{CC}}$ 使 $Q=1$）；3 脚输出端（输出电压约比电源低 1 ∼ 3 V，可直接驱动继电器、LED、扬声器）；4 脚复位端 $\overline{R_D}$（输入负脉冲直接复位，不用时接高电平）；5 脚电压控制端 $V_{\mathrm{CO}}$（外加电压可改变比较器参考电压，不用时悬空或经 0.01 μF 电容接地）；6 脚高电平触发端 TH（$v_{I1} > \frac{2}{3}V_{\mathrm{CC}}$ 使 $Q=0$）；7 脚放电端（$Q=0$ 时 $T_D$ 导通，外接电容经此放电）；8 脚电源端（5 ∼ 18 V）。

### 8.5.2　接成施密特触发器

**接法与阈值**　2、6 脚短接作输入端，4、8 脚接电源，5 脚经 0.01 $\mu$F 电容接地，7 脚悬空。$v_I$ 升高：$v_I < \frac{1}{3}V_{\rm CC}$ 时 $Q=1$、$v_O=V_{\rm OH}$；$\frac{1}{3}V_{\rm CC} < v_I < \frac{2}{3}V_{\rm CC}$ 时保持；$v_I > \frac{2}{3}V_{\rm CC}$ 时 $Q=0$、$v_O=V_{\rm OL}$。故 $V_{\rm T+}=\frac{2}{3}V_{\rm CC}$。$v_I$ 降低：$v_I < \frac{1}{3}V_{\rm CC}$ 时 $Q=1$、$v_O=V_{\rm OH}$。故 $V_{\rm T-}=\frac{1}{3}V_{\rm CC}$，回差 $\Delta V_{\rm T}=\frac{1}{3}V_{\rm CC}$。

**回差可调**　若 5 脚由外电路提供 $V_{\rm CO}$，则 $V_{\rm T+}=V_{\rm CO}$、$V_{\rm T-}=\frac{1}{2}V_{\rm CO}$、$\Delta V_{\rm T}=\frac{1}{2}V_{\rm CO}$，改变 5 脚电压即可任意调节阈值与回差，这是 555 相对集成施密特触发器的优势。

### 8.5.3　接成单稳态触发器

**接法与工作过程**　2 脚作触发输入，6、7 脚短接后接 $RC$ 定时回路（$R$ 接 $V_{\rm CC}$、$C$ 接地），5 脚经 0.01 $\mu$F 电容接地。**稳态**：无触发时 $v_{I2} > \frac{1}{3}V_{\rm CC}$，若通电后 $Q=0$，则 $T_D$ 导通、$C$ 经 7 脚放电到 $v_C=0$，$v_{I1}=0<\frac{2}{3}V_{\rm CC}$，锁存器保持 $Q=0$、$v_O=0$。**暂稳态**：触发脉冲下降沿使 $v_{I2}<\frac{1}{3}V_{\rm CC}$，锁存器置 1，$Q=1$、$v_O$ 跳高、$T_D$ 截止，$V_{\rm CC}$ 经 $R$ 给 $C$ 充电；$v_C$ 充到 $\frac{2}{3}V_{\rm CC}$ 时 $C_1$ 使锁存器复位，$Q=0$、$v_O$ 回低、$T_D$ 导通，$C$ 迅速放电，恢复稳态。

**脉宽计算**　充电起始值 $v_C(0)=0$、终了值 $v_C(\infty)=V_{\rm CC}$、转换值 $v_C(t_{\rm W})=\frac{2}{3}V_{\rm CC}$：

$$t_{\rm W}=RC\ln\frac{V_{\rm CC}-0}{V_{\rm CC}-\frac{2}{3}V_{\rm CC}}=RC\ln 3\approx 1.1RC$$

**易错点**：555 单稳系数是 1.1（$\ln 3$），门电路微分型单稳是 0.69（$\ln 2$），不可混用；差别源于充电的”目标值”不同——前者充到 $\frac{2}{3}V_{\rm CC}$ 就翻转，后者充到 $\frac{1}{2}V_{\rm DD}$ 就翻转。此外触发脉冲宽度必须小于 $t_{\rm W}$、幅度应低于 $\frac{1}{3}V_{\rm CC}$，否则电路无法正常返回。

### 8.5.4　接成多谐振荡器

**接法与工作过程**　2、6 脚短接后接电容 $C$ 上端（$C$ 下端接地）；7 脚接在 $R_1$、$R_2$ 之间，$R_1$ 另一端接 $V_{\rm CC}$、$R_2$ 另一端接 2、6 脚。设通电后 $Q=1$、$T_D$ 截止，$V_{\rm CC}$ 经 $R_1$、$R_2$ 给 $C$ 充电，$v_C$ 上升；到 $\frac{2}{3}V_{\rm CC}$ 时 $C_1$ 使锁存器复位，$Q=0$、$T_D$ 导通，$C$ 经 $R_2$ 与 $T_D$ 放电，$v_C$ 下降；到 $\frac{1}{3}V_{\rm CC}$ 时 $C_2$ 使锁存器置 1，$T_D$ 又截止，重新充电，在 $\frac{1}{3}V_{\rm CC}$ 与 $\frac{2}{3}V_{\rm CC}$ 之间往复，输出连续矩形波。

**周期与占空比**

$$T_1=(R_1+R_2)C\ln 2,\quad T_2=R_2C\ln 2,\quad T=(R_1+2R_2)C\ln 2\approx 0.69(R_1+2R_2)C$$

$$q=\frac{T_1}{T}=\frac{R_1+R_2}{R_1+2R_2}>50\%$$

标准 555 多谐振荡器的占空比恒大于 50%、不能小于 50%，这是其固有缺点。

**占空比可调的改进电路**　在 $R_1$、$R_2$ 支路各串一只方向相反的二极管，使充电只经 $R_{\rm 充}$、放电只经 $R_{\rm 放}$，则

$$T_1=R_{\rm 充}C\ln 2,\quad T_2=R_{\rm 放}C\ln 2,\quad T=(R_{\rm 充}+R_{\rm 放})C\ln 2,\quad q=\frac{R_{\rm 充}}{R_{\rm 充}+R_{\rm 放}}$$

选取不同的 $R_{\rm 充}$、$R_{\rm 放}$ 即可得到任意占空比（包括小于 50%）。

## 8.6　本章分析步骤与易错点

### 8.6.1　三类电路的分析步骤

1. **施密特触发器**：判断两个稳态（谁导通、$v_O$ 为何电平）→ 找翻转的临界条件（$v_A = V_{\mathrm{TH}}$ 或 $v_I = v_{\mathrm{E}} + 0.7\,\mathrm{V}$）→ 用叠加原理或分压关系解出 $V_{\mathrm{T}+}$、$V_{\mathrm{T}-}$ → 回差取两者之差。

2. **单稳态触发器**：定稳态 → 定触发方式（上升沿/下降沿、哪一个端子）→ 定暂稳态由哪个 $RC$ 充放电维持 → 用三要素公式求 $t_{\mathrm{W}}$ → 校核恢复时间 $T_{\mathrm{re}}$ 与分辨时间 $T_{\mathrm{d}}$。

3. **多谐振荡器**：找两个暂稳态的转换阈值 → 定每段充放电回路的等效电阻与等效电源 → 分别求 $T_1$、$T_2$ → 相加得 $T$，占空比 $q = T_1/T$。

### 8.6.2　易错点清单

- $t_{\mathrm{W}} = 1.1RC$（$\ln 3$）只属于” 充到 $\frac{2}{3}V_{\mathrm{CC}}$ 翻转” 的场合（555 单稳、555 多谐的每一段）；门电路单稳与施密特型多谐的阈值是 $V_{\mathrm{TH}} = V_{\mathrm{DD}}/2$，对应 $\ln 2 \approx 0.69$。
- 施密特触发器 $V_{\mathrm{T}+}$、$V_{\mathrm{T}-}$ 的反馈电平判断错，会导致回差符号反、甚至算出负回差。
- 555 的 5 脚接外参考 $V_{\mathrm{CO}}$ 后，两个阈值变为 $V_{\mathrm{CO}}$ 与 $V_{\mathrm{CO}}/2$，不再是 $\frac{2}{3}V_{\mathrm{CC}}$ 与 $\frac{1}{3}V_{\mathrm{CC}}$。
- 标准 555 多谐振荡器的 $q$ 恒大于 50%，不能靠改变 $R_1$、$R_2$ 的数值得到 $q < 50\%$，必须改接二极管。
- 单稳态输出脉宽由 $R$、$C$ 决定而与触发脉冲无关；积分型单稳却要求触发脉冲宽度大于输出脉宽——这两句不矛盾：前者说” 输出与输入无关”，后者说” 电路正常工作的输入条件”。

# 第九章　数-模和模-数转换

## 9.1　概述

### 9.1.1　用途

在计算机控制系统中，被控量一般为非电量（温度、压力、位移等）。传感器先把它们转换成连续变化的模拟量，再由**模/数转换器（ADC）**转换成数字量送入计算机处理、计算；处理后的数字量再经**数/模转换器（DAC）**转换成模拟量加到执行机构，以调节被控对象。即：非电量 → 模拟量 → 数字量（计算机）→ 模拟量 → 执行机构。

### 9.1.2　主要性能指标

为保证数据处理结果的准确性，ADC 与 DAC 必须有足够的**转换精度**；对过程控制与检测，还必须有足够的**转换速度**。转换精度与转换速度是 ADC 和 DAC 的两项主要性能指标，二者往往互相矛盾，选型时要折中。

### 9.1.3　概念与分类

**D/A 转换器**　把数字信号转换成模拟信号的过程称为数/模转换（Digital to Analog），实现电路称为 D/A 转换器，简写 DAC。目前常用的有**权电阻网络**、**倒 T 形电阻网络**、**权电流型**、**权电容型**以及**开关树型** D/A 转换器。

**A/D 转换器**　把模拟信号转换成数字信号的过程称为模/数转换（Analog to Digital），实现电路称为 A/D 转换器，简写 ADC。按转换方式分为**直接** A/D 转换器（输入模拟电压直接转换成数字信号）与**间接** A/D 转换器（输入模拟信号先转换成某种中间变量，如时间、频率，再把中间量转换成数字量）。按数字量的输入/输出方式，D/A 转换器分并行输入与串行输入两类，A/D 转换器分并行输出与串行输出两类。

由于 D/A 转换器的工作原理比 A/D 转换器简单，且是 A/D 转换器的组成部分，故先讨论 D/A 转换器。

## 9.2　D/A 转换器

### 9.2.1　基本原理与组成

数字量是用代码按位数组合起来表示的，对有权码，每位代码都有一定的权。数/模转换的实质是：**把每一位代码按其权的大小转换成相应的模拟量，然后相加**，得到与数字量成正比的总模拟量。

$n$ 位 D/A 转换器由五部分组成：**数码寄存器、$n$ 位模拟开关、解码网络、求和电路、基准电源**。数字量以串行或并行方式输入并存入数码寄存器；寄存器输出的每位数码驱动对应数位上的模拟开关，把解码网络中的相应权值送入求和电路；求和电路将各位权值相加，得到与数字量相应的模拟量。

### 9.2.2　D/A 转换器的分类

表 9.1: D/A 转换器的分类

| 分类依据 | 类型 |
|---|---|
| 按解码网络结构 | T 型电阻网络、倒 T 形电阻网络、权电流型、权电阻网络 |
| 按模拟开关电路 | CMOS 开关型（功耗低、速度慢）、双极型开关型（速度快，含电流开关型、ECL 电流开关型） |

### 9.2.3　权电阻网络 D/A 转换器

**二进制数的权**　$n$ 位二进制数

$$D_n = d_{n-1}d_{n-2}\cdots d_1 d_0 = \sum_{i=0}^{n-1} 2^i d_i$$

其中 $2^{n-1}$、$2^{n-2}$、$\cdots$、$2^1$、$2^0$ 分别是最高位（MSB）到最低位（LSB）的权。

**电路组成**　4 位权电阻网络 D/A 转换器由权电阻网络（$R$、$2R$、$4R$、$8R$）、4 个电子模拟开关 $S_3 \sim S_0$ 和 1 个求和放大器组成，基准电压为 $V_{\mathrm{REF}}$。开关状态受输入数码 $d_3 \sim d_0$ 控制：$d_i = 1$ 时开关接到 $V_{\mathrm{REF}}$，有支路电流 $I_i$ 流向求和放大器；$d_i = 0$ 时开关接地，支路电流为零。各支路权电流为

$$I_3 = \frac{V_{\mathrm{REF}}}{R}, \quad I_2 = \frac{V_{\mathrm{REF}}}{2R}, \quad I_1 = \frac{V_{\mathrm{REF}}}{4R}, \quad I_0 = \frac{V_{\mathrm{REF}}}{8R}$$

**求和放大器（虚短、虚断）**　求和放大器是接成负反馈的理想运放（$A_V = \infty$、$i_I = 0$、$R_O = 0$），深度负反馈下满足 **虚短** $V_- \approx V_+ = 0$（虚地）与**虚断** $i_I = 0$，故

$$v_O = -R_F i_\Sigma = -R_F\left(I_3 + I_2 + I_1 + I_0\right)$$

**输出电压**　取 $R_F = R/2$，代入各支路电流得

$$v_O = -\frac{R}{2}\left(\frac{V_{\mathrm{REF}}}{R}d_3 + \frac{V_{\mathrm{REF}}}{2R}d_2 + \frac{V_{\mathrm{REF}}}{4R}d_1 + \frac{V_{\mathrm{REF}}}{8R}d_0\right) = -\frac{V_{\mathrm{REF}}}{2^4}\left(2^3 d_3 + 2^2 d_2 + 2^1 d_1 + 2^0 d_0\right)$$

推广到 $n$ 位：

$$v_O = -\frac{V_{\mathrm{REF}}}{2^n} D_n$$

输出模拟电压与输入数字量成正比。$D_n = 00\cdots00$ 时 $v_O = 0$；$D_n = 11\cdots11$ 时 $v_O = -\dfrac{2^n - 1}{2^n}V_{\mathrm{REF}}$，故输出范围为 $0 \sim -\dfrac{2^n - 1}{2^n}V_{\mathrm{REF}}$。

**说明与优缺点**　若 $V_{\mathrm{REF}}$ 取正值则输出为负，想得到正输出电压可将 $V_{\mathrm{REF}}$ 取负值。$V_{\mathrm{REF}}$ 的精度直接决定转换精度。**优点**：电路结构简单、所用电阻元件少。**缺点**：各电阻阻值相差较大，输入位数越多差别越大（例如 8 位时若最小电阻 $R = 10\,\mathrm{k\Omega}$，最大电阻达 $2^7 R = 1.28\,\mathrm{M\Omega}$），很难保证电阻精度。

### 9.2.4　双级权电阻网络 D/A 转换器

为克服上述缺点，在输入位数较多时可采用双级（两组）权电阻网络：高 4 位与低 4 位各用一组权电阻网络，两组之间用 $R_S = 8R$ 的电阻相连，这样每组内部电阻比值只有 $2^3 = 8$，大大缓解了阻值跨度问题。其输出为

$$v_O = -\frac{V_{\mathrm{REF}}}{2^8}\left(2^7 d_7 + 2^6 d_6 + \cdots + 2^1 d_1 + 2^0 d_0\right) = -\frac{V_{\mathrm{REF}}}{2^8} D_8$$

公式形式与单组权电阻网络完全一致，只是位数提高到 8 位。

### 9.2.5　倒 T 形电阻网络 D/A 转换器

**设计目的**　倒 T 形电阻网络只用 $R$ 和 $2R$ 两种电阻，从根本上克服了权电阻网络阻值相差太大的缺点。

**关键：开关位置不影响支路电流**　由" 虚短"、" 虚地"，$V_- \approx V_+ = 0$，所以**无论开关打在运放输入端（虚地）还是接地端，流过每个 $2R$ 支路的电流始终不变**。于是可把开关看成理想电流换向开关：$d_i = 1$ 时该支路电流流入求和放大器，$d_i = 0$ 时流入地端。把网络等效化简后，从 $V_{\mathrm{REF}}$ 看进去的等效电阻为 $R$，总电流

$$I = \frac{V_{\mathrm{REF}}}{R}$$

从 MSB 到 LSB 各支路电流依次减少一半（每经过一个节点电流被二分），4 位时流入求和放大器（或地）的电流为

$$i_\Sigma = I\left(\frac{d_3}{2} + \frac{d_2}{4} + \frac{d_1}{8} + \frac{d_0}{16}\right) = \frac{V_{\mathrm{REF}}}{2^4 R}\left(2^3 d_3 + 2^2 d_2 + 2^1 d_1 + 2^0 d_0\right)$$

在求和放大器反馈电阻为 $R$ 时，输出电压

$$v_O = -R i_\Sigma = -\frac{V_{\mathrm{REF}}}{2^4}\left(2^3 d_3 + 2^2 d_2 + 2^1 d_1 + 2^0 d_0\right) = -\frac{V_{\mathrm{REF}}}{2^4} D_4$$

对 $n$ 位输入：

$$v_O = -\frac{V_{\mathrm{REF}}}{2^n} D_n$$

其输出公式与权电阻网络 D/A 转换器相同，输出范围为 $0 \sim -\dfrac{2^n - 1}{2^n} V_{\mathrm{REF}}$；$V_{\mathrm{REF}}$ 取负则输出为" 正"。

**集成芯片 CB7520（AD7520）**　采用倒 T 形电阻网络的单片集成 D/A 转换器，输入为 10 位二进制数，模拟开关用 CMOS 电路构成（电源电压设计在 15 V 左右以降低导通内阻）。输出电压为

$$v_O = -\frac{V_{\mathrm{REF}}}{2^{10}} D_{10}$$

使用时需**外接运算放大器**：反馈电阻可用内部电阻 $R$，也可外接反馈电阻接在 $I_{\mathrm{out1}}$ 与 $v_O$ 之间。**外接参考电压 $V_{\mathrm{REF}}$ 必须有足够精度**，才能确保应有的转换精度。

**单极性输出的外接电路**　CB7520 接成单极性电压输出时，三个电位器各有分工，**这是常考的" 三个 $R_W$ 各管什么"**：

- $R_{W1}$ 调节反馈电阻的阻值，使运放的放大比例系数增大，从而**提高满量程输出电压**；
- $R_{W2}$ 与内部电阻网络的等效电阻串联，改变基准电流 $I$，从而**减小满量程**（起缩小量程的作用）；
- $R_{W3}$ 是**运算放大器的调零电阻**，用于消除零点偏移。

输入全 0 时输出 0；输入全 1 时输出 $-\dfrac{1023}{1024} V_{\mathrm{REF}}$；输入最高位为 1、其余为 0 时输出 $-\dfrac{512}{1024} V_{\mathrm{REF}}$。

### 9.2.6　权电流型 D/A 转换器

**改进思路**　权电阻网络与倒 T 形网络都把模拟开关当成理想开关，未考虑开关的**导通电阻和导通压降**，这会引起转换误差。改进办法是用一组**恒流源**构成" 权"：恒流源支路电流由发射极回路参数决定，**不再受开关内阻和压降的影响**，从而降低了对开关电路的要求。

**电路原理**　4 位权电流型 D/A 转换器的恒流源电流分别为 $\frac{I}{2}$、$\frac{I}{4}$、$\frac{I}{8}$、$\frac{I}{16}$（从 MSB 到 LSB）。$d_i=1$ 时开关把恒流源接到运放输入端求和，$d_i=0$ 时接地，故

$$v_O=R_Fi_\Sigma=R_F\left(\frac{I}{2}d_3+\frac{I}{4}d_2+\frac{I}{8}d_1+\frac{I}{16}d_0\right)=\frac{R_F}{2^4}\left(2^3d_3+2^2d_2+2^1d_1+2^0d_0\right)I$$

恒流源常用图 8.2.9 的电路：各管基极接在一起，若各管 $V_{\mathrm{BE}}$ 相同则各发射极处于相同电位，各支路电流计算与倒 T 形网络一样依次减半；为保证发射结压降相等，**发射极电流较大的管子要增加发射结面积**。实用的权电流型 DAC 用倒 T 形电阻网络产生权电流，以**减少电阻的种类**：由运放 $A_1$、三极管 $T_R$、电阻 $R_R$、$R$ 构成基准电流发生电路，$I_{\mathrm{REF}}=\dfrac{V_{\mathrm{REF}}}{R_R}$，故

$$v_O=\frac{R_F}{R_R}\cdot\frac{V_{\mathrm{REF}}}{2^n}D_n$$

其中 $I_{B0}$ 为各管提供必需的偏置电流。

**典型集成芯片 DAC0808**　DAC0806、DAC0807、DAC0808 都采用双极型三极管，**工作速度较高**。DAC0808 为 8 位 D/A 转换器：$d_7\sim d_0$ 为 8 位数字量输入端，$I_o$ 为求和电流输出端；$V_{R+}$、$V_{R-}$ 接基准电流发生电路中运放的同相、反相输入端；COMP 供外接补偿电容；$V_{\mathrm{CC}}$、$V_{\mathrm{EE}}$ 为正负电源输入端。

### 9.2.7　具有双极性输出的 D/A 转换器

**问题**　D/A 转换器中的数字量有正负之分，此时要求输出电压也有正负，即 D/A 转换器须工作于双极性方式。二进制算术运算中带符号数通常用**补码**表示，故希望 D/A 转换器能把以补码形式输入的正、负数分别转换成正、负极性的模拟电压。

**实现方法（以 3 位补码为例）**　3 位二进制补码可表示 $+3\sim-4$ 共 8 个数，希望输出 $+3\,\mathrm{V}$、$+2\,\mathrm{V}$、$+1\,\mathrm{V}$、0、$-1\,\mathrm{V}$、$-2\,\mathrm{V}$、$-3\,\mathrm{V}$、$-4\,\mathrm{V}$。用普通 3 位倒 T 形网络（$V_{\mathrm{REF}}=-8\,\mathrm{V}$）只能得到单极性输出，实现双极性要做两件事：

1. **偏移**：在求和端叠加一个偏移电流（偏移电阻 $R_B$ 接偏移电压 $V_{BB}$），偏移量等于**最高位的权值** $V_{\mathrm{REF}}/2$，使转换特性整体平移，零输入对应输出 $-V_{\mathrm{REF}}/2$；
2. **符号位反相**：把补码的符号位经反相器 $G$ 反相后再加到 DAC，即把**补码**变成**偏移二进制码**；因为偏移后的 DAC 要求输入为偏移二进制码，而补码与偏移二进制码只差符号位取反。

CB7520 接成双极性输出的电路即在此基础上加 $R_B$、$V_{BB}$ 与反相器。**易错点**：偏移量取的是" 最高位的权值"，不是满量程的一半以外的任意值；符号位必须反相，否则正负半轴颠倒。

### 9.2.8　D/A 转换器的转换精度与转换速度

**分辨率（理论精度）**　分辨率表示 D/A 转换器对输入微小量变化的敏感程度，定义为模拟输出电压可能分成的等级数：从 $00\cdots00$ 到 $11\cdots11$ 共 $2^n$ 个不同状态、给出 $2^n$ 个不同输出电压，位数越多等级越多、

分辨率越高。工程上常用输入数字量的位数表示分辨率，其定量定义为

$$\text{分辨率} = \frac{1}{2^n - 1}$$

例如 10 位 D/A 转换器的分辨率为 $\dfrac{1}{2^{10}-1} = \dfrac{1}{1023} \approx 0.001$（约 0.098%）。也可用” 能分辨出的最小输出电压与最大输出电压之比” 表示。

**转换误差（实际精度）**　转换误差是各种因素引起误差的综合指标，表示实际 D/A 转换器特性与理论转换特性之间的**最大偏差**。一般用最低有效位的倍数表示（如 1LSB，即绝对误差不超过输入为 $00\cdots01$ 时的输出电压），也用绝对误差与满刻度输出的百分数表示。按产生原因分三类：**总误差为几种误差的绝对值相加**。故要获得高精度 D/A 转换器，不仅要有高分辨率，还必须选用高稳定度的参考电压 $V_{\mathrm{REF}}$ 和低漂移的运算放大器与之配合。

表 9.2: D/A 转换器三类转换误差

| 误差类型 | 产生原因 | 特点 |
|---|---|---|
| 比例系数误差 | 基准电压 $V_{\mathrm{REF}}$ 偏离标准值 $\Delta V_{\mathrm{REF}}$ | 误差与输入数字量成正比 |
| 失调误差（漂移/平移误差） | 运算放大器的零点漂移 | 误差大小与输入数字量无关，特性曲线整体平移 |
| 非线性误差 | 模拟开关导通电阻与压降不等、电阻网络阻值偏差 | 既非常数也不与输入成正比，无一定规律 |

**转换速度：建立时间 $t_{\mathrm{set}}$**　输入数字量突变后，输出模拟量并不能立即达到对应值，需要一段建立时间。定义：**从输入数字量发生突变开始，到输出电压进入与稳态值相差 $\pm\frac{1}{2}$LSB 范围以内所用的时间**。数字量变化越大建立时间越长，故产品一般给出输入从全 0 跳变到全 1（或反之）时的建立时间。不含运算放大器的 D/A 转换器中 $t_{\mathrm{set}}$ 最小在 0.1 $\mu$s 以内；含运算放大器的集成 D/A 转换器中 $t_{\mathrm{set}}$ 最小在 1.5 $\mu$s 以内。外接运放的 D/A 转换器中，运放的转换速度会影响整体速度，应选转换速率高的运放以缩短建立时间。

**精度与位数的关系**　若要求 D/A 转换器的精度（相对误差）优于某个值，则误差应低于 $\frac{1}{2}$LSB，即 $\dfrac{\Delta v_O}{U_m} \le \dfrac{1}{2}\cdot\dfrac{1}{2^n-1}$，故**精度要求 $\le$ 分辨率的一半**，由此可反解所需位数 $n$。

## 9.3　A/D 转换器

### 9.3.1　基本原理：四个步骤

输入的模拟信号在时间上连续，输出的数字信号在时间和幅值上都离散，故转换一般要经过 **取样、保持、量化、编码**四个过程；实际中取样与保持、量化与编码常同时实现。A/D 转换过程是：先对输入模拟电压取样，然后保持并将取样电压量化为数字量，再按一定编码形式给出转换结果。

### 9.3.2　取样定理

取样是把随时间连续变化的模拟量转换为时间离散的模拟量。为使取样信号能逼近（并无失真地恢复）输入模拟信号，取样信号必须有足够高的频率。设 $f_s$ 为取样频率、$f_{i(\max)}$ 为输入模拟信号最高频率

分量的频率，则必须满足**取样定理**

$$f_s \geq 2f_{i(\max)}$$

工程上一般取 $f_s = (3 \sim 5)f_{i(\max)}$。每次取得的模拟信号转换为数字信号都需要一定时间，且为给后续量化编码提供稳定值，取样后必须保持一段时间，故取样与保持通常由**取样—保持电路**同时完成。

### 9.3.3　取样—保持电路

**原理电路**　由放大器 $A$、保持电容 $C_H$ 和开关驱动电路（N 沟道增强型 MOS 管 $T$ 作模拟开关）组成。$v_I$ 为输入模拟电压，$v_L$ 为取样控制信号。

- **取样阶段**（$v_L$ 高电平）：$T$ 导通，$v_I$ 经 $R_1$ 和 $T$ 给 $C_H$ 充电；若取 $R_1 = R_F$ 且运放理想，则 $v_O = v_C = -v_I$；
- **保持阶段**（$v_L$ 低电平）：$T$ 截止，$C_H$ 上的电压基本不变，输出电压也不变，取样结果被保存下来。

$C_H$ 漏电越小、运放输入阻抗越高，则保持时间越长。

**输入级隔离**　该电路充电时经过 $R_1$ 和 $T$，二者影响取样速度；减小 $R_1$ 又会降低电路输入电阻。措施是在电路输入端增加一级**隔离放大器**。

**集成取样—保持电路 LF398**　内部含两个运放 $A_1$、$A_2$，模拟开关 $S$，控制 $S$ 的逻辑单元 $L$；$v_L$ 与 $V_{\mathrm{REF}}$ 是逻辑单元的两个输入信号。当 $v_L > V_{\mathrm{REF}} + V_{\mathrm{TH}}$ 时 $S$ 接通，$v_L < V_{\mathrm{REF}} + V_{\mathrm{TH}}$ 时 $S$ 断开（$V_{\mathrm{TH}}$ 为阈值电压，约 1.4 V）。$D_1$、$D_2$ 构成保护电路：保持时总有一个二极管导通，保护开关电路不受过高电压；取样时两个二极管都截止，保护电路不起作用。$v_{\mathrm{OS}}$ 是失调电压输入端，可外接电阻调整输出电压零点，使 $v_I = 0$ 时 $v_O = 0$。

### 9.3.4　量化与编码

**量化**　数字量在数值上也是离散的，任何一个数字量只能是某个规定最小数量单位的整数倍。把采样电压表示为最小数量单位 $\Delta$ 的整数倍称为**量化**，$\Delta$ 称为**量化单位**，它是数字信号最低位（LSB）为 1、其他位为 0 时所对应的模拟量，即 $\Delta = 1\mathrm{LSB}$。

**编码**　将量化的结果用代码（二进制或其他进制）表示出来称为**编码**，这些代码就是 A/D 转换器的输出数字量。输入模拟电压在正负范围内变化时，一般采用二进制补码形式编码。

**量化误差**　模拟电压连续，不可能都被 $\Delta$ 整除，量化过程必然引入误差，称为**量化误差**。它属于**原理性误差，无法消除**；位数越多，各离散电平之间的差值越小，量化误差越小。

表 9.3: 两种量化方式（以 3 位、输入 0 ∼ 1 V 为例）

| 量化方式 | 量化单位 | 归并规则 | 最大量化误差 |
|---|---|---|---|
| 只舍不入 | $\Delta = 1/8\,\mathrm{V}$ | 不足一个 $\Delta$ 的部分全部舍弃 | $\Delta$ |
| 四舍五入 | $\Delta = 2/15\,\mathrm{V}$ | 不足半个 $\Delta$ 舍去，等于或大于半个 $\Delta$ 按一个 $\Delta$ 处理 | $\frac{1}{2}\Delta$ |

**两种量化方式**　例如只舍不入方式下 $0\sim\frac{1}{8}$ V 都当 0 V 处理、用 000 表示，$\frac{1}{8}\sim\frac{2}{8}$ V 都当 1Δ 处理、用 001 表示，依此类推；四舍五入方式下 $0\sim\frac{1}{15}$ V 当 0 V 处理用 000 表示，$\frac{1}{15}\sim\frac{3}{15}$ V 当 1Δ（即 $\frac{2}{15}$ V）处理用 001 表示。由于后者的量化误差比前者小，**大多数 A/D 转换器采用四舍五入的量化方式**。

### 9.3.5　A/D 转换器的分类与速度对比

表 9.4: A/D 转换器的分类与典型转换时间

| 大类 | 类型 | 转换时间（课件） |
|---|---|---|
| 直接型 | 并联比较型 | $10\,\text{ns}\sim1\,\mu\text{s}$（最快） |
| 直接型 | 反馈比较型：计数型、逐次渐近型 | 几 $\mu$s $\sim100\,\mu$s |
| 间接型 | V-T 变换型：单积分、双积分、四积分 | 几百 $\mu$s $\sim$ 几 ms（最慢） |
| 间接型 | V-F 变换型 | 由计数容量决定 |

### 9.3.6　并联比较型 A/D 转换器

**组成**　属于直接 A/D 转换器。由**电压比较器、寄存器（触发器）和代码转换电路**三部分组成。输入为 $0\sim V_{\text{REF}}$ 间的模拟电压 $v_I$，输出为 3 位二进制代码 $d_2d_1d_0$。本电路不含取样—保持电路，即假定 $v_I$ 已是取样—保持电路的输出电压。

**量化方式**　用电阻链把参考电压 $V_{\text{REF}}$ 分成 7 个比较电平，量化单位为

$$\Delta=\frac{2V_{\text{REF}}}{15}$$

比较器按输入电平与各自比较电平的大小输出高、低电平，7 个比较器的输出经寄存器锁存，再由代码转换电路变成 3 位二进制码。推广到 $n$ 位：需要 $2^n-1$ 个比较器与触发器，量化单位 $\Delta=\dfrac{2V_{\text{REF}}}{2^{n+1}-1}$。

**代码转换逻辑**　7 个寄存器输出 $Q_7\sim Q_1$ 为" 温度计" 码（输入越高，置 1 的个数越多），代码转换逻辑为

$$d_2=Q_4,\qquad d_1=Q_2+Q_6,\qquad d_0=Q_1+Q_3+Q_5+Q_7$$

例如 $v_I<\frac{1}{15}V_{\text{REF}}$ 时比较器输出全为低电平，时钟上升沿后 $d_2d_1d_0=000$；$\frac{1}{15}V_{\text{REF}}<v_I<\frac{3}{15}V_{\text{REF}}$ 时只有 $C_1$ 输出高电平，$d_2d_1d_0=001$，依此类推。

**特点**　**优点**：转换速度极快，转换时间可达 50 ns 以下；可不用取样—保持电路（比较器和寄存器本身有此功能）。**缺点**：需要较多的电压比较器和触发器，$n$ 位需 $2^n-1$ 个比较器，位数提高后硬件规模指数增长。**精度**主要取决于量化电平的划分（划分越细精度越高），也与参考电压、电阻及运放有关。

**典型产品**　AD9012（TTL 工艺 8 位）、AD9002（ECL 工艺 8 位）、AD9020（TTL 工艺 10 位）。

### 9.3.7　反馈比较型 A/D 转换器之一：计数型

**共同原理**　取一个数字量加到 D/A 转换器上，得到对应的模拟输出电压，与输入模拟电压比较；若两者不等则调整所取数字量，直到两个模拟电压相等为止，最后所取的数字量即为转换结果。反馈比较型有**计数型**和**逐次渐近型**两种。

**组成与工作过程**　由比较器 $C$、D/A 转换器、计数器、脉冲源、控制门 $G$ 及输出寄存器组成。

1. 计数器清零且 $v_L = 0$，门 $G$ 封锁，计数器输出为 0，$v_O = 0$；若 $v_I > 0$ 则 $v_I > v_O$，比较器输出 $v_B = 1$；
2. $v_L$ 为高电平时开始转换，脉冲经门 $G$ 加到计数器 CLK，计数器加法计数，DAC 输出电压不断增加；
3. 增加到 $v_I = v_O$ 时比较器输出 $v_B$ 变低，门 $G$ 封锁，计数器停止计数，此时计数器状态即为所求数字量。

由于转换过程中计数器数字不断变化，不能直接把计数器状态作为输出，需在输出端设**输出寄存器**，在 $v_L$ 下降沿控制下把最终状态寄存输出。

**缺点**　转换时间长：输出为 $n$ 位二进制数码时，最长转换时间为 $T = (2^n - 1)T_{\mathrm{CP}}$。电路结构简单，常用于对转换速度要求不高的场合。

### 9.3.8　反馈比较型 A/D 转换器之二：逐次渐近型

**原理（天平称重）**　逐次渐近的构思如用砝码称重物：称 13 g 重物，有 8 g、4 g、2 g、1 g 砝码，从大到小逐次试探——先放 8 g（8<13，留），再放 4 g（8+4<13，留），再放 2 g（8+4+2>13，去），再放 1 g（8+4+1=13，留），结果为 1101。可见 $n$ 位只需比较 $n$ 次。

**组成与工作过程**　由比较器 $C$、D/A 转换器、寄存器、时钟脉冲源和控制逻辑组成。

1. 逐次渐近寄存器清零；
2. 先置寄存器最高位为 1、其余位为 0（4 位时为 1000），经 D/A 转换后送比较器与 $v_I$ 比较；
3. 若 $v_O > v_I$ 则去掉这个 1，若 $v_O < v_I$ 则保留这个 1；再把次高位置 1 重新比较，逐位比较直到最低位；
4. 比较结束时寄存器所存数码即为输出数字量。

**特点与注意**　电路不太复杂、速度较快。为减小量化误差，可使 D/A 转换器输出产生 $-\Delta/2$ 的偏移量。转换时间比计数型少得多（$n+2$ 个脉冲），虽比并联型低，但电路简单得多；位数越高转换精度越高。**这种类型的 A/D 转换器是集成 ADC 产品中最常用的一种**，产品输出多为 8～12 位。

### 9.3.9　双积分型 A/D 转换器

**类型与组成**　属于**间接** A/D 转换器（V-T 变换型）：先把输入模拟电压转换成与之成正比的时间宽度，再在该时间宽度内对固定频率的时钟脉冲计数，计数结果就是正比于输入模拟电压的数字信号。由**积分器、比较器、计数器、逻辑控制和时钟信号源**组成。

**第一次积分（定时积分）**　转换开始前 $v_L = 0$，计数器清零并接通 $S_0$ 使电容完全放电。$v_L = 1$ 后 $S_0$ 断开，$S_1$ 合到输入信号 $v_I$ 一侧，积分器在固定时间 $T_1$ 内对 $v_I$ 积分：

$$v_O = -\frac{1}{RC}\int_0^{T_1} v_I \,\mathrm{d}t = -\frac{T_1}{RC}v_I$$

可见固定 $T_1$ 时 $v_O$ 与 $v_I$ 成正比。

**第二次积分（反向积分）**　$S_1$ 打到 $-V_{\mathrm{REF}}$ 一侧，积分器反向积分，输出从负值往零回升，到零所需时间为 $T_2$，则

$$\frac{T_1}{RC}v_I = \frac{T_2}{RC}V_{\mathrm{REF}} \quad \Longrightarrow \quad T_2 = \frac{T_1}{V_{\mathrm{REF}}}v_I$$

即 $T_2$ 与输入信号 $v_I$ 成正比。

**计数结果**　若计数器在 $T_2$ 内对频率 $f_C = 1/T_C$ 的时钟脉冲计数，则计数结果也与 $v_I$ 成正比：

$$D = \frac{T_2}{T_C} = \frac{T_1}{T_C}\cdot\frac{v_I}{V_{\mathrm{REF}}}$$

设 $T_1 = NT_C$，则 $D = N\dfrac{v_I}{V_{\mathrm{REF}}}$；双积分电路中 $T_1 = 2^nT_C$（即 $N = 2^n$），故

$$D = \frac{2^n}{V_{\mathrm{REF}}}v_I$$

输出的数字量与输入的模拟电压成正比。

**优点**

1. **工作性能稳定**：积分时间与参数 $RC$ 无关，且 $T_1 = NT_C$，最终结果与时钟周期无关，故可用精度较低的元器件获得较高精度的转换器；
2. **抗干扰能力强**：在 $T_1$ 内取的是输入电压的**平均值**，故对平均值为零的工频及其倍频干扰有很强的抑制能力。

**缺点与精度措施**　**工作速度低**：一次转换时间在 $2T_1$ 以上，即不低于 $2^{n+1}T_C$，加上准备时间更长，转换速度一般在每秒几十次以内。精度受计数器位数、比较器灵敏度、运放与比较器的零点漂移、积分器漏电、时钟频率瞬时波动等影响；措施是增加计数器位数、加零点漂移自动补偿电路、用石英晶体振荡器作脉冲源、选漏电小的积分电容。

**典型集成产品**　ADC-EK8B（8 位二进制）、ADC-EK10B（10 位二进制）、MC14433（$3\frac{1}{2}$ 位，BCD 码）、CB7106/7126、CB7107/7127（可直接驱动 LCD、LED 数码管）。

### 9.3.10　V-F 变换型 A/D 转换器

先把输入模拟电压转换成与之成正比的频率信号，再在一个固定时间间隔内对频率信号计数，计数结果就是正比于输入模拟电压的数字信号。其输出是**调频信号**，不仅易于传输和检测，还有很强的抗干扰能力，故常用于遥测、遥控系统。转换精度首先取决于 V-F 变换器的精度，也受计数容量的影响——计数器容量越大，转换误差越小。

### 9.3.11　A/D 转换器的转换精度与转换速度

**分辨率（分解度）**　用输出二进制数或十进制数的位数表示，表示 A/D 转换器对输入信号的分辨能力。理论上 $n$ 位二进制输出的 A/D 转换器能区分 $2^n$ 个不同等级的输入模拟电压，能区分输入电压的最小值为满量程输入的 $1/2^n$（FSR/$2^n$）。分辨率描述的是 A/D 转换器的固有误差——量化误差 $\Delta$；最大输入一定时，输出位数越多，量化误差越小、分辨率越高。例如 10 位二进制 A/D 转换器、最大输入 5 V 时，能区分的最小电压为 $5\,\mathrm{V}/2^{10} = 4.88\,\mathrm{mV}$。

**转换误差**　一般以输出误差的最大值形式给出，表示实际输出数字量与理论上应有输出数字量之间的差别，通常以最低有效位的倍数表示（如 $< \pm\frac{1}{2}$LSB）。有时也用满量程输出的百分数表示（如输出为十进制 $3\frac{1}{2}$ 位、转换误差 ±0.05% FSR，满量程输出 1999，最大输出误差小于最低位的 1）。**易错点**：增加输出数字量的位数并不一定能提高精度，必须根据" 转换误差 $\leq$ 量化误差" 合理选择位数。

**转换速度**　用**转换时间**描述，定义为从转换控制信号到来时起，到输出端得到稳定的数字信号所经过的时间。不同类型差别很大：**并联比较型最快，逐次渐近型次之，间接型（双积分、V-F 等）最慢**。

## 9.4　集成 A/D 转换器及其应用

### 9.4.1　ADC0804 的性能与引脚

**基本特性**　ADC0804 是用 CMOS 工艺制成的**逐次比较型**模数转换芯片：分辨率 8 位，转换时间 100 $\mu$s，输入电压范围 0 ∼ 5 V（增加某些外部电路后输入可为 ±5 V）。芯片内有输出数据锁存器，与计算机连接时输出可直接接在 CPU 数据总线上，**无需附加逻辑接口电路**。

#### 引脚功能

- $V_{IN+}$、$V_{IN-}$：两模拟信号输入端，可接收单极性、双极性和差动输入信号；
- $D_7 \sim D_0$：数据输出端，具有**三态**特性，能与微机总线相接；
- AGND：模拟信号地；DGND：数字信号地；
- CLKIN：外电路提供时钟脉冲的输入端；CLKR：内部时钟发生器外接电阻端，与 CLKIN 配合可由芯片自身产生时钟，频率为 $1/(1.1RC)$；
- $\overline{\text{CS}}$：片选信号输入，低电平有效，有效即表明芯片被选中可启动工作；
- $\overline{\text{WR}}$：写信号输入，低电平有效，$\overline{\text{CS}}$ 与 $\overline{\text{WR}}$ 同时为低时启动转换；
- $\overline{\text{RD}}$：读信号输入，低电平有效，$\overline{\text{CS}}$ 与 $\overline{\text{RD}}$ 同时为低时读取转换结果；
- $\overline{\text{INTR}}$：转换结束输出信号，低电平有效，常作为向微机系统发出的中断请求信号；
- $V_{REF}/2$：参考电压分压输入端；$V_{CC}$：电源端。

### 9.4.2　工作时序与使用要点

**转换时序**　$\overline{\text{CS}}$ 与 $\overline{\text{WR}}$ 同为低电平时启动 A/D 转换，在上升沿后 100 $\mu$s 完成转换，结果存入数据锁存器，同时 $\overline{\text{INTR}}$ 自动变为低电平表示本次转换结束；若 $\overline{\text{CS}}$、$\overline{\text{RD}}$ 同时为低电平，则数据锁存器三态门打开、数字信号送出，高电平到来后三态门处于高阻状态。

#### 使用要点

1. **零点和满刻度调节**：通过配套引脚外接微调电阻，修正零点偏差与满量程偏差；
2. **参考电压调节**：按输入量程配置参考电压，保证转换线性度；

3. **接地**：A/D、D/A 及采样保持芯片都提供独立的 AGND 与 DGND 引脚。线路设计中必须把所有器件的模拟地与数字地分别相连，然后**仅在一点上相连接**；否则干扰严重，以致影响转换结果的准确性；
4. **总线时序配合**：严格匹配微机读写时序，防止数据采样出错。

### 9.4.3　D/A 与 A/D 的接口与选用

**接口方式**　两类转换器的数字侧接口设计原则相同：

- 芯片内带**三态输出锁存器**（如 ADC0804、CB7520 外加锁存器）时，可直接挂在系统数据总线上，用 $\overline{\mathrm{CS}}$、$\overline{\mathrm{RD}}$、$\overline{\mathrm{WR}}$ 控制读写；
- 芯片内不带锁存器时，必须外加锁存器/缓冲器，否则转换过程中数据会被总线冲掉；
- 模拟侧要注意基准电压的稳定度、运放的零点漂移与建立时间，因为它们直接进入转换误差。

**选用原则**　实际应用中应从**系统数据总位数、精度要求、输入模拟信号的范围及输出信号极性**等方面综合考虑：

1. 速度优先（如视频、雷达信号采集）选**并联比较型**；速度与成本折中（最通用）选**逐次渐近型**；低速高精度、强工频干扰环境（如数字电压表）选**双积分型**；远距离传输选 **V-F 变换型**；
2. 位数按" 分辨率 $\geq$ 2 倍精度要求" 确定：$n$ 位 ADC 的分辨率为 $1/2^n$，若要求分辨 1/4500 则 12 位（1/4096）不够，需取 13 位；
3. 极性：单极性输入直接接 $V_{\mathrm{IN+}}$、$V_{\mathrm{IN-}}$ 之一；双极性输入需外加偏移电路或用双极性输出的 DAC；
4. 采样速率：多路分时采集时，单路转换时间 $\leq$ 采样周期/路数。

## 9.5　本章易错点小结

- 权电阻网络取 $R_F = R/2$、倒 T 形网络取 $R_F = R$，两者才能得到同一个 $v_O = -\dfrac{V_{\mathrm{REF}}}{2^n} D_n$；换反馈电阻则公式前多一个比例因子，不要死记。
- 倒 T 形网络的" 电流不变" 是因为**虚地**：开关接运放端与接地端电位都近似为零，故支路电流与开关位置无关；这是全章最重要的一句判断依据。
- 分辨率两种写法不要混：DAC 用 $\dfrac{1}{2^n - 1}$（有 $2^n$ 个状态、最大输出对应 $2^n - 1$ 个 LSB），ADC 用 $\dfrac{1}{2^n}$（能区分的最小输入为 FSR/$2^n$）。
- 量化单位不是" 满量程除以 $2^n$"：只舍不入方式 $\Delta = 1/8\,\mathrm{V}$（3 位、$0 \sim 1\,\mathrm{V}$），四舍五入方式 $\Delta = 2/15\,\mathrm{V}$，两者不同。
- 双积分型的转换结果与 $RC$、时钟周期**都无关**（因两次积分相消），但转换时间与 $T_1$ 成正比，速度慢是它的代价。
- 双极性输出必须做" 符号位反相 + 偏移" 两件事，只做偏移会得到错误的正负半轴。