数字电路与逻辑设计

作业合集

作者：浮萍

版本：1.0 完整版

邮箱：3071974740@qq.com

GitHub：https://github.com/Duckweed-yhb

2026 年 5 月 16 日

目录

1 第一章数制和码制作业 **4**

1.1 题 1.1 4

1.2 题 1.4 (4) 4

1.3 题 1.5 (4) 4

1.4 题 1.9 (1)、(2) 5

1.5 题 1.12 (1)、(3) 5

2 第二章逻辑代数基础作业 **6**

2.1 题 2.2 证明下列逻辑恒等式 6

2.2 题 2.6 写出图 P2.6(a)(b) 的输出逻辑函数式 6

2.3 题 2.8 根据波形图写出真值表与逻辑函数式 6

2.4 题 2.10 化为最小项之和形式 7

2.5 题 2.12 化简逻辑函数 7

2.6 题 2.13 化为最简与或式 8

2.7 题 2.15 卡诺图化简 9

2.8 题 2.16 卡诺图化简 10

2.9 题 2.18 写出逻辑式并化简 10

2.10 题 2.20 (1) 带约束项化简 11

2.11 题 2.21 (1)(3) 带无关项化简 11

2.12 题 2.24 多输出函数化简 11

2.13 题 2.26 化为与非-与非式 11

3 第三章门电路作业 **13**

3.1 题 3.3：复合门作反相器的可行性 13

3.1.1 题目 13

3.1.2 解答 13

3.2 题 3.7(b)：CMOS 门电路分析 13

3.2.1 题目 13

3.2.2 解答 14

3.3 题 3.7(d)：CMOS 门电路分析 14

3.3.1 题目 14

3.3.2 解答 15

3.4 题 3.8：输出电压波形分析 15

3.4.1 题目 15

3.4.2 解答 16

3.5 题 3.12：CMOS 门电路输出电平判断 17

3.5.1 题目 . . . 17
3.5.2 解答 . . . 17
3.6 题 3.13：TTL 与非门输入电压测量 . . . 18
3.6.1 题目 . . . 18
3.6.2 解答 . . . 18
3.7 题 3.17：TTL 或非门扇出数计算 . . . 19
3.7.1 题目 . . . 19
3.7.2 解答 . . . 19
3.8 题 3.23：OC 门驱动三极管电路分析 . . . 20
3.8.1 题目 . . . 20
3.8.2 解答 . . . 20

4 第四章组合逻辑电路作业 22
4.1 题 4.3：组合逻辑电路功能分析 . . . 22
4.1.1 题目 . . . 22
4.1.2 解答 . . . 22
4.2 题 4.5：用与非门设计四变量多数表决电路 . . . 23
4.2.1 题目 . . . 23
4.2.2 解答 . . . 23
4.3 题 4.6：水箱水泵控制逻辑电路设计 . . . 25
4.3.1 题目 . . . 25
4.3.2 解答 . . . 25
4.4 题 4.12：用 74HC138 实现多输出逻辑函数 . . . 26
4.4.1 题目 . . . 26
4.4.2 解答 . . . 27
4.5 题 4.16：用 74HC151 数据选择器实现逻辑函数 . . . 28
4.5.1 题目 . . . 28
4.5.2 解答 . . . 29
4.6 题 4.18：用 4 选 1 数据选择器产生逻辑函数 . . . 29
4.6.1 题目 . . . 29
4.6.2 解答 . . . 30
4.7 题 4.23：用 74HC151 实现双功能控制电路 . . . 30
4.7.1 题目 . . . 30
4.7.2 解答 . . . 31

5 触发器基础题 32
5.1 题 5.1：与非门 SR 锁存器波形 . . . 32
5.2 题 5.2：或非门 SR 锁存器波形 . . . 33

5.3 题 5.9：边沿触发 JK 触发器波形 35

1 第一章数制和码制作业

补充题

将 $(01111001)_2$ 8421BCD 码转换为等值的二进制数：

$$(01111001)_{8421\text{BCD}} = (\underline{1001110001})_2$$

解答： 8421BCD 码 $(0111\ 1001)_{\text{BCD}} = 79_{10}$，将 79 转为二进制：$79 = 64+8+4+2+1 = (1001110001)_2$。

1.1 题 1.1

为了将 600 份文件顺序编码，如果采用二进制代码，最少需要用几位？如果改用八进制或十六进制代码，则最少各需要用几位？

解答： 需要满足 $2^n \geq 600$。

- 二进制：$2^9 = 512 < 600$，$2^{10} = 1024 \geq 600$，故最少 **10 位**。
- 八进制：$8^4 = 4096 \geq 600$，故最少 **4 位**。
- 十六进制：$16^3 = 4096 \geq 600$，故最少 **3 位**。

1.2 题 1.4 (4)

将下列二进制数转换为等值的十进制数：

1. $(1001.0101)_2$

解答：

$$\begin{aligned}(1001.0101)_2 &= 1\times 2^3 + 0\times 2^2 + 0\times 2^1 + 1\times 2^0 + 0\times 2^{-1} + 1\times 2^{-2} + 0\times 2^{-3} + 1\times 2^{-4} \\ &= 8 + 0 + 0 + 1 + 0 + 0.25 + 0 + 0.0625 \\ &= \mathbf{9.3125}_{10}\end{aligned}$$

1.3 题 1.5 (4)

将下列二进制数转换为等值的八进制数和十六进制数：

1. $(101100.110011)_2$

解答：

$$(101100.110011)_2 = (010\ 110\ 0.110\ 011)_2 = (\mathbf{54.63})_{\mathbf{8}}$$
$$(101100.110011)_2 = (0010\ 1100.1100\ 1100)_2 = (\mathbf{2C.CC})_{\mathbf{16}}$$

1.4 题 1.9 (1)、(2)

将下列十进制数转换为等值的二进制数和十六进制数。要求二进制数保留小数点以后 4 位有效数字：

1. $(25.7)_{10}$ **解答：**整数部分：$25 = (11001)_2$ 小数部分：$0.7 \approx (0.1011)_2$ 故：

$$(25.7)_{10} = (\mathbf{11001.1011})_{\mathbf{2}} = (\mathbf{19.B})_{\mathbf{16}}$$

2. $(188.875)_{10}$ **解答：**整数部分：$188 = (10111100)_2$ 小数部分：$0.875 = (0.111)_2$ 故：

$$(188.875)_{10} = (\mathbf{10111100.1110})_{\mathbf{2}} = (\mathbf{BC.E})_{\mathbf{16}}$$

1.5 题 1.12 (1)、(3)

用 8 位的二进制补码表示下列十进制数：

1. $+17$ **解答：**正数补码等于原码：

$$+17 \Rightarrow (\mathbf{00010001})_{\mathbf{2}}$$

2. -13 **解答：**原码：10001101，反码：11110010，补码：11110011

$$-13 \Rightarrow (\mathbf{11110011})_{\mathbf{2}}$$

2 第二章逻辑代数基础作业

2.1 题 2.2 证明下列逻辑恒等式

1. $AB' + B + A'B = A + B$

   证明：

$$\begin{aligned} \text{左边} &= AB' + B + A'B \\ &= AB' + B(1 + A') \\ &= AB' + B \\ &= A + B = \text{右边} \end{aligned}$$

2. $(A + C')(B + D)(B + D') = AB + BC'$

   证明：

$$\begin{aligned} \text{左边} &= (A + C') \cdot \big[(B + D)(B + D')\big] \\ &= (A + C') \cdot B \\ &= AB + BC' = \text{右边} \end{aligned}$$

3. $A'B'C' + A(B + C) + BC = (AB'C' + A'B'C + A'BC')'$

   证明：

$$\begin{aligned} \text{右边} &= (AB'C')'(A'B'C)'(A'BC')' \\ &= (A' + B + C)(A + B + C')(A + B' + C) \\ &= A'B'C' + AB + AC + BC \\ &= A'B'C' + A(B + C) + BC = \text{左边} \end{aligned}$$

2.2 题 2.6 写出图 P2.6(a)(b) 的输出逻辑函数式

解：

$$\begin{aligned} Y_a &= \overline{\overline{A \cdot B'} \cdot \overline{A' \cdot B}} = A \oplus B \\ Y_b &= \overline{(A \oplus B) + \overline{BC'}} = AB\overline{C} \end{aligned}$$

2.3 题 2.8 根据波形图写出真值表与逻辑函数式

解：由波形图可得

$$Y = \sum m(3, 6) = A'BC + ABC'$$




图 P2. 6

图 1: 图 P2.6 逻辑电路图

2.4 题 2.10 化为最小项之和形式

1. $Y = A'BC + AC + B'C$

   解：

$$\begin{aligned} Y &= A'BC + AC(B + B') + B'C(A + A') \\ &= A'BC + ABC + AB'C + A'B'C \\ &= \sum m(1, 3, 6, 7) \end{aligned}$$

2. $Y = AB'C'D + BCD + A'D$

   解：

$$\begin{aligned} Y &= AB'C'D + BCD(A + A') + A'D(B + B')(C + C') \\ &= \sum m(1, 3, 5, 7, 9, 15) \end{aligned}$$

3. $Y = A + B + CD$

   解：

$$Y = \sum m(3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15)$$

4. $Y = AB + ((BC)'(C' + D'))'$

   解：

$$\begin{aligned} Y &= AB + BC + CD \\ &= \sum m(3, 6, 7, 11, 12, 13, 14, 15) \end{aligned}$$

2.5 题 2.12 化简逻辑函数

1. $ACD' + D'$

   解：

$$Y = D'(AC + 1) = D'$$




图 P2. 8

图 2: 图 P2.8 波形图

2. $AB' + AC + BC$

解：

$$Y = AB' + BC$$

3. $E'F' + E'F + EF' + EF$

解：

$$Y = E'(F' + F) + E(F' + F) = E' + E = 1$$

4. $A'BC + (A + B')C$

解：

$$Y = A'BC + AC + B'C = C(A'B + A + B') = C$$

2.6 题 2.13 化为最简与或式

1. $Y = AB'C + A' + B + C'$

解：

$$Y = A' + B + C' + AB'C = A' + B + C' + C = 1$$

2. $Y = AB'CD + ABD + AC'D$

   解：

$$Y = AD(B'C + B + C') = AD$$

3. $Y = AC(C'D + A'B) + BC((B' + AD)' + CE)'$

   解：

$$\begin{aligned} Y &= AC'D + ABCD(C' + E') \\ &= AC'D \end{aligned}$$

4. $Y = A + (B + C')'(A + B' + C)(A + B + C)$

   解：

$$\begin{aligned} Y &= A + B'C(A + C) \\ &= A + B'C \end{aligned}$$

5. $Y = AC + AC'D + AB'E'F + B(D \oplus E) + BC'DE' + BC'D'E + ABE'F$

   解：

$$\begin{aligned} Y &= A(C + C'D) + AE'F + B(D \oplus E)(1 + C') \\ &= AC + AD + AE'F + B(D \oplus E) \end{aligned}$$

2.7 题 2.15 卡诺图化简

1. $Y_1 = C + ABC$

   解：

$$Y_1 = C(1 + AB) = C$$

2. $Y_2 = AB'C + BC + A'BC'D$

   解：

$$Y_2 = C$$

3. $Y_3(A, B, C) = \sum m(1, 2, 3, 7)$

   解：

$$Y_3 = A'C + BC$$

4. $Y_4(A, B, C, D) = \sum m(0, 1, 2, 3, 4, 6, 8, 9, 10, 11, 14)$

   解：

$$Y_4 = B' + CD'$$

2.8 题 2.16 卡诺图化简

1. $Y = AB' + A'C + BC + C'D$

   解：

$$Y = A'C + AB' + C'D$$

2. $Y = A'B' + BC' + A' + B' + ABC$

   解：

$$\begin{aligned} Y &= A'(1 + B') + B'(1 + A) + BC' + ABC \\ &= A' + B' + C \end{aligned}$$

2.9 题 2.18 写出逻辑式并化简




图 P2. 18

图 3: 图 P2.18 逻辑图

解：

$$\begin{aligned} Y_a &= A\overline{B} + \overline{C} \\ Y_b &= \overline{B} + AC \\ Y_c &= AC + \overline{B}D \end{aligned}$$

2.10 题 2.20 (1) 带约束项化简

$$Y_1 = AB'C' + ABC + A'B'C + A'BC', \quad A'B'C' + A'BC = 0$$

解：利用约束项合并卡诺图：

$$Y_1 = AC + B'C'$$

2.11 题 2.21 (1)(3) 带无关项化简

1. $Y_1 = \sum m(0,1,2,4) + d(5,6)$

   解：

   $$Y_1 = A' + B'C'$$

2. $Y_3 = \sum m(3,5,6,7,10) + d(0,1,2,4,8)$

   解：

   $$Y_3 = A'B + AC + A'D$$

2.12 题 2.24 多输出函数化简

$$Y_1 = \sum m(0,1,8,9,10,12,13,14)$$
$$Y_2 = \sum m(0,1,2,3,6,7,10,14)$$

解：

$$Y_1 = B'C' + AC' + ABD', \quad Y_2 = A'B' + A'C + BC'D'$$

2.13 题 2.26 化为与非-与非式

1. $Y = AB + BC + AC$

   解：

   $$Y = \overline{\overline{AB} \cdot \overline{BC} \cdot \overline{AC}}$$

2. $Y = (A' + B)(A + B')C + (BC)'$

   解：

   $$Y = AB'C + A'BC + B' + C'$$
   $$= B' + C' = \overline{\overline{B'} \cdot \overline{C'}}$$

3. $Y = (ABC' + AB'C + A'BC)'$

解：

$$Y = \overline{\overline{ABC'} \cdot \overline{AB'C} \cdot \overline{A'BC}}$$

4. $Y = A(BC)' + ((AB')' + A'B' + BC)'$

解：

$$\begin{aligned} Y &= AB' + AC' \\ &= \overline{\overline{AB'} \cdot \overline{AC'}} \end{aligned}$$

3 第三章门电路作业

3.1 题 3.3：复合门作反相器的可行性

3.1.1 题目

试说明能否将与非门、或非门、异或门当做反相器使用？如果可以，各输入端应如何连接？


3.1.2 解答

1. **与非门作反相器**：可以。
   - 逻辑表达式：$Y = \overline{A \cdot B}$，要实现 $Y = \overline{A}$，只需令 $B = 1$（接高电平），此时 $Y = \overline{A \cdot 1} = \overline{A}$。
   - 连接方式：一个输入端接信号，其余输入端全部接高电平。
2. **或非门作反相器**：可以。
   - 逻辑表达式：$Y = \overline{A + B}$，要实现 $Y = \overline{A}$，只需令 $B = 0$（接低电平），此时 $Y = \overline{A + 0} = \overline{A}$。
   - 连接方式：一个输入端接信号，其余输入端全部接低电平。
3. **异或门作反相器**：可以。
   - 逻辑表达式：$Y = A \oplus B = A\overline{B} + \overline{A}B$，要实现 $Y = \overline{A}$，只需令 $B = 1$（接高电平），此时 $Y = A \oplus 1 = \overline{A}$。
   - 连接方式：一个输入端接信号，另一个输入端接高电平。

3.2 题 3.7(b)：CMOS 门电路分析

3.2.1 题目

试分析下图中电路的逻辑功能，写出输出的逻辑函数式。



题 3.7(b) 电路图

3.2.2 解答

该电路为 CMOS 与或非门结构，PMOS 管并联、NMOS 管串联的结构实现与或非逻辑。

- 逻辑表达式：


$$Y = \overline{AB + C}$$

- 当 $AB = 1$ 或 $C = 1$ 时，对应 NMOS 管导通，PMOS 管截止，输出低电平；
- 当 $AB = 0$ 且 $C = 0$ 时，PMOS 管导通，NMOS 管截止，输出高电平。

3.3 题 3.7(d)：CMOS 门电路分析

3.3.1 题目

试分析下图中电路的逻辑功能，写出输出的逻辑函数式。



(d)

题 3.7(d) 电路图

3.3.2 解答

该电路由 CMOS 反相器和传输门组成，是一个二选一数据选择器结构：

- 当 $B = 0$ 时，传输门 TG_1 导通，TG_2 截止，$Y = A$；
- 当 $B = 1$ 时，传输门 TG_2 导通，TG_1 截止，$Y = \overline{A}$；
- 逻辑表达式：

$$Y = \overline{B}A + B\overline{A} = A \oplus B$$

3.4 题 3.8：输出电压波形分析

3.4.1 题目

试画出下图 (a)、(b) 两个电路的输出电压波形，输入电压波形如图 (c) 所示。




图 P3. 8

题 3.8 电路图与输入波形


3.4.2 解答

1. **电路 (a)：OC 与非门线与结构**

   - 逻辑表达式：$Y_1 = \overline{AB} \cdot \overline{CD} = \overline{AB + CD}$
   - 输出波形：当 $AB = 1$ 或 $CD = 1$ 时，输出低电平；否则输出高电平。

2. **电路 (b)：与非门 + 三态反相器**

   - 逻辑表达式：当使能端 $D = 1$ 时，三态门使能，$Y_2 = \overline{ABC}$；当 $D = 0$ 时，三态门高阻。
   - 输出波形：$D = 1$ 时，$Y_2 = \overline{ABC}$；$D = 0$ 时，输出高阻。



3.5 题 3.12：CMOS 门电路输出电平判断

3.5.1 题目

说明图中各门电路的输出是高电平还是低电平。已知它们都是 74HC 系列的 CMOS 电路。




图 P3. 12

题 3.12 电路图

3.5.2 解答

CMOS 电路输入阻抗极高，输入通过电阻接地时，电阻上无电流，输入端电位为 0V；接高电平通过电阻时，输入端电位为高电平。

1. Y_1：或非门，输入为 V_{IL} 和 $0V$（通过 10kΩ 电阻接地），$Y_1 = \overline{V_{IL} + 0} = \overline{0} = 1$（高电平）。

2. Y_2：与非门，输入为 V_{IH} 和 $0V$（通过 51kΩ 电阻接地），$Y_2 = \overline{V_{IH} \cdot 0} = \overline{0} = 1$（高电平）。

3. Y_3：两个与非门输入分别为 V_{IH} 和 0、1，输出为 $\overline{V_{IH} \cdot 0} = 1$ 和 $\overline{1 \cdot 1} = 0$，再经或非门，$Y_3 = \overline{1 + 0} = 0$（低电平）。

4. Y_4：两个 OC 门线与，输入分别为 V_{DD} 和 V_{IL}，输出为 $\overline{V_{DD} \cdot V_{DD}} = 0$ 和 $\overline{V_{IL} \cdot V_{IL}} = 1$，线与后 $Y_4 = 0 \cdot 1 = 0$（低电平）。

3.6 题 3.13：TTL 与非门输入电压测量

3.6.1 题目

试说明在下列情况下，用万用表测量下图中的 v_{I2} 端得到的电压各为多少：

1. v_{I1} 悬空；

2. v_{I1} 接低电平 (0.2V)；

3. v_{I1} 接高电平 (3.2V)；

4. v_{I1} 经 51Ω 电阻接地；

5. v_{I1} 经 10kΩ 电阻接地。

图中的与非门为 74 系列的 TTL 电路，万用表使用 5V 量程，内阻为 20kΩ/V。




图 P3. 13

题 3.13 电路图

3.6.2 解答

TTL 与非门输入级为多发射极三极管，输入特性存在开门/关门电平：

1. v_{I1} 悬空：相当于输入高电平，三极管导通，$v_{I2} \approx 1.4V$（PN 结压降之和）。

2. $v_{I1} = 0.2V$：三极管基极电位被钳位，$v_{I2} = 0.2V + 0.7V = 0.9V$。

3. $v_{I1} = 3.2V$：三极管导通，$v_{I2} \approx 1.4V$。

4. v_{I1} 经 51Ω 接地：输入电流在电阻上压降小，v_{I1} 等效低电平，$v_{I2} \approx 0.9V$。

5. v_{I1} 经 10kΩ 接地：电阻大于开门电阻，v_{I1} 等效高电平，$v_{I2} \approx 1.4V$。

3.7 题 3.17：TTL 或非门扇出数计算

3.7.1 题目

在下图所示由 74 系列或非门组成的电路中，试求门 G_M 能驱动多少同样的或非门。要求 G_M 输出的高、低电平满足 $V_{OH} \geq 3.2V, V_{OL} \leq 0.4V$。或非门每个输入端的输入电流为 $I_{IL} \leq -1.6mA, I_{IH} \leq 40\mu A$。$V_{OL} \leq 0.4V$ 时输出电流的最大值为 $I_{OL(max)} = 16mA$，$V_{OH} \geq 3.2V$ 时输出电流的最大值为 $I_{OH(max)} = -0.4mA$。G_M 的输出电阻可忽略不计。




图 P3. 17

题 3.17 电路图

3.7.2 解答

扇出数由低电平驱动能力和高电平驱动能力的最小值决定：

1. **低电平扇出数 N_L**：

   每个负载或非门有 2 个输入端，低电平输入电流为 $|I_{IL}| = 1.6mA$，总电流为 $N \times 2 \times 1.6mA$，需满足：

$$N_L \times 2 \times 1.6mA \leq I_{OL(max)} = 16mA \implies N_L \leq 5$$

2. **高电平扇出数 N_H**：

   每个负载或非门有 2 个输入端，高电平输入电流为 $I_{IH} = 40\mu A$，总电流为 $N \times 2 \times 40\mu A$，需满足：

$$N_H \times 2 \times 40\mu A \leq |I_{OH(max)}| = 0.4mA \implies N_H \leq 5$$

最终扇出数取最小值：

$$N = \min(N_L, N_H) = 5$$

3.8 题 3.23：OC 门驱动三极管电路分析

3.8.1 题目

在下图 (a) 所示电路中已知三极管导通时 $V_{BE} = 0.7V$，饱和压降 $V_{CE(sat)} = 0.3V$，饱和导通内阻为 $R_{CE(sat)} = 20\Omega$，三极管的电流放大系数 $\beta = 100$。OC 门 G_1 输出截止时的漏电流约为 50μA，导通时允许的最大负载电流为 16mA，输出低电平 $\leq 0.3V$。$G_2 \sim G_5$ 均为 74 系列 TTL 电路，其中 G_2 为反相器，G_3 和 G_4 是与非门，G_5 是或非门，它们的输入特性如图 (b) 所示。试问：

1. 在三极管集电极输出的高、低电压满足 $V_{OH} \geq 3.5V, V_{OL} \leq 0.3V$ 的条件下，R_B 的取值范围有多大？

2. 若将 OC 门改成推挽式输出的 TTL 门电路，会发生什么问题？




图 P3. 23

题 3.23 电路图与输入特性

3.8.2 解答

(1) R_B 取值范围计算

- **三极管饱和导通条件**：基极电流 $I_B \geq I_{BS} = \dfrac{I_{CS}}{\beta}$

  $I_{CS} = \dfrac{V_{CC} - V_{CE(sat)}}{R_C} + 4|I_{IL}|$（4 个负载门的低电平输入电流）

  代入数据：$I_{CS} = \dfrac{5 - 0.3}{4.7k\Omega} + 4 \times 1.6mA \approx 1mA + 6.4mA = 7.4mA$

  $I_{BS} = 7.4mA/100 = 74\mu A$

  基极电流由 OC 门导通时提供：$I_B = \dfrac{V_{CC} - V_{BE} - V_{OL}}{R_B} \geq I_{BS}$

  解得：$R_B \leq \dfrac{5 - 0.7 - 0.3}{74\mu A} \approx 54k\Omega$

- **三极管截止条件**：OC 门截止时，漏电流 $I_{OH} = 50\mu A$，基极电位 $V_B \leq 0$，即：$I_{OH} \times R_B \leq V_{BE} \implies R_B \leq \dfrac{0.7V}{50\mu A} = 14k\Omega$

  同时 OC 门导通时负载电流不超过最大值：$\dfrac{5 - 0.7 - 0.3}{R_B} \leq 16mA \implies R_B \geq \dfrac{4V}{16mA} = 250\Omega$

综合得：

$$250\Omega \leq R_B \leq 14k\Omega$$

(2) 推挽式 TTL 门的问题 推挽式输出的 TTL 门无法承受 OC 门的线与特性，当输出为低电平时，三极管基极电流会灌入 TTL 门的输出级，导致输出管过流损坏；且推挽输出无法实现线与逻辑，不能直接驱动三极管基极。

4 第四章组合逻辑电路作业

4.1 题 4.3：组合逻辑电路功能分析

4.1.1 题目

分析图 P4.3 电路的逻辑功能，写出 Y_1、Y_2 的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。




图 P4.3

题 4.3 逻辑电路图

4.1.2 解答

1. 写出逻辑表达式

- 由电路图逐级推导输出逻辑函数：

$$Y_2 = AB + BC + AC$$

$$Y_1 = ABC + (A + B + C) \cdot \overline{Y_2}$$

- 代入 Y_2 并化简：

$$\begin{aligned} Y_1 &= ABC + (A + B + C)\overline{AB + BC + AC} \\ &= A\overline{BC} + \overline{A}B\overline{C} + \overline{AB}C + ABC \\ &= A \oplus B \oplus C \end{aligned}$$

- 最终最简逻辑式：

$$\boxed{Y_1 = A \oplus B \oplus C, \quad Y_2 = AB + BC + AC}$$

2. 列出真值表

A	B	C	Y_1	Y_2
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

3. **逻辑功能分析**

   - $Y_1 = A \oplus B \oplus C$：三变量异或，为 **全加器和位**，输入 1 的个数为奇数时输出为 1。
   - $Y_2 = AB + BC + AC$：多数表决逻辑，为 **全加器进位位**，输入 1 的个数大于等于 2 时输出为 1。
   - 整个电路为标准 **1 位全加器**，Y_1 为和位 S，Y_2 为进位输出 C_O。

4.2 题 4.5：用与非门设计四变量多数表决电路

4.2.1 题目

用与非门设计四变量的多数表决电路。当输入变量 A、B、C、D 有 3 个或 3 个以上为 1 时输出为 1，输入为其他状态时输出为 0。

4.2.2 解答

1. **列出真值表**

A	B	C	D	Y
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	0
0	1	0	1	0
0	1	1	0	0
0	1	1	1	1
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	1
1	1	0	0	0
1	1	0	1	1
1	1	1	0	1
1	1	1	1	1

2. **写出逻辑表达式并化简为与非-与非形式**

   - 从真值表写出标准最小项和式：

   $$Y = \sum m(7, 11, 13, 14, 15)$$

   - 卡诺图化简得到最简与或式：

   $$Y = ABC + ABD + ACD + BCD$$

   - 两次取反转换为与非-与非形式：

   $$Y = \overline{\overline{ABC} + \overline{ABD} + \overline{ACD} + \overline{BCD}} = \overline{\overline{ABC} \cdot \overline{ABD} \cdot \overline{ACD} \cdot \overline{BCD}}$$

3. **逻辑功能分析**

   - 输入 A, B, C, D 中有 3 个或 4 个为 1 时输出 1，否则输出 0，实现 **四变量多数表决器**。
   - 表达式已化为与非-与非形式，可直接用两级与非门实现。

4.3 题 4.6：水箱水泵控制逻辑电路设计

4.3.1 题目

有一水箱由大、小两台水泵 M_L 和 M_S 供水，如图 P4.6 所示。水箱中设置了 3 个水位检测元件 A、B、C。水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。现要求：

- 当水位超过 C 点时水泵停止工作；
- 水位低于 C 点而高于 B 点时 M_S 单独工作；
- 水位低于 B 点而高于 A 点时 M_L 单独工作；
- 水位低于 A 点时 M_L 和 M_S 同时工作。

试用门电路设计一个控制两台水泵的逻辑电路，要求电路尽量简单。




图 P4.6

题 4.6 水箱水泵控制示意图

4.3.2 解答

1. **定义逻辑变量**
    - 输入：A, B, C，高电平（1）表示水位低于该点，低电平（0）表示高于该点。
    - 输出：M_L（大泵）、M_S（小泵），1= 工作，0= 停止。
2. **列出真值表（含所有输入状态与无关项）**

A	B	C	M_L	M_S	工作状态
0	0	0	0	0	超过 C 点，全停
0	0	1	0	1	B C 之间，仅 M_S 工作
0	1	0	×		不可能状态（无关项）
0	1	1	1	0	A B 之间，仅 M_L 工作
1	0	0	×		不可能状态（无关项）
1	0	1	×		不可能状态（无关项）
1	1	0	×		不可能状态（无关项）
1	1	1	1	1	低于 A 点，双泵工作

3. **写出逻辑表达式并化简**

- 对 M_L 化简：

$$M_L = B$$

- 对 M_S 化简：

$$M_S = \overline{B}C$$

- 验证：
  - 水位超过 C：$A = B = C = 0 \Rightarrow M_L = 0,\ M_S = 0$（正确）
  - 水位 B C 间：$A = 0, B = 0, C = 1 \Rightarrow M_L = 0,\ M_S = 1$（正确）
  - 水位 A B 间：$A = 0, B = 1, C = 1 \Rightarrow M_L = 1,\ M_S = 0$（正确）
  - 水位低于 A：$A = 1, B = 1, C = 1 \Rightarrow M_L = 1,\ M_S = 1$（正确）

4. **逻辑电路图说明**

- $M_L = B$：直接由输入 B 控制，无需门电路。
- $M_S = \overline{B}C$：使用一个 ** 非门 **（对 B 取反）和一个 ** 与门 **（连接 $\overline{B}$ 和 C）实现。
- 整体电路最简，完全满足题目所有控制要求。

4.4 题 4.12：用 74HC138 实现多输出逻辑函数

4.4.1 题目

试画出用 3 线-8 线译码器 74HC138（见图 4.4.7）和门电路产生如下多输出逻辑函数的逻辑图。

$$\begin{cases} Y_1 = AC \\ Y_2 = \overline{AB}C + A\overline{BC} + BC \\ Y_3 = \overline{BC} + AB\overline{C} \end{cases}$$




图 4.4.7　用与非门组成的 3 线-8 线译码器 74HC138
（a）内部逻辑图　（b）逻辑框图

图 4.4.7 74HC138 逻辑符号

4.4.2　解答

1. **将函数转换为标准与或式（最小项和形式）**

   - 令地址高位到低位：$A_2 = A,\ A_1 = B,\ A_0 = C$。
   - $Y_1 = AC = A(B + \overline{B})C = ABC + A\overline{B}C = \sum m(5, 7)$
   - $Y_2 = \overline{A}\overline{B}C + A\overline{B}\overline{C} + BC = \overline{A}\overline{B}C + A\overline{B}\overline{C} + \overline{A}BC + ABC = \sum m(1, 3, 4, 7)$
   - $Y_3 = \overline{B}\overline{C} + AB\overline{C} = \overline{A}\overline{B}\overline{C} + A\overline{B}\overline{C} + AB\overline{C} = \sum m(0, 4, 6)$

2. **利用译码器输出实现逻辑函数**

   - 74HC138 输出低电平有效：$\overline{Y_i} = \overline{m_i}$。
   - 或运算转为与非形式：$Y = \sum m_i = \overline{\prod \overline{m_i}}$。

$$Y_1 = \sum m(5, 7) = \overline{\overline{Y_5} \cdot \overline{Y_7}}$$

$$Y_2 = \sum m(1, 3, 4, 7) = \overline{\overline{Y_1} \cdot \overline{Y_3} \cdot \overline{Y_4} \cdot \overline{Y_7}}$$

$$Y_3 = \sum m(0, 4, 6) = \overline{\overline{Y_0} \cdot \overline{Y_4} \cdot \overline{Y_6}}$$

3. **逻辑电路连接说明**

- 输入 A, B, C 分别接 74HC138 地址端 A_2, A_1, A_0；
- 使能端 S_1 接高电平，$\overline{S_2}, \overline{S_3}$ 接低电平，译码器正常工作；
- 外接与非门对对应译码器输出做与非运算，即可实现 Y_1, Y_2, Y_3。

4.5 题 4.16：用 74HC151 数据选择器实现逻辑函数

4.5.1 题目

分析图 P4.16 电路，写出输出 Z 的逻辑函数式。74HC151 为 8 选 1 数据选择器，它的逻辑图见图 4.5.5，输出的逻辑函数式见式 (4.5.6)。




图 4.5.5 例 4.5.5 的电路

图 4.5.5 74HC151 逻辑符号




图 P4.16

图 P4.16 电路示意图

4.5.2 解答

1. **分析数据选择器输入与输出关系**

   - 74HC151 输出表达式：

     $$Y = \sum_{i=0}^{7} m_i D_i$$

     m_i 为地址 $A_2A_1A_0$ 最小项，D_i 为数据输入。
   - 地址：$A_2 = C,\ A_1 = B,\ A_0 = A$。
   - 数据输入：

     $$D_0 = D,\ D_1 = D,\ D_2 = 1,\ D_3 = 1,\ D_4 = \overline{D},\ D_5 = \overline{D},\ D_6 = 0,\ D_7 = 0$$

   - 使能端低电平有效，芯片工作，$Z = Y$。

2. **写出并化简输出逻辑函数**

   - 代入展开：

     $$\begin{aligned} Z = {} & \overline{C}\overline{B}\overline{A}D + \overline{C}\overline{B}AD + \overline{C}B\overline{A}\cdot 1 + \overline{C}BA\cdot 1 \\ & + C\overline{B}\overline{A}D + C\overline{B}A\overline{D} \end{aligned}$$

   - 合并化简：

     $$Z = \overline{C}\overline{B}D + \overline{C}B + C\overline{B}\overline{D}$$

3. **逻辑功能分析**

   - 电路实现四变量逻辑函数 $Z(A,B,C,D) = \overline{C}\overline{B}D + \overline{C}B + C\overline{B}\overline{D}$，由 8 选 1 数据选择器直接实现。

4.6 题 4.18：用 4 选 1 数据选择器产生逻辑函数

4.6.1 题目

试用 4 选 1 数据选择器产生逻辑函数：

$$Y = A\overline{BC} + \overline{AC} + BC$$

4.6.2 解答

1. **将函数转换为标准与或式**

   - 展开为最小项：

$$\begin{aligned} Y &= A\overline{BC} + \overline{A}(B+\overline{B})\overline{C} + (A+\overline{A})BC \\ &= A\overline{BC} + \overline{A}B\overline{C} + \overline{ABC} + ABC + \overline{A}BC \\ &= \sum m(0,1,2,3,6,7) \end{aligned}$$

2. **选择地址变量并确定数据输入**

   - 取地址 $A_1 = A,\ A_0 = B$，4 选 1 输出：

$$Y = \overline{AB}D_0 + \overline{A}BD_1 + A\overline{B}D_2 + ABD_3$$

   - 按变量分组：

$$Y = \overline{AB}\,\overline{C} + \overline{A}B \cdot 1 + A\overline{B}\,\overline{C} + AB \cdot 1$$

   - 对应数据输入：

$$D_0 = \overline{C}, \quad D_1 = 1, \quad D_2 = \overline{C}, \quad D_3 = 1$$

3. **电路实现说明**

   - 地址 A, B 接选择器地址端 A_1, A_0；
   - D_0, D_2 接 $\overline{C}$，D_1, D_3 接高电平；
   - 使能端接地，即可实现给定逻辑函数。

4.7 题 4.23：用 74HC151 实现双功能控制电路

4.7.1 题目

用 8 选 1 数据选择器 74HC151 设计一个组合逻辑电路。该电路有 3 个输入逻辑变量 A, B, C 和 1 个工作状态控制变量 M。当 $M = 0$ 时实现“意见一致”功能（A, B, C 状态一致时输出为 1）；当 $M = 1$ 时实现“多数表决”功能。




图 4.5.5 例 4.5.5 的电路

图 4.5.5 74HC151 逻辑符号

4.7.2 解答

1. 列出输出逻辑函数的真值表

M	A	B	C	Y
0	0	0	0	1
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	0
0	1	0	1	0
0	1	1	0	0
0	1	1	1	1
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	1
1	1	0	0	0
1	1	0	1	1
1	1	1	0	1
1	1	1	1	1

2. **选择地址变量并确定数据输入**

- 地址端 $A_2 = A,\ A_1 = B,\ A_0 = C$；

$$Y = \sum_{i=0}^{7} m_i D_i$$

- 由真值表得：

$$D_0 = 1, \quad D_1 = 0, \quad D_2 = 0, \quad D_3 = M$$
$$D_4 = 0, \quad D_5 = M, \quad D_6 = M, \quad D_7 = 1$$

3. **电路实现说明**

- A, B, C 接 74HC151 地址输入端 A_2, A_1, A_0；
- 数据端按 $D_0 \sim D_7$ 分别接 $1, 0, 0, M, 0, M, M, 1$；
- 使能端接地，芯片工作，由 M 切换两种逻辑功能。

5 触发器基础题

5.1 题 5.1：与非门 SR 锁存器波形

题目：画出图中由与非门组成的 SR 锁存器输出端 Q、$\overline{Q}$ 的电压波形，输入端 $\overline{S_D}$、$\overline{R_D}$ 的电压波形如图中所示。




图 P5. 1

解答：

与非门构成的 SR 锁存器为低电平有效，特性表如下：

$\overline{S_D}$	$\overline{R_D}$	Q	功能
1	1	保持	锁存
1	0	0	置 0（复位）
0	1	1	置 1（置位）
0	0	不定	禁止态

设初始状态 $Q = 0$，根据输入波形逐段分析：

1. $\overline{S_D}=1,\ \overline{R_D}=0$：置 0，$Q=0$


2. $\overline{S_D}=1,\ \overline{R_D}=1$：保持，$Q=0$

3. $\overline{S_D}=0,\ \overline{R_D}=1$：置 1，$Q=1$

4. $\overline{S_D}=1,\ \overline{R_D}=1$：保持，$Q=1$

5. $\overline{S_D}=0,\ \overline{R_D}=0$：禁止态，$Q$ 与 $\overline{Q}$ 均为 1

6. $\overline{S_D}=1,\ \overline{R_D}=1$：恢复保持，状态取决于优先解除禁止的输入端



结论：

- $\overline{S_D}$ 低电平置 1，$\overline{R_D}$ 低电平置 0，均为高电平时保持。
- 除禁止态外，$\overline{Q}$ 与 Q 始终互补。

5.2 题 5.2：或非门 SR 锁存器波形

题目：画出图中由或非门组成的 SR 锁存器输出端 Q、$\overline{Q}$ 的电压波形，输入端 S_D、R_D 的电压波形如图中所示。




图 P5. 2


解答：

或非门构成的 SR 锁存器为高电平有效，特性表如下：

S_D	R_D	Q	功能
0	0	保持	锁存
0	1	0	置 0（复位）
1	0	1	置 1（置位）
1	1	不定	禁止态

设初始状态 $Q = 0$，逐段分析：

1. $S_D = 1,\ R_D = 0$：置 1，$Q = 1$
2. $S_D = 0,\ R_D = 0$：保持，$Q = 1$
3. $S_D = 0,\ R_D = 1$：置 0，$Q = 0$
4. $S_D = 1,\ R_D = 0$：置 1，$Q = 1$
5. $S_D = 0,\ R_D = 1$：置 0，$Q = 0$



结论：

- $S_D = 1$ 置 1，$R_D = 1$ 置 0，均为 0 时保持。
- 除禁止态外，$\overline{Q}$ 与 Q 互补。

5.3 题 5.9：边沿触发 JK 触发器波形

题目：已知边沿触发 JK 触发器各输入端电压波形如图所示，画出输出 Q、$\overline{Q}$ 的波形。




图 P5.9

解答：


该触发器为 **下降沿触发**的 JK 触发器，异步复位端 $\overline{R_D}$ 低电平有效，优先级最高。

特性方程：

$$Q^{n+1} = J\overline{Q^n} + \overline{K}Q^n$$

设初始状态 $Q = 0$，逐周期分析：

1. $\overline{R_D} = 0$：强制置 0，$Q = 0$
2. 第 1 个时钟下降沿：$J = 0, K = 0$，保持 $Q = 0$
3. 第 2 个时钟下降沿：$J = 1, K = 1$，翻转，$Q = 1$
4. 第 3 个时钟下降沿：$J = 1, K = 1$，翻转，$Q = 0$
5. 第 4 个时钟下降沿：$J = 0, K = 1$，置 0，$Q = 0$
6. 第 5 个时钟下降沿：$J = 1, K = 0$，置 1，$Q = 1$
7. 最后 $\overline{R_D} = 0$：强制置 0，$Q = 0$



结论：

- 状态仅在时钟下降沿更新。
- 异步复位 $\overline{R_D} = 0$ 可随时强制置 0，与时钟无关。
- $\overline{Q}$ 始终与 Q 电平互补。