INF01112 Arquitetura de Computadores II Conceito de pipeline



Intel Pentium

- 2 pipelines para inteiros, operando em paralelo
 - mas somente para instruções "paralelizáveis"
- cada pipeline inteiro consta de 5 estágios:
 - busca de instrução (a partir da cache de instruções),
 - decodificação de instrução,
 - geração de endereço,
 - execução,
 - escrita (write back).
- FPU também em pipeline (mas não em paralelo)



Ciclo de instrução

- Ciclo: Busca Decodificação Execução
- Para realizar o ciclo de instrução, várias ações são realizadas:
- 1. Busca da instrução da memória para o registrados de instruções
 - O endereço da instrução está no Instruction Pointer (IP)
 - Atualização do IP
- 2. Decodificação da instrução
 - Identifica a operação a ser realizada
- 3. Execução
 - Busca de operandos, incluindo o cálculo do endereçamento indexado
 - b) Execução da operação indicada na instrução (e.g. ADD)
 - c) Escrita do resultado no destino (registrador ou memória)





































