



# Infineon Summer School Functional Verification

Anul  
2025





## Cuprins

Introducere .....	5
Conectare la server.....	5
Mediul de lucru și simulatorul .....	6
Coding style și debugging .....	7
Referințe teoretice.....	7
Descrierea templateului .....	9
Ziua 1 .....	11
Discuții: .....	11
Sarcini de lucru: .....	11
Ziua 2 .....	13
Discuții .....	13
Sarcini de lucru: .....	13
Ziua 3 .....	13
Discuții: .....	13
Sarcini de lucru: .....	14
Ziua 4 .....	14
Discuții: .....	14
Sarcini de lucru: .....	14
Ziua 5 .....	15
Discuții .....	15
Sarcini de lucru: .....	15
Ziua 6 .....	16
Discuții: .....	16
Sarcini de lucru: .....	16
Ziua 7 -> 9.....	17
Discuții: .....	17





## Introducere

### Conectare la server

Acest document conține informațiile necesare pentru implementarea corectă și completă a aplicației de verificare funcțională din cadrul Infineon Summer School ediția 2025.


Pe toată durata desfășurării cursurilor se va folosi mediul de lucru disponibil la adresa **[sonic2.dcae.pub.ro](https://sonic2.dcae.pub.ro)** sau **[sonic3.dcae.pub.ro](https://sonic3.dcae.pub.ro)** în funcție de unde vi s-a spus ca este arondat userul primit. Pentru conectarea la server se va folosi o conexiune SSH. Pentru o experiență mai plăcută și intuitivă de lucru se recomandă instalarea [VsCode](#) împreună cu extensiile [SystemVerilog - Language Support](#), [EditorConfig](#), [ToDo Tree](#) și [Remote - SSH](#) disponibile in cadrul magazinului de extensii integrate in aplicație. De asemenea, dacă utilizați un sistem de operare Microsoft Windows este necesară și descărcarea aplicației [Windows X Server](#) din cadrul căreia veți porni programul XLaunch înainte de a porni conexiunea SSH.

The image displays four sequential screenshots of the XLaunch configuration wizard:

- Display settings:** A window titled "Select display settings" with the subtitle "Choose how VcXsrv display programs". It offers four options: "Multiple windows" (selected), "Fullscreen", "One large window", and "One window without titlebar". Each option has a corresponding thumbnail image. Below these is a "Display number" field set to "-1" with the instruction "(Specify -1 to let vcxsrv automatically choose one)". Navigation buttons at the bottom are "< Back", "Next >", and "Cancel".
- Client startup:** A window titled "Select how to start clients". It offers three options: "Start no client" (selected), "Start a program", and "Open session via XDMCP". Each option has a descriptive text block. For "Start no client", it says "This will just start the xserver. You will be able to start local clients later." For "Start a program", it says "This will start a local or remote program which will connect to the xserver. You will be able to start local clients later too. Remote programs are started using SSH." For "Open session via XDMCP", it says "This will start a remote XDMCP session. Starting local clients later is limited. This option is not available with the 'Multiple windows' mode." Navigation buttons at the bottom are "< Back", "Next >", and "Cancel".
- Extra settings:** A window titled "Extra settings". It has several checkboxes: "Clipboard" (checked) with sub-options "Start the integrated clipboard manager" and "Primary Selection" (checked) with the note "Also map the PRIMARY selection to the windows clipboard."; "Native opengl" (checked) with the note "Use the native windows opengl library (wgl). Make sure to export the LIBGL\_ALWAYS\_INDIRECT environment variable."; and "Disable access control" (unchecked) with the note "Use this when you want vcxsrv to accept connections from all clients." Below these is a text field for "Additional parameters for VcXsrv". Navigation buttons at the bottom are "< Back", "Next >", and "Cancel".
- Finish configuration:** A window titled "Configuration complete". It states "Configuration is complete. Click Finish to start VcXsrv." and "You may also save the configuration for later use." with a "Save configuration" button. Navigation buttons at the bottom are "< Back", "Finish", and "Cancel".

### Configurarea Xlaunch

Odată deschis VsCode va fi nevoie sa stabilim conexiunea SSH cu serverul precum in imaginile de mai jos.



Pentru numele de utilizator și parolă folosiți datele ce v-au fost transmise individual fiecăruia dintre voi.

### Mediul de lucru și simulatorul

Pe durata acestui proiect se va utiliza IDE-ul VsCode cu conexiune SSH așa cum s-a arătat în capitolul de mai sus sau în cazuri excepționale nedit pentru a menține o performanță cât mai bună a serverului.

Pentru pornirea simulărilor, în fereastra de terminal integrată în VsCode, se va executa următoarea comandă **cd**

**~/ifro\_summer\_school\_2025/simulation/sv\_sim** (pentru verificare) sau **cd ~/ifro\_summer\_school\_2024/simulation/rtl\_sim** (pentru design). Odată executată această comandă consola se va afla în folderul destinat simulării și puteți porni simulatorul prin scrierea în terminal a următoarelor comenzi:

- Verificare:
  - **./run.py -mode sim -test <nume\_test> -seed <numar>**  
.Scriptul run.py dispune și de alte posibilități ce le puteți afla prin apelarea: **./run.py -help.**
  - **./run.sh <nume\_test> <seed>**
- Design:
  - **./run.sh <nume\_testbench>**

**Atenție** execuția comenzilor de pornire a simulatorului trebuie făcută din folderele corecte: **rtl\_sim** pentru **design** respectiv **sv\_sim** pentru **verificare**.

Simulatorul ce va fi utilizat este simulatorul comercial **CADENCE XCELIUM** pentru care există un număr de 30 de licențe disponibile. Din acest motiv la încetarea sesiunii de lucru **ESTE NECESARĂ INCHIDEREA SIMULATORULUI** și utilizarea opțiunii de **LOG-OFF**.



## Coding style și debugging

Pentru o utilizare judicioasă a spațiului de lucru oferit de către fișierul în care scriem se recomandă setarea caracterului TAB la 4 pct și, dacă este disponibilă opțiunea, înlocuirea automată a caracterului TAB cu SPACE. De asemenea, pentru a ușura munca de debug se recomandă utilizarea de mesaje în punctele cheie sau ori de câte ori se consideră ca fiind necesar prin utilizarea următoarei sintaxe:

```
`uvm_info(get_name(), $sformatf(„pattern_ca_in_c”), UVM_LOW)
```

```
E.X: `uvm_info(get_name(), $sformatf(„A=%0d”, a), UVM_LOW)
```

Pentru a crește gradul de productivitate și ușurința de debug se recomandă respectarea următoarelor reguli:

- Numele de variabile, funcții și taskuri vor fi semnificative și vor descrie modul de utilizare al acestora (ex: `get_data_pkg`, `interrupt_cnt`, etc)
- Pentru a crește lizibilitatea se recomandă utilizarea snake case pentru scrierea numelor de variabile și funcții (ex. `get_data_pkg`)
- Fiecare instrucțiune aflată în interiorul unui bloc ***begin end*** va fi indentată astfel încât codul să se afle în interiorul acestuia

```
E.X: if (interrupt_cnt == 2) begin
    execute_interrupt_chk();
    ->check_e_trigger;
end
```

## Referințe teoretice

Pentru a ajuta în procesul de înțelegere al sarcinilor de lucru și în general al procesului de verificare se sugerează consultarea următoarelor linkuri:

- <https://www.asic-world.com/systemverilog/index.html>
- <https://www.chipverify.com/tutorials/uvm>
- <https://verificationacademy.com/forums/all-topics>
- <https://cluelogic.com/2011/07/uvm-tutorial-for-candy-lovers-overview/>

De asemenea, se recomandă și consultarea fișierelor din directorul `ref_cards` disponibil împreună cu mediul de verificare în care se vor găsi manualele de referință atât pentru UVM cât și pentru limbajul System Verilog.

Utilizarea chatbotilor (i.e. ChatGpt / Gemini / DeepSeek) este de asemenea o practică încurajată pentru lămuriri suplimentare însă este descurajată pentru rezolvarea cerințelor efective. Rețineți faptul că orice model AI poate inventa explicații/ detalii legate de întrebarea voastră motiv pentru care în timpul laboratoarelor este mai bine să întrebați instructorul.







## Descrierea templateului

Directorul *ifx\_summer\_school\_2025* conține următoarea structură:

- 1) **DOC:**
  - a) **Uarch:** conține documentul necesar pentru faza de design, el explicând modul de funcționare al acestuia și cerințele sale de implementare
  - b) **Ref\_cards:** conține materiale conexe ce vă pot ajuta în înțelegerea linux, uvm și SystemVerilog
- 2) **Sim:**
  - a) **sv\_sim:** director dedicat pentru scriptul de rulare al mediului de verificare, toate simulările de verificare funcțională vor fi pornite de aici
  - b) **rtl\_sim:** director dedicat pentru scriptul de rulare al testbench-urilor, toate simulările din timpul fazei de design vor fi pornite de aici.
- 3) **Source:**
  - a) SV: director ce conține toate sursele scrise în limbaj SystemVerilog
    - i) rtl: director în care se vor crea toate fișierele sursă ale designului
    - (1)Tb: director în care se vor crea toate fișierele de testbench
  - ii) filter\_tb: directorul rădăcină al mediului de verificare
    - (1)Include: director în care se găsesc toate fișierele proprii mediului de verificare
    - (a)Env: director ce conține fișierele sursă ale mediului de verificare
      - (i) ifx\_dig\_checkers: fișier ce va conține verificările asupra semnalelor și valorilor ce se calculează
      - (ii) ifx\_dig\_config: fișier folosit pentru configurarea mediului de verificare
      - (iii) ifx\_dig\_coverage: fișier în care se vor scrie grupurile de acoperire funcțională
      - (iv) ifx\_dig\_defines: fișier ce conține define-uri
      - (v) ifx\_dig\_env: fișier în care vom crea componentele mediului de verificare
      - (vi) ifx\_dig\_golden\_model: fișier în care vom descrie funcțional comportamentul DUT-ului
      - (vii) ifx\_dig\_pkg: fișier în care se vor adăuga fișierele mediului de verificare pentru a fi compilate
      - (viii) ifx\_dig\_scoreboard: fișier în care se vor implementa comparațiile dintre valorile DUT-ului și cele ale modelului
      - (ix) ifx\_dig\_testbase: fișier ce conține clasa test de bază
    - (b)tests: director în care se află toate testele de verificare funcțională împreună cu pachetul de teste
      - (i) ifx\_dig\_test\_pkg: fișier în care vor fi adăugate toate testele ce se doresc a fi compilate



- (c) seq\_lib: director în care se află sequncerul mediului de verificare și în care se vor plasa dacă este necesar biblioteca de secvențe a mediului de verificare.
- (2) Tb: director ce conține testbenchul utilizat pentru etapa de verificare funcțională și interfețele
  - (a) ifx\_dig\_interface: fișier ce conține interfața ce se va folosi la comunicarea dintre DUT și mediul de verificare
  - (b) ifx\_dig\_top: fișier ce conține testbenchul aferent modulului



## Ziua 1

### Discuții:

- Prezentarea domeniului verificării funcționale
- Prezentarea unui proces complet de verificare funcțională
- Demonstrație a unui mediu complet de verificare
- Scurtă recapitulare concepte SystemVerilog (porturi, instanțiere, tipuri de atribuire)
- Recapitulare sumară concepte POO(exemple folosind SystemVerilog)
- Prezentare sumară a sistemului de versionare Git

### Sarcini de lucru:

- i) În interiorul directorului *ifx\_summer\_school\_2025* să se inițializeze un repository local și configurați repositoryul astfel încât să permită realizarea de commituri.
- ii) Să se configureze/creeze fișierul *.gitignore* astfel încât directorul *simulation* și tot ceea ce include să nu fie versionat.
- iii) Creați un commit care să includă toate fișierele. La mesajul de commit scrieți „Add initial project version”.
- iv) Creați un branch nou pe care să îl numiți „Ziua-1” și mutați-vă pe acesta.
- v) În interiorul testbench-ului(top) să se instanțieze o interfață de tip *“ifx\_dig\_interface”* numită *dig\_if* și să se realizeze conexiunile dintre semnalele disponibile în interfață și cele disponibile în top.
- vi) Să se instanțieze DUT-ul și să se realizeze conexiunile acestuia cu semnalele disponibile la nivelul top-ului.
- vii) Să se scrie un task care permite configurarea modului de generare al ceasului de sistem în funcție de perioadă și unitatea de timp. Să se folosească acest task pentru a genera un ceas cu frecvența de 100 MHz.
- viii) În directorul de teste să se creeze un fișier nou numit *ifx\_dig\_hello\_world.svh* și să se includă acest fișier în interiorul pachetului *“ifx\_dig\_test\_pkg.sv”*
- ix) În fișierul nou creat *“ifx\_dig\_hello\_world.svh”* să se scrie o clasă ce extinde clasa *uvm\_test* și care implementează următoarea funcționalitate:
  - (a) afișează mesajul „Start of test”,
  - (b) realizează un reset ce ține 2 pulsuri de ceas,
  - (c) așteaptă 500 us,
  - (d) afișează mesajul „Hello UVM World!”,
  - (e) așteaptă 500 us și încheie simularea.

Pentru implementarea cerințelor, la *run\_phase* se va adăuga următoarea linie: ***uvm\_config\_db#(virtual ifx\_dig\_interface)::get(this, "", "dig\_if", dig\_vif)*** și se va folosi direct interfața, nu uitați că *dig\_vif* este o variabilă ce trebuie declarată. Pentru scrierea acestui test puteți să vă inspirați din structura celorlalte teste disponibile în directorul de teste.



După finalizarea tuturor sarcinilor de lucru rulați o simulare urmând următorii pași:

- a) Asigurați-vă că terminalul de comandă deschis se află în directorul *sv\_sim*.
- b) Rulați comanda: **`./run.py -mode sim -test ifx_dig_hello_world -seed 1234`**
- c) Realizați probe pe toate semnalele disponibile la nivelul testbenchului și adăugați semnalele din interfețele disponibile pe forma de undă(waveform window) și semnalele din interfața DUT-ului.
- d) Rulați testul
- e) Observați textul din consola simulatorului și forma de undă. Discutați aceste observații.
- f) Realizați operațiunea merge a branchului Ziua-1



## Ziua 2

### Discuții

- Structura de pachete (includes și imports)
- Instanțierea claselor
- Arhitectura generală a unui mediu de verificare
- Fazele de rulare UVM
- Agentul și componentele sale – privire de ansamblu

### Sarcini de lucru:

- i. Creați un nou branch in proiectul git numit Ziua-2
- ii. În fișierul „*ifx\_dig\_regblock\_pkg.svh*” să se realizeze includerea tuturor fișierelor necesare pentru blocul de registre.
- iii. În fișierul „*ifx\_dig\_data\_bus\_uvc\_pkg.sv*” să se includă componentele aferente UVC-ului.
- iv. În fișierul „*ifx\_dig\_pkg.sv*” să se realizeze importul pachetelor aferente UVC-urilor.
- v. În fișierul „*ifx\_dig\_pkg.sv*” să se realizeze includerea tuturor componentelor mediului de verificare.
- vi. În fișierul „*ifx\_dig\_registers.svh*” să se implementeze clasa aferentă registrului FILTER\_CONTROL. Folosiți ca exemplu clasa de mai sus ce implementează registrele INT\_STATUS.
- vii. În fișierul „*ifx\_dig\_regblock.svh*” să se implementeze funcția *get\_reg\_by\_name()* care primește ca parametru numele registrului căutat și întoarce obiectul aferent registrului. În cazul în care registrul nu poate fi găsit, funcția va afișa pe consolă un mesaj de avertizare și va întoarce null.
- viii. Adăugați în cadrul tuturor fazelor de rulare din cadrul „*ifx\_dig\_testbase.svh*”, „*ifx\_dig\_env.svh*”, „*ifx\_dig\_scoreboard.svh*” mesaje care să permită urmărirea acestora.  
Ex. `uvm\_info(get\_name(), „ENV build\_phase done”, UVM\_LOW)
- ix. În fișierul „*ifx\_dig\_hello\_world.svh*” modificați testul astfel încât să extindă „*ifx\_dig\_testbase*” și rulați testul. Observați noua ierarhie și log-ul de simulare.
- x. Realizați operația de merge dintre branchul zilei curente și master/main

## Ziua 3

### Discuții:

- Agentul și componentele sale (aprofundare, folosind codul din *ifx\_dig\_data\_bus\_uvc* ca exemplu)
- Secvențe
- Teste



### Sarcini de lucru:

- i. Creați un nou branch numit Ziua-3
- ii. În interiorul fișierului „*ifx\_dig\_testbase.svh*” să se implementeze taskul *drive\_reset()* capabil să genereze intrare asincronă în reset și ieșirea sincronă din acesta. Durata resetului trebuie să fie configurabilă atât în timp cât și în ciclul de ceas. Lungimea minimă a unui reset trebuie să fie 3 pulsuri de ceas.
- iii. În fișierul „*ifx\_dig\_pin\_filter\_uvc\_sequence\_lib.svh*” să se implementeze logica necesară taskului body pentru a genera un puls valid de semnal pentru a fi filtrat.
- iv. În interiorul fișierului „*ifx\_dig\_data\_bus\_uvc\_sequence\_lib.svh*” să se scrie o secvență care să permită realizarea unui acces de citire de la o adresă specificată.
- v. În directorul de teste să se creeze un fișier nou denumit „*ifx\_dig\_sfr\_test.svh*” care să conțină o clasă cu același nume ce se extinde din *ifx\_dig\_testbase.svh* și implementează următorul scenariu:
  - a. realizează un reset inițial al DUT-ului;
  - b. scrie la fiecare registru valoarea patternului;
  - c. citește valoarea tuturor registrelor; dă reset; schimbă patternul;
  - d. reia scenariul de la pasul 2 până ce s-au folosit toate patternurile.Discutați între voi care ar fi patternurile necesare și argumentați de ce patternul propus ar fi necesar. Observați tranzațiile pe de bus utilizând atât consola de simulare cât și forma de undă.
- vi. În fișierul „*ifx\_dig\_test\_filter\_rising.svh*” să se modifice main phase astfel încât:
  - a. Să facă drive la un reset de 5 pulsuri de ceas.
  - b. Să genereze un puls valid pe intrarea unui filtru.
- vii. Realizați operația de merge dintre branchul zilei curente și master/main

## Ziua 4

### Discuții:

- Secvențe
- Constrângeri și randomizare

### Sarcini de lucru:

- i. Creați un nou branch numit Ziua-4
- ii. În interiorul „*ifx\_dig\_testbase.svh*” să se completeze taskul *read\_reg()* care să permită utilizarea mai simplă a secvenței de read scrise anterior



- iii. În interiorul „*ifx\_dig\_data\_bus\_uvc\_sequence\_lib.svh*” să se implementeze o secvență generică „*ifx\_dig\_data\_bus\_uvc\_op\_sequence*” capabilă să realizeze atât un acces de citire cât și unul de scriere. Această secvență va conține o constrângere soft în care dacă nu se specifică explicit accesul ca fiind de scriere se va face o citire de la o adresă specificată.
- iv. Să se rescrie testul „*ifx\_dig\_sfr\_test.svh*” astfel încât acesta să utilizeze funcțiile `read_reg()` și `write_reg_fields()`. Să se implementeze posibilitatea ca datele ce se vor scrie în registre să fie aleatoare.
- v. În fișierul „*ifx\_dig\_test\_filter\_toggle.svh*” implementați urmatorul scenariu:
  - a. Anunță printr-un mesaj filtrul ce urmează a fi testat
  - b. Configurează în mod aleator un filtru (întreruperea va rămâne dezactivată)
  - c. Generează un puls valid pe intrarea acestuia
  - d. Citește statusul
  - e. Așteaptă 100ns după care trece să testeze următorul filtru până ce au fost testate toate.
- vi. Realizați operația de merge dintre branchul zilei curente și master/main

## Ziua 5

### Discuții

- Porturi de analiză
- Golden model
- Scoreboarding
- Execuția paralelă a taskurilor

### Sarcini de lucru:

- i. Creați un nou branch numit Ziua-5
- ii. În fișierul „*ifx\_dig\_env.svh*” să se realizeze conectarea portului de analiză al monitorului agentului de date la cel disponibil în scoreboard. Rulați unul dintre testele funcționale și observați ce modificare apare în log-ul de pe consolă.
- iii. În fișierul „*ifx\_dig\_scoreboard.svh*” adăugați în faza de build un apel la `uvm_config_db` astfel încât variabila `dig_vif` să fie populată.
- iv. Tot în fișierul de la punctul iii să se scrie un cod ce să permită execuția în paralel a taskurilor `golden_model`, `do_checkers`, `collect_coverage`
- v. În fișierul „*ifx\_dig\_golden\_model*” completați taskurile `model_data_out` și `model_interrupt` astfel încât acestea să emuleze comportamentul descris în specificația modului.
- vi. Rulați iarăși testele disponibile. Se observă vreo diferență ?
- vii. Realizați operația de merge dintre branchul zilei curente și master/main



## Ziua 6

### Discuții:

- Checkere
- Acoperire funcțională

### Sarcini de lucru:

- i. Creați un nou branch numit Ziua-6
- ii. În fișierul „*ifx\_dig\_interface.svh*” implementați aserții care să permită verificarea faptului că semnalele de intrare au valoare de reset corectă atunci când se încheie resetul.
- iii. Completați funcția *check\_read\_data()* astfel încât aceasta să verifice valoarea citită din DUT cu cea existentă în modelul de registre. În cazul unui acces la o adresă la care nu se află niciun registru se va verifica ca s-a citit valoarea 0.
- iv. În cadrul fiecărui checker existent în fișier adăugați un mesaj care să indice faptul că acesta a pornit/repornit.
- v. Rulați iarăși unul dintre teste. Ce modificări observați ? Cum rulează checkerile ? Există vreo problemă ? Dacă da, propuneți o soluție pentru aceasta.
- vi. În fișierul „*ifx\_dig\_coverage.svh*” scrieți un covergroup care să demonstreze că s-a citit statusul de întrerupere 1 pentru fiecare filtru indiferent de tipul de filtru ales.
- vii. Adăugați alte covergroupuri suplimentare la care vă gândiți.
- viii. Completați covergroupurile deja existente cu alte crossuri pe care le considerați necesare.
- ix. Adăugați alte checkere pe care le considerați ca fiind necesare.

Ex:

```
covergroup my_covergroup@(coverage_e);  
  data_val_label: coverpoint data { bins cifre= {[0:9]};  
                                   bins numere= {[10:99]}; }  
  
  addr_val_label: coverpoint addr { bins low_addr= {[0:25]};  
                                   bins high_adrr= {[26:99]}; }  
  
  addr_x_data: cross data_val_label, addr_val_label;  
  
endcovergroup
```





## Ziua 7 -> 9

### Discuții:

- Debug pe cod
- Clarificări adiționale
- Implementare teste/functionaliități adiționale