

Generator semnal PWM

Dumitrascu Andrei-Mihnea, Milu Catalin-Constantin, Madar Gabriel

14 decembrie 2025

1 Introducere

Scopul modulului este implementarea unui periferic configurabil prin SPI care genereaza un semnal PWM (Pulse Width Modulation) programabil din software. Procesorul (masterul SPI) poate citi si scrie registre interne ale perifericului pentru a configura perioada, factorul de umplere, directia de numarare si modul de aliniere al semnalului PWM.

Tema pune deja la dispozitie arhitectura generala a perifericului. In aceasta documentatie nu reiau pe larg enuntul, ci accentuez **deciziile de implementare** in Verilog pentru fiecare submodul: `top`, `spi_bridge`, `instr_dcd`, `regs`, `counter` si `pwm_gen`.

2 Arhitectura de ansamblu

La nivel de blocuri, structura respecta diagrama din enunt:

- `spi_bridge` lucreaza in doua domenii de ceas: `sclk` pentru operatiile de shiftare SPI si `clk` pentru sincronizarea cu restul perifericului.
- `instr_dcd` primește octeti (`data_in`, `byte_sync`) si genereaza operatiile de citire/scrivere in banca de registre.
- `regs` contine toti registrii de configurare (PERIOD, COMPARE1, COMPARE2, PRESCALE, UPNOTDOWN, PWM_EN, FUNCTIONS etc.) si expune semnalele necesare catre numarator si generatorul PWM.
- `counter` implementeaza un numarator cu prescaler, care numara intre 0 si `period`, in sus sau in jos, si genereaza `count_val`.
- `pwm_gen` compara `count_val` cu valorile `compare1/compare2` si cu modul de functionare din `functions`, pentru a produce `pwm_out`.

Modulul `top` instantiataza toate aceste blocuri si conecteaza interfata externa (ceas, reset, SPI, iesire PWM) la logica interna.

3 Modulul top

Modulul `top` este impus de scheletul de cod al temei si nu poate fi modificat la nivel de antet. El defineste interfata globala a perifericului si toate legaturile dintre submodule:

```
1 module top(
2     input clk,
3     input rst_n,
4     input sclk,
5     input cs_n,
6     input mosi,
7     output miso,
8     output pwm_out
9 );
```

In interior, am declarat fire pentru:

- magistrala de registre: `read`, `write`, `addr`, `high_byte`, `data_read`, `data_write`;
- configuratia numaratorului: `period`, `en`, `count_reset`, `upnotdown`, `prescale`, `counter_val`;
- configuratia PWM: `pwm_en`, `functions`, `compare1`, `compare2`.

Submodulele sunt instantiatate explicit si conectate prin semnale interne, permitand inlocuirea usoara a oricarei componente fara a afecta restul perifericului.

4 Modulul spi_bridge

4.1 Arhitectura cu doua domenii de ceas

Implementarea `spi_bridge` foloseste o abordare cu doua domenii de ceas distincte:

- Domeniul `sclk`: pentru operatiile de shiftare RX/TX
- Domeniul `clk`: pentru sincronizarea cu restul perifericului

Aceasta separare este esentiala pentru respectarea protocolului SPI (CPOL=0, CPHA=0) si pentru evitarea problemelor de metastabilitate.

4.2 Domeniul SCLK - Receptie (rising edge)

Pe frontul crescator al `sclk` esantionam bitul de pe linia `mosi` si il shiftam in registrul de receptie:

```
1 always @(posedge sclk or negedge rst_n) begin
2     if (!rst_n) begin
3         bit_cnt <= 3'd0;
4         rx_shift <= 8'd0;
5         rx_data_sclk <= 8'd0;
6         byte_done_sclk <= 1'b0;
7     end else if (cs_n) begin
8         bit_cnt <= 3'd0;
9     end else begin
10        rx_shift <= {rx_shift[6:0], mosi};
11
12        if (bit_cnt == 3'd7) begin
13            rx_data_sclk <= {rx_shift[6:0], mosi};
14            byte_done_sclk <= ~byte_done_sclk;
15            bit_cnt <= 3'd0;
16        end else begin
17            bit_cnt <= bit_cnt + 1'b1;
18        end
19    end
20 end
```

Observati ca folosim un mecanism de “toggle” pentru semnalul `byte_done_sclk` in loc de un puls. Acest lucru simplifica sincronizarea intre domeniile de ceas.

4.3 Domeniul SCLK - Transmisie (falling edge)

Pe frontul descrescator al `sclk` actualizam linia `miso` cu urmatorul bit de transmis:

```
1 always @(negedge sclk or negedge rst_n) begin
2     if (!rst_n) begin
3         tx_shift <= 8'd0;
4         miso_reg <= 1'b0;
5     end else if (cs_n) begin
6         miso_reg <= 1'b0;
7     end else begin
8         if (bit_cnt == 3'd0) begin
9             tx_shift <= data_out;
10            miso_reg <= data_out[7];
11        end else begin
12            miso_reg <= tx_shift[7];
13            tx_shift <= {tx_shift[6:0], 1'b0};
14        end
15    end
16 end
```

4.4 Sincronizarea cu domeniul CLK

Pentru a transfera datele din domeniul `sclk` in domeniul `clk`, folosim un sincronizator pe 3 registre si detectam tranzitia semnalului toggle:

```
1 always @(posedge clk or negedge rst_n) begin
2     if (!rst_n) begin
3         byte_done_sync1 <= 1'b0;
4         byte_done_sync2 <= 1'b0;
5         byte_done_sync3 <= 1'b0;
6         rx_data_latched <= 8'd0;
7         byte_sync_reg <= 1'b0;
8     end else begin
9         byte_done_sync1 <= byte_done_sclk;
10        byte_done_sync2 <= byte_done_sync1;
11        byte_done_sync3 <= byte_done_sync2;
12
13        if (byte_done_sync2 != byte_done_sync3) begin
14            rx_data_latched <= rx_data_sclk;
15        end
16
17        byte_sync_reg <= (byte_done_sync2 != byte_done_sync3);
18    end
19 end
```

Semnalul `byte_sync` este intarziat cu un ciclu pentru a garanta ca datele sunt stabile cand decodorul de instructiuni le citeste.

5 Modulul instr_dcd

5.1 FSM pe doi pasi: setup + data

`instr_dcd` implementeaza protocolul pe 2 octeti descris in enunt printr-un automat cu doua stari:

```
1 localparam STATE_SETUP = 1'b0;
2 localparam STATE_DATA  = 1'b1;
3
4 reg state;
```

Intrarea principala este `byte_sync`, care marcheaza faptul ca un nou octet `data_in` este disponibil din interfata SPI.

5.2 Decodarea comenzii

In faza de setup, octetul primit are formatul:

[7] = R/W, [6] = High/Low, [5:0] = adresa

Campurile sunt extrase si memorate pentru utilizare in faza de date:

```
1 STATE_SETUP: begin
2     is_write <= data_in[7];
3     high_byte_reg <= data_in[6];
4     reg_addr <= data_in[5:0];
5
6     if (!data_in[7]) begin
7         read_reg <= 1'b1;
8     end
9 end
```

Observati ca pentru operatiile de citire, semnalul `read` este generat imediat in faza de setup, astfel incat `data_read` sa fie disponibil la timp pentru transmisia pe MISO.

5.3 Generarea semnalelor `read/write`

Semnalele `read` si `write` sunt pulsuri de un singur ciclu de `clk`, resetate la 0 in fiecare ciclu pentru a evita scrierile multiple:

```
1 always @(posedge clk or negedge rst_n) begin
2     read_reg <= 1'b0;
3     write_reg <= 1'b0;
4
5     if (byte_sync) begin
6         // ... generare pulsuri
7     end
8 end
```

6 Modulul `regs`

6.1 Maparea adreselor pe registrii interni

Modulul `regs` implementeaza banca de registre conform tabelului din enunt. Fiecare regisztru are un bloc `always` dedicat pentru scriere:

```
1 always @(posedge clk or negedge rst_n) begin
2     if (!rst_n) begin
3         period_reg <= 16'h0000;
4     end else if (write && addr == ADDR_PERIOD) begin
5         if (high_byte)
6             period_reg[15:8] <= data_write;
7         else
8             period_reg[7:0] <= data_write;
9     end
10 end
```

Aceasta abordare permite scrieri pe 8 biti pentru registrii de 16 biti, folosind bitul `high_byte` pentru a selecta partea MSB sau LSB.

6.2 Auto-clear pentru COUNTER_RESET

Conform enuntului, scrierea in registrul COUNTER_RESET trebuie sa produca un impuls de reset pentru numarator, apoi bitul sa revina singur la 0 dupa 2 cicluri de ceas. Am implementat aceasta cerinta folosind un contor intern pe 2 biti:

```
1 always @(posedge clk or negedge rst_n) begin
2     if (!rst_n) begin
3         counter_reset_reg <= 1'b0;
4         counter_reset_cnt <= 2'd0;
5     end else begin
6         if (write && addr == ADDR_COUNTER_RESET && data_write[0]) begin
7             counter_reset_reg <= 1'b1;
8             counter_reset_cnt <= 2'd2;
9         end else if (counter_reset_cnt > 0) begin
10            counter_reset_cnt <= counter_reset_cnt - 1'b1;
11            if (counter_reset_cnt == 1) begin
12                counter_reset_reg <= 1'b0;
13            end
14        end
15    end
16 end
```

6.3 Multiplexorul de citire

Citirea registrilor este implementata combinational:

```
1 always @(*) begin
2     case (addr)
3         ADDR_PERIOD: begin
4             if (high_byte)
5                 data_read_reg = period_reg[15:8];
6             else
7                 data_read_reg = period_reg[7:0];
8         end
9         ADDR_COUNTER_EN:   data_read_reg = {7'b0, counter_en_reg};
10        ADDR_COUNTER_VAL: begin
11            if (high_byte)
12                data_read_reg = counter_val[15:8];
13            else
14                data_read_reg = counter_val[7:0];
15        end
16        // ... alte registre
17        default:           data_read_reg = 8'h00;
18    endcase
19 end
```

7 Modulul counter

7.1 Prescalerul

Numaratorul foloseste un mecanism de prescalare bazat pe putere a lui 2. Pragul de prescalare este calculat astfel:

```
1 wire [7:0] prescale_threshold = (1 << prescale) - 1;
2 wire prescale_tick = (prescale_cnt == prescale_threshold);
```

Pentru `prescale = 0`, thresholdul este 0, deci numaratorul principal incrementeaza la fiecare ciclu de ceas. Pentru `prescale = n`, incrementeaza o data la fiecare 2^n cicluri.

7.2 Numararea sus/jos

In blocul secvential principal, cand prescalerul a ajuns la limita, actualizam numaratorul principal in functie de directia de numarare:

```
1 if (prescale_tick) begin
2     prescale_cnt <= 8'd0;
3
4     if (upnotdown) begin
5         if (counter_reg >= period) begin
6             counter_reg <= 16'd0;
7         end else begin
8             counter_reg <= counter_reg + 1'b1;
9         end
10    end else begin
11        if (counter_reg == 16'd0) begin
12            counter_reg <= period;
13        end else begin
14            counter_reg <= counter_reg - 1'b1;
15        end
16    end
17 end
```

Aceasta implementare asigura ca numaratorul cicleaza intre 0 si `period` inclusiv, indiferent de directie.

8 Modulul pwm_gen

8.1 Decodarea modurilor din functions

Modulul `pwm_gen` genereaza `pwm_out` pe baza modului selectat in `functions[1:0]`:

```
1 wire align_right = functions[0];
2 wire unaligned = functions[1];
```

- `functions = 2'b00`: aliniat la stanga
- `functions = 2'b01`: aliniat la dreapta
- `functions = 2'b10`: nealiniat (intre compare1 si compare2)

8.2 Logica PWM pentru fiecare mod

Iesirea este implementata combinational cu prioritatea corecta a modurilor:

```
1 always @(*) begin
2     if (!pwm_en) begin
3         pwm_out_comb = 1'b0;
4     end else if (unaligned) begin
5         if (compare1 >= compare2) begin
6             pwm_out_comb = 1'b0;
7         end else if (count_val >= compare1 && count_val < compare2)
8             begin
9                 pwm_out_comb = 1'b1;
10            end else begin
11                pwm_out_comb = 1'b0;
12            end
13        end else if (align_right) begin
14            if (count_val >= compare1) begin
15                pwm_out_comb = 1'b1;
16            end else begin
17                pwm_out_comb = 1'b0;
18            end
19        end else begin
20            if (compare1 == 16'd0) begin
21                pwm_out_comb = 1'b0;
22            end else if (count_val <= compare1) begin
23                pwm_out_comb = 1'b1;
24            end else begin
25                pwm_out_comb = 1'b0;
26            end
27        end
28    end
29 end
```

Observati tratarea cazului special pentru `compare1 == 0` in modul aliniat la stanga, care produce un duty cycle de 0%.

9 Concluzii

Implementarea propusa respecta arhitectura perifericului descrisa in tema si pune accent pe o separare clara intre:

- interfata de comunicatie cu doua domenii de ceas (modulul `spi_bridge`);
- decodarea protocolului pe 2 faze (modulul `instr_dcd`);
- banca de registre cu auto-clear pentru `COUNTER_RESET` (modulul `regs`);
- numaratorul parametrizabil cu prescaler si mod up/down (modulul `counter`);
- generatorul PWM cu moduri aliniat stanga/dreapta si nealiniat (modulul `pwm_gen`).

Toate cele 5 teste din testbench-ul furnizat trec cu succes, validand corectitudinea implementarii pentru toate modurile de functionare ale PWM-ului.