


ARQ1 - Recuperação 01

Tema: Sistemas de Numeração e circuitos combinatórios

Exercícios:

01.) Dado o mapa de Veitch-Karnaugh:

n	m	M	f(a,b,c,d)
0	a'b'c'd'	A+B+C+D	0
1	a'b'c'd	A+B+C+D'	0
2	a'b'c d'	A+B+C'+D	0
3	a'b'c d	A+B+C'+D'	1
4	a'b c'd'	A+B'+C+D	1
5	a'b c'd	A+B'+C+D'	0
6	a'b c d'	A+B'+C'+D	1
7	a'b c d	A+B'+C'+D'	1
8	a b'c'd'	A'+B+C+D	0
9	a b'c'd	A'+B+C+D'	1
A	a b'c d'	A'+B+C'+D	0
B	a b'c d	A'+B+C'+D'	1
C	a b c'd'	A'+B'+C+D	1
D	a b c'd	A'+B'+C+D'	0
E	a b c d'	A'+B'+C'+D	0
F	a b c d	A'+B'+C'+D'	0



	0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F
mintermos																
	0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F
MAXTERMOS																

Determinar e implementar os circuitos equivalentes em Verilog e no Logisim:

- expressão canônica para SoP(a,b,c,d)
- expressão canônica para PoS(A,B,C,D)
- simplificação de mintermos por mapa de Veitch-Karnaugh
- simplificação de MAXTERMOS por mapa de Veitch-Karnaugh
- expressão SoP equivalente com portas NAND de 2 entradas (usar dupla negação)
- expressão PoS equivalente com portas NOR de 2 entradas (usar dupla negação)

02. Implementar no Verilog e no Logisim as expressões abaixo para obter as tabelas verdade:

a.)

```
module f ( output s, input a, input b, input c );  
  wire w1, w2;  
  and AND_1 (s,a,w1);  
  not NOT_1 (w2,c);  
  or OR__1 (w1,w2,b);  
endmodule // s = f (a,b,c)
```

b.) a expressão SoP simplificada e implementada apenas com portas NAND

c.) a expressão PoS simplificada

d.) **$\text{mux}(\text{mux}(0, \text{mux}(0, a, b), c), 1, \text{mux}(0, \text{mux}(0, a', b'), c'))$**

03. Implementar no Verilog e no Logisim a expressão

$\text{nand}(\text{nand}(\text{nand}(a, a), c), \text{nand}(\text{nand}(a, a), b), \text{nand}(\text{nand}(b, b), c))$

04. Implementar no Verilog e no Logisim a expressão Quine-McCluskey $0_0 + 1_0 + 1_1$ e obter a expressão SoP equivalente.

05. Calcular:

a.) $\text{FADABABACA}_{(16)} / 100_{(4)}$

b.) O quociente e o resto de $345_{(8)}$ dividido por $23_{(4)}$ são

c.) $C4_{(16)} - 123_{(4)}$ em um byte