

32 位微控制器 HC32L130/ HC32L136/ HC32F030 系列 硬件开发指南

应用笔记

Rev1.2 2022年07月



适用对象

产品系列	产品型号	产品系列	产品型号	产品系列	产品型号
HC32L130	HC32L130E8PA HC32L130F8UA HC32L130J8TA HC32L130J8UA	HC32L136	HC32L136J8TA HC32L136K8TA	HC32F030	HC32F030E8PA HC32F030F8UA HC32F030F8TA HC32F030H8TA HC32F030J8TA HC32F030K8TA

应用笔记 2/28



声明

- ★ 小华半导体有限公司(以下简称: "XHSC")保留随时更改、更正、增强、修改小华半导体产品和/或本文档的权利,恕不另行通知。用户可在下单前获取最新相关信息。XHSC 产品依据购销基本合同中载明的销售条款和条件进行销售。
- ★ 客户应针对您的应用选择合适的 XHSC 产品,并设计、验证和测试您的应用,以确保您的应用满足相 应标准以及任何安全、安保或其它要求。客户应对此独自承担全部责任。
- ★ XHSC 在此确认未以明示或暗示方式授予任何知识产权许可。
- ★ XHSC 产品的转售,若其条款与此处规定不同,XHSC 对此类产品的任何保修承诺无效。
- ★ 任何带有"®"或"™"标识的图形或字样是 XHSC 的商标。所有其他在 XHSC 产品上显示的产品或服务名称均为其各自所有者的财产。
- ★ 本通知中的信息取代并替换先前版本中的信息。

©2022 小华半导体有限公司 保留所有权利

应用笔记 3/28



目 录

适	月对象.		2
声	明		3
目	录		4
1	摘要.		5
2	应用印	电路(最小系统,仅供参考)	6
3	电源.		7
4	复位甲	电路	8
5	воот	ΓΟ (模式)PIN	9
6			
7	晶振甲	电路设计	11
	7.1	电路设计	11
	7.2	电路 layout	12
8	接口甲	电路设计介绍	14
	8.1	I2C 接口电路设计	14
	8.2	LCD 接口电路设计	14
9	编程	莫式说明	17
10	芯片卦	村装 PCB Layout	20
11	小华I	HC32F030 系列与友商产品 X030 系列引脚配置比较	21
	11.1	LQFP64 引脚配置差异	21
	11.2	LQFP48 引脚配置差异	23
	11.3	LQFP32 引脚配置差异	25
12	其他信	言息	27
声后 2	►/タ+T+:		20



1 摘要

本篇应用笔记主要介绍基于 HC32L130 / HC32L136 / HC32F030 系列芯片的外围硬件设计,包含电源、GPIO、晶振、UART、SWD、I2C、器件封装、LCD 外接电路、最小系统参考硬件设计等内容。

注意:

- 本应用笔记为 HC32L130/ HC32L136/ HC32F030 系列的应用补充材料,不能代替参考手册, 具体功能及寄存器的操作等相关事项请以参考手册为准。

应用笔记 5/28



2 应用电路(最小系统,仅供参考)

基于小华系列芯片 HC32L130/ HC32L136/ HC32F030 中的 HC32L136K8TA, 下面推荐了一种最小系统应用电路图, 如下:




图 2-1 最小系统应用电路示意图

注意:

- AVCC 与 DVCC 电压必须相同。
- 每组电源都需要一组去耦电容,去耦电容尽量靠近相应电源引脚。

应用笔记 6/28



3 电源

基于小华芯片 HC32L130 / HC32L136 / HC32F030 进行电路设计时,每组电源(DVCC/AVCC)都需要一个去耦电容 4.7uF 和一个旁路电容 0.1uF,PCB 布局时,电容尽量靠近相应电源引脚。

芯片的 VCAP 引脚: LDO 内核供电输出 Pin(仅限内部电路使用,需外接 1.0uF + 100nF 的去耦电容);不能在外部连接任何负载。

所有的电源(DVCC/AVCC)和地(DVSS/AVSS)引脚必须始终连接到外部允许范围内的供电系统上。




图 3-1 去耦电容

MCU 工作电压范围: 1.8V≤DVCC/ AVCC≤5.5V。

建议使用同一的电源为 DVCC 和 AVCC 供电。

应用笔记 7/28



4 复位电路

进行芯片硬件电路设计时,请在 RESETB 引脚和地(DVSS)之间接电容,与上拉电阻形成 RC 迟延电路;应用中如果不使用 RESETB,必须将 RESETB 通过电阻(推荐 4.7K)上拉到 DVCC。




图 4-1 NRST 电路

应用笔记 8/28



5 BOOTO (模式)PIN

在正常情况下,外围电路必须通过电阻(推荐10KΩ)将BOOT0 Pin (PD03/BOOT0)下拉到GND。

在芯片 Power Reset 或硬件 Reset 的状态下,BOOT0 (PD03)为高电平时,芯片进入在线编程模式(如加上跳帽使开关闭合,BOOT0 Pin 置位于高电平),通过上位机可以进行在线编程;BOOT0 (PD03)为低电平时,芯片进入用户模式。

PD03/ BOOT0 用户可用作输入端口,但是在 NRST 有效期间(即 RESETB 为低电平期间)必须保持低电平,否则 NRST 解除后(即 RESETB 变为高电平),芯片会误进入在线编程模式(Boot)。




图 5-1 PD03/BOOT0 电路

应用笔记 9/28



6 GPIO

MCU的 GPIO 是通过 CMOS 的 PMOS 输出高电平,NMOS 输出低电平。内部上拉电阻也是一个 PMOS,引脚输出时,PMOS 或 NMOS 工作在线性区域,其等效导通电阻随着 MCU 的 VCC 变化而变化。到 MCU 工作下限电压附近时,其导通电阻会急剧变化,表象上看就是驱动能力急剧下降,上拉电阻也变大。

- HC32L130/ HC32L136 系列有 56 个数字通用输入输出端口 PA[15:0], PB[15:0], PC[15:0], PD[7:0]。 模拟模块 ADC/ VC/ LVD/ LCD 的输入输出信号、各功能模块(如 SPI、UART、I2C、Timer 等)的 输入输出信号以及测试调试功能的输入输出信号都可以和数字通用输入输出端口复用。
- GPIO 每个端口都可以配置成内部拉高(pull up)/拉低(pull down)的输入、高阻输入(floating input)、推挽输出(CMOS output)、开漏输出(open drain output)、增强驱动能力输出。芯片复位后端口为高阻输入,目的是防止芯片被异常复位时,对外部器件产生异常动作。但为了避免高阻输入而产生的漏电,用户要在芯片启动之后对端口进行相应的配置(配置成内部拉高/拉低输入或者输出)。
- 数字端口被配置成模拟端口后,数字功能被隔离,不能输出数字"1"和"0",CPU 读取端口输入值 寄存器的结果为"0"。
- 每个数字端口被配置为输入时,都可以提供外部中断,中断类型可以配置成高电平触发、低电平 触发、上升沿触发、下降沿触发 4 种。

应用笔记 10/28



7 晶振电路设计

7.1 电路设计

高速外部时钟(XTH)可以使用一个 4~32MHz 的晶体/陶瓷谐振器构成的振荡器产生。两个引脚都有负载电容,在应用中,谐振器和负载电容必须尽可能地靠近振荡器的引脚,以减小输出失真和启动时的稳定时间。有关晶体谐振器的详细参数(频率、封装、精度等),请咨询相应的生产厂商。




图 7-1 外部高速晶振示意图

低速外部时钟(XTL)可以使用一个 32.768KHz 的晶体/陶瓷谐振器构成的振荡器产生。两个引脚都有负载电容。在应用中,谐振器和负载电容必须尽可能地靠近振荡器的引脚,以减小输出失真和启动时的稳定时间。有关晶体谐振器的详细参数(频率、封装、精度等),请咨询相应的生产厂商。




图 7-2 外部低速晶振示意图

注意:

在阅读晶振厂商的提供的 datasheet 时,参数负载电容 CL(Load capacitance),是指电路中跨接晶体两端的总的有效电容,不是晶振外接的匹配电容;另外,在计算晶振电路的匹配电容值时,还需要把晶振电路 PCB 的 layout 走线到地的寄生电容考虑进去。

应用笔记 11/28



- 芯片内已集成反馈电阻 R0。
- 阻尼电阻 R1 阻值的调试方法请参见后续晶振应用笔记。

7.2 电路 layout

- 摆放外部晶振单元和负载电容时,应尽可能靠近芯片端。
- 外部晶振信号线走线应尽量短。走线宽度不要太细,最细也不要低于芯片 pin 的宽度。
- 在晶振局部电路相邻层 layer,应该有一个完整的覆地。
- 应该在外部晶振周边用地线做保护隔离环(guard ring),地环线需要充分接地(多过地孔), 减少外部晶振信号与其他信号之间的相互窜扰。(参考**错误!未找到引用源。**)
- 晶振电路要注意局部信号干净,力避外部干扰。在晶振电路附近或相邻 layer 层尽量不要走线, 尤其不允许走高速线、电源线、时钟线等。

下面给出了实际 layout 设计的示意图,供参考:




图 7-3 晶振电路地线隔离环

应用笔记 12/28






图 7-4 晶振电路整体布局、滤波、包地隔离设计 layout 示意图

应用笔记 13/28



8 接口电路设计介绍

8.1 I2C 接口电路设计

基于芯片进行 I2C 接口设计时,建议 I2C_SCL/I2C_SDA 信号线接 $1K\Omega$ 上拉电阻接电源。使用者可以根据 I2C 信号传输速率和外挂设备的不同,调节阻值。




图 8-1 I2C 接口设计示意图

8.2 LCD 接口电路设计

小华半导体 HC32L136 系列芯片中,有以下芯片支持 LCD 功能:

HC32L136	HC32L136K8TA
HC32L130	HC32L136J8TA

上表中 MCU 带有 LCD 控制器,最多具有 8 个公用端子(COM)和 40 个区段端子(SEG),具体请参考我司芯片数据手册。

可选择的 LCD 应具有如下特性:

- 支持静态、1/2、1/3、1/4 和 1/8 占空比
- 支持 1/2、1/3 偏置

LCD 的 Bias 电压具有 3 种来源:内部电阻分压、外部电阻分压、外部电容分压。

当选择内部电阻分压时,芯片会自动切换内部的电路以产生符合 Bias 和 Duty 的电压,VLCDH、VLCD1~VLCD3 可以作为 LCD SEG 输出或者 IO 端口使用,具体内容请参见芯片产品参考手册。

当选择外部电阻分压或外部电容分压时,需要用户在芯片的外围引脚搭建相关电路,搭建方式如下:

应用笔记 14/28



当选择**外部电阻分压模式**时:




图 8-2 LCD 外部电阻模式引脚搭建电路示意图

注意:

外部电阻分压时,建议电阻 R 采用 510K 的贴片电阻,Rx 取 100K 的贴片电阻,Rx 取 100K。Rx 的作用是调节电压以提供适配 LCD 的供电值。

当选择**外部电容模式**时:




图 8-3 LCD 外部电容模式引脚搭建电路示意图

应用笔记 15/28



注意:

- 1/3 Bias 电容模式下三个电容推荐使用 0.1μF 贴片电容。
- 外部电阻分压时,建议电阻 R 采用 510K 的贴片电阻。Rx 的作用是调节电压以适配所使用的 LCD 的供电值,建议 Rx 采用 100K 的贴片电阻。

三种方式的应用特点如下表:

表 8-1 LCD bias 电压三种方式比较表

	优 点	不 足	
内部电阻	可以减少外部四个引脚(VLCDH\ VLCD3\ VLCD2\	功耗高,内部采用 1M 和 360K 电阻两种。	
	VLCD1),LCD 上的电压可以根据内部寄存器调整。		
<i>5</i> 1. ⇒7 ↔ 70	可以根据外部电阻灵活调整 LCD 模块上的电压以及 LCD 驱动	功耗较高、需要占用外部四个 LCD 驱动专用	
外部电阻	功耗。	引脚。	
外部电容	T-1+45/バ - - - - - - - -	LCD 模块上的电压等于 DVCC 电压,不可调	
	功耗低,该 LCD 模块打开功耗 0.3μA。	整,需要占用外部四个 LCD 驱动专用引脚。	

应用笔记 16/28



9 编程模式说明

芯片支持两种编程模式: UART 编程模式和 SWD 编程模式。

HC32L130/ HC32L136/ HC32F030 系列芯片的接线方法如图 9-1 所示。




图 9-1 芯片与编程器连线方法

UART 模式下,HC32L130 / HC32L136 / HC32F030 系列芯片对应的烧录引脚如表 9-1 和表 9-2 所示。

HC32L130/HC32L136/HC32F030

RX PA10

TX PA09

表 9-1 UART 模式引脚方式一

表 9-2 UART 模式引脚方式二

	HC32L130/HC32L136/HC32F030
RX	PA13
TX	PA14

注意:

- HC32L13/ HC32F03 系列所有的芯片 UART 模式均支持上面表 9-1 引脚方式。
- 支持上面表 9-1 引脚方式,同时也支持表 9-2 引脚方式的 HC32L130 / HC32L136 / HC32F030
 系列芯片,其丝印封装图的 Revision Code 位置标记 T。

下面列出的图 9-2~图 9-6 包含了 HC32L130/ HC32L136/ HC32F030 系列所有的芯片封装丝印图,图中标明了 Revision Code 的位置:

应用笔记 17/28






图 9-2 TSSOP28 芯片封装丝印图




图 9-3 LQFP10x10 12x12 14x14 芯片封装丝印图




图 9-4 QFN3x3 4x4 芯片封装丝印图

应用笔记 18/28






图 9-5 QFN6x6 7x7 芯片封装丝印图




图 9-6 QFN5x5 芯片封装丝印图

应用笔记 19/28



10 芯片封装 PCB Layout

请参考我司发布的芯片数据手册的"封装信息"章节。请严格按照数据手册规格来设计芯片封装 Layout。 另外,我们提供该系列芯片的所有 PCB 封装库,请参考 http://www.xhsc.com.cn/。

应用笔记 20/28



11 小华 HC32F030 系列与友商产品 X030 系列引脚配置比较

11.1LQFP64 引脚配置差异




图 11-1 HC32F030K8TA 与 X030R4/6/8 引脚配置比较图

应用笔记 21/28



表 11-1 小华芯片与友商芯片 LQFP64 引脚配置差异列表

芯片型号	HC32F030K8TA	X030R4/6/8
Pin1	VCAP	VDD

说明:

– VCAP:LDO 内核供电输出 Pin(仅限内部电路使用,需外接 1.0μF+10nF 的去耦电容),不是外部供电 pin 。

应用笔记 22/28



11.2LQFP48 引脚配置差异




图 11-2 HC32F030J8TA 与 X030C4/6/8 引脚配置比较图

应用笔记 23/28



表 11-2 小华芯片与友商芯片 LQFP48 引脚配置差异列表

芯片型号	HC32F030J8TA	X030C4/6/8
Pin1	VCAP	VDD

说明:

– VCAP: LDO 内核供电输出 Pin(仅限内部电路使用,需外接 4.7uF+10nF 的去耦电容),不是外部供电 pin 。

应用笔记 24/28



11.3LQFP32 引脚配置差异




图 11-3 HC32F030F8TA 与 X030K4/6/8 引脚配置比较图

应用笔记 25/28



表 11-3 小华芯片与友商芯片 LQFP32 引脚配置差异列表

芯片型号	HC32F030F8TA	X030K4/6/8
Pin1	VCAP	VDD

说明:

– VCAP: LDO 内核供电输出 Pin(仅限内部电路使用,需外接 4.7uF+10nF 的去耦电容),不是外部供电 pin 。

应用笔记 26/28



12 其他信息

技术支持信息: http://www.xhsc.com.cn/

应用笔记 27/28



版本修订记录

版本号	修订日期	修订内容
Rev1.0	2019/06/14	初版发布。
		增加章节: 编程模式说明。
		插图 2~10 及插图 19~22 更新。
Rev1.1	2020/01/22	所有 MODE pin 更改为 BOOT0。
Rev1.1 2020/01/22	2020/01/22	表 3、4、5 内容更新。
		部分文字表述有修正。
		联系方式地址更新。
Rev1.2	2022/07/15	公司 Logo 更新。

若您在购买与使用过程中有任何意见或建议,请随时与我们联系。

邮箱: support@xhsc.com.cn 电话: 021-68667000-7355

地址: 上海市浦东新区中科路 1867号 A座 10层

