

SIM2.2 — Điều chế chiều dài kênh của NMOS 035

Thiết lập mô phỏng

Mô phỏng sử dụng mô hình NM Level 8 BSIM3 và symbol `nmos_035` trong thư viện LTspice 035 được cung cấp. Cực source và bulk nối đất. Tỷ số kích thước được giữ cố định ở $W/L = 10$ cho cả năm transistor.

Điện áp vượt ngưỡng mục tiêu là $V_{OV} = 0,500$ V. Do điện áp ngưỡng hiệu dụng của mô hình thay đổi theo chiều dài kênh, điện áp cổng được hiệu chỉnh dựa trên giá trị V_{th} tại điểm làm việc của LTspice khi $V_{DS} = 1,0$ V; sau đó đặt $V_{GS} = V_{th} + V_{OV}$. Netlist hiệu chỉnh nằm trong `SIM2_2_NMOS_VTH.cir`. Điện áp cổng được giữ cố định trong suốt quá trình quét đầu ra. Vì vậy, V_{OV} được khớp tại điểm tham chiếu 1,0 V; mô hình có thể làm V_{th} thay đổi nhẹ khi V_{DS} thay đổi.

L (μm)	W (μm)	Vth tại VDS = 1 V (V)	VGS (V)	VOV (V)
1	10	0,536	1,036	0,500
2	20	0,518	1,018	0,500
5	50	0,506	1,006	0,500
10	100	0,502	1,002	0,500
20	200	0,500	1,000	0,500

Với mỗi transistor, LTspice quét V_{DS} từ 0,6 V đến 2,0 V với bước 10 mV. Khoảng quét V_{DS} bắt đầu từ 0,6 V, cao hơn V_{OV} mục tiêu 0,5 V, nên đáp ứng điều kiện $V_{DS} \geq V_{OV}$ để transistor làm việc trong vùng bão hòa ở phép so sánh này.

Phương pháp tính

Trong vùng bão hòa, sử dụng biểu thức gần đúng theo yêu cầu bài tập:

$$I_D \approx I_{D0} (1 + \lambda V_{DS})$$

Độ dốc và tung độ gốc được ước lượng từ dòng điện mô phỏng tại hai đầu khoảng quét:

$$g_{ds} \approx [I_D(2,0 \text{ V}) - I_D(0,6 \text{ V})] / 1,4 \text{ V}; \quad I_{D0} \approx I_D(0,6 \text{ V}) - 0,6 g_{ds}; \quad \lambda \approx g_{ds} / I_{D0}.$$

Tiếp theo, tính điện trở đầu ra tại $V_{DS} = 1,3$ V theo công thức bài tập yêu cầu:


$$r_o \approx 1 / [\lambda I_D(1,3 \text{ V})].$$

Kết quả


L (μm)	W (μm)	ID tại 1,3 V (μA)	Độ dốc gds (μS)	λ (V ⁻¹)	ro (kΩ)
1	10	158,037	3,489	0,022876	276,611
2	20	165,261	2,464	0,015263	396,453
5	50	169,485	1,729	0,010358	569,653
10	100	170,948	1,379	0,008162	716,706
20	200	171,633	1,097	0,006455	902,644

Đồ thị

Dòng máng theo điện áp máng-nguồn



Hệ số λ và điện trở đầu ra theo chiều dài kênh



Nhận xét

Khi L tăng từ $1 \mu m$ lên $20 \mu m$, λ giảm từ $0,022876 V^{-1}$ xuống $0,006455 V^{-1}$, trong khi r_o tăng từ $276,6 k\Omega$ lên $902,6 k\Omega$. Các đường đặc tuyến đầu ra cũng phẳng hơn, cho thấy điều chế chiều dài kênh yếu đi khi kênh dài hơn. Xu hướng này phù hợp với lý thuyết: kênh dài làm giảm ảnh hưởng tương đối của điện áp máng lên chiều dài kênh và làm tăng điện trở đầu ra.

Dòng điện tại $1,3 V$ tăng nhẹ từ $158,0 \mu A$ lên $171,6 \mu A$ dù W/L và điện áp vượt ngưỡng đã hiệu chỉnh được giữ cố định. Đây là đặc tính của mô hình BSIM3 được cung cấp trên các kích thước đang xét; mô hình bình phương lý tưởng cho kênh dài sẽ dự đoán mức biến thiên nhỏ hơn.

Các tệp sử dụng

- `SIM2_2_NMOS.asc` — schematic LTspice và phép quét đặc tuyến đầu ra theo từng chiều dài kênh.
- `SIM2_2_NMOS_VTH.cir` — netlist hiệu chỉnh điện áp ngưỡng tại $V_{DS} = 1 V$.
- `SIM2_2_NMOS_ID_VDS.csv` — dữ liệu các đường đặc tuyến đầu ra dùng để vẽ đồ thị.
- `SIM2_2_NMOS_results.csv` — các thông số đã trích xuất và tính toán.