



# Proiect de laborator SCID

Student:

Dura Georgiana- Emanuela

Grupa 2121 sg.1

# Cuprins


1.Specificații de proiectare:	2
2.Proiectare pe hârtie	3
3.Inversor CMOS	5
3.1. Schema electrică la nivel de tranzistor	5
3.2Circuitul de test pentru verificarea funcționalității	6
3.3.Măsuratea timpilor de tranziție și a timpului de propagare	7
4.Circuitul combinațional	8
4.1. Schema electrică	8
4.2. Circuitul de test cu verificarea funcționării	10
5.Circuitul secvențial	11
5.1.Schema electrică	11
5.2. Circuitul de test cu verificarea funcționalității	14
6.Implementarea finală	15
6.1Schema finală a automatului	15
6.2.Verificarea functionalitătii circuitului	16

# 1. Specificații de proiectare:

# 12 Dura Georgiana Emanuela

II4V

- II- Bistabil JK
- 4- MUX 8:1
- V- Diagrama de tranziții



### 2.Proiectare pe hârtie

Dura Georgiana Emanerela

ga re projectere in Ltspice un automat conformationermei de transitii pe bara codului alocat. COL ALOCAT: IL 4.V 11 - BISTABIC IK 4- HUX 8: 1 aceasta pt. ovem nerevie de un talel pentre Pt a resolva listabile JK. Var - poate inloui valiabible a si b din diograma de tron-Var neguta Stale at XX OX a XXXXX a 001

Fig. 1. Implementarea pe hârtie a circuitului part.1

CS Scanned with CamScanner




Fig. 2. Implementarea pe hârtie a circuitului part.2

# 3.Inversor CMOS

#### 3.1. Schema electrică la nivel de tranzistor




Fig. 3. Schema electrică la nivel de tranzistor a inversorului CMOS

Tranzistor	L[um]	W[um]	AD,AS [fm²]	PD, PS [um]	m
M1	0.1	0.1	20	0.6	1
M2	0.1	0.2	40	0.8	1

Tabel 1.Parametrii tranzistoarelor inversorului

#### 3.2Circuitul de test pentru verificarea funcționalității




Fig. 4. Schema electrică de test la nivel de tranzistor a inversorului CMOS




Fig. 5. Formele de unda ale tensiunii de la ieșirea inversorului, respectiv de la intrareag inversorului

În figura de mai sus, se observă faptul că atunci când tensiuna de la intrarea inversorului, **V(in)**, are valoarea "1" logic , tensiuna de la iesirea inversorului, **V(out)**, are valoarea "0" logic , și invers.

#### 3.3. Măsuratea timpilor de tranziție și a timpului de propagare




Fig. 6. Schema de test a inversorului pentru masurarea timpilor de propagare și tranziție




Fig. 7. Timpii de propagare și tranziție măsurați

thl -> timpul de descreștere

tlh -> timpul de creștere

tplh -> timpul de propagare Low- High

tphl -> timpul de propagare High- Low

# 4. Circuitul combinațional

#### 4.1. Schema electrică

### Mux 8:1




Fig. 8. Schema electrică a MUX 8:1

Se poate observa că pentru crearea acestui multiplexor am unit 2 multiplexoare 4:1.




Fig.9. Modelul creat pentru mux 8:1




Fig. 10. Schema electrică a MUX 4:1

Se poate observa că pentru crearea acestui multiplexor am unit 2 multiplexoare 2:1.




Fig. 11. Schema electrică a MUX 2:1




Fig. 12. Schema electrică la nivel de tranzistor a tgate

Se poate observa faptul că prin asamblarea ierarhivată a figurilor: 11,10,9, 7 se obtine modelul de la figura 8 pentru MUX 8:1.

#### 4.2. Circuitul de test cu verificarea funcționării




Fig. 13.Circuit de test a multiplexorului




Fig. 14. verificarea funcționalității multiplexorului 8:1

# 5. Circuitul secvențial

#### 5.1. Schema electrică

### Bistrabil JK




Fig. 15. Schema electrică cu porti a bistabilului JK

Bistabilul JK este format din 2 porti NAND cu 3 intrari, 6 porti NAND cu 2 intrari si un inversor.




Fig. 16. Schema electrică la nivel de tranzistor a portii SI cu 3 intrări




Fig. 17. Schema electrică la nivel de tranzistor a porții SI cu 2 intrări




Fig. 18. Schema electrică la nivel de tranzistor a inversorului

Tranzistor /Poarta	L [um]	W [um]	AD,AS [fm <sup>2</sup> ]	PD, PS	m
				[um]	
NAND2					
M1, M2, M3, M4	0.1	0.2	40	0.8	1
NAND 3					
M1,M5,M6	0.1	0.2	40	0.8	1
M2, M3, M4	0.1	0.3	60	1	1
INVERSOR					
M1	0.1	0.1	20	0.6	1
M2	0.1	0.2	40	0.8	1

Tabel 2 .Parametrii tranzistoarelor ce compun bistabilul JK

### 5.2. Circuitul de test cu verificarea funcționalității




Fig. 19. Schema electrică de test a bistabilului JK

J KQ	$Q^+$		
000	0		ı
0 0 1	1	J K	Q <sup>+</sup>
010	0	0 0	Q
0 1 1	0	0 1	0
$\begin{array}{c} 1 \ 0 \ 0 \\ 1 \ 0 \ 1 \end{array}$	1	 1 0	1
110	1	1 1	Q
111	0		

Fig. 20. Tabelul de adevăr pentru bistabilul JK




Fig. 21. Formele de undă de la intrarea și ieșirea bistabilului JK

Formele de unda ale bistabilului JK respecta tabelul de adevar.

# 6.Implementarea finală

#### 6.1Schema finală a automatului

J2=K2, J1=k1, J0=K0




Fig. 22. Schema finală a automatului

#### 6.2. Verificarea funcționalității circuitului




Fig. 23. Schema finală a automatului, circuitul de test




Fig.24. Formele de undă care arată funcționalitatea automatului





Fig.25. Explicarea funcționalității automatului

În figura de mai sus am arătat stările principale, dar se poate observa că funcționează conform diagramei de tranziții de mai jos.



Din figura anterioară se observa4ă faptul că la fiecare front ascendent de ceas și ținând cont dacă variabilele apar negate sau nu , se realizează parcurgerea diagramei de stări.

In cele ce urmează se urmărește verificarea fiecărei bucle care poate sa apară pentru fiecare combinație posibila de valori a variabilelor .

Pentru a testa acest lucru, modificăm tipul surselor de semnal V1 si V3 (a și b) din semnal de tip PULSE în semnal DC, pentru a arata faptul ca a si b pot sa ia valori "0" și "1" logic. (EXISTĂ 4 CAZURI)

