李承阳

ssycl8@outlook.com| 17627099902 | 中共党员



教育背景

南洋理工大学(NTU) — 集成电路设计 硕士 2025.07 – 2027.07

- **联合培养：德国慕尼黑工业大学（TUM)**

宁波诺丁汉大学 — 电子电气工程 本科 2021.09 – 2025.06

- **英国诺丁汉大学交换（1 年)**
- **GPA**：3.93/4.0 **(Top 1%**, First Class Honours**)**
- **荣誉奖项**：本科生国家奖学金、浙江省优秀毕业生、 一等奖学金、宁波市国际交换生奖学金、优秀学生干部

个人技能

- **数字 IC 与验证：** Verilog、SystemVerilog、SVA、UVM、APB、AHB、AXI、I²C、SPI、UART
- **硬件与测试：** STM32、KiCad、LTspice、PLECS、示波器、数字万用表、信号发生器、电子负载
- **软件与 EDA：** C/C++、Python、MATLAB、Shell、VCS、Verdi、QuestaSim、JasperGold
- **英语：** IELTS 6.5（阅读 8.5）、CET-6，可阅读英文技术文档及参与日常技术交流

项目经历

联发科 | 数字设计和验证实习 新加坡 | 2026.07– 2027.04

- 负责 RF 数字模块 AI Agent 辅助 FPV 流程研发，基于 Claude Code 与 JasperGold 构建 RTL 分析、Assertion 生成、Bind 及自动化验证流程，探索 Early RTL Verification Workflow。
- 基于RTL分析模块功能及控制逻辑，独立开发20+条SystemVerilog Assertions，完成Property Checking及Proof/Bounded Proof/Fail/Counterexample分析，并建立Golden Reference Assertion评估AI生成Assertion质量。
- 使用 Siemens Questa UNR 对 TTG Module 开展 6 类 Unreachable Analysis，定位 Branch/Statement 及数十项 Toggle Unreachable，结合 RTL 设计意图完成 Waiver 分析。
- 使用 Cadence SuperLint 分析 TTG RTL，基于 CEX 定位 FSM Deadlock/Livelock 根因，发现 3 项 Overflow 风险（2 项可 Waive、1 项潜在 Bug），并开展 Questa、SuperLint、Synopsys UNR 与 JasperGold UNR 结果对比。

基于 STM32 的嵌入式血氧监测系统 英国诺丁汉大学 | 2023.09 – 2023.12

- 设计面向生命体征监测的嵌入式系统，完成光电信号采集、实时处理、通信及显示，实现心率与血氧实时监测。
- 基于 STM32 开发嵌入式软件，实现 ADC 数据采集、PWM 控制、FFT 心率分析及血氧计算，完成生理信号实时处理。
- 设计并调试光电检测模拟前端，包括跨阻放大器（TIA）、信号调理及滤波电路，优化 PPG 信号采集质量，提高系统测量稳定性与抗噪性能。
- 开发 RS485 通信接口及 CPLD 显示模块，实现测量数据传输与显示，并完成软硬件系统联调及功能验证。

开关电源（SMPS）系统设计 英国诺丁汉大学 | 2024.01 – 2024.06

- 设计并实现隔离式双开关正激开关电源（SMPS），完成功率级设计、参数计算、PLECS 仿真及系统验证，实现稳定的 AC/DC 能量转换。
- 完成 PWM 驱动、磁性器件（变压器、电感）及 PCB 设计，开展硬件焊接、上电调试、系统测试。
- 基于 MATLAB 完成闭环控制器设计与补偿参数优化，提高系统稳压性能及负载动态响应能力。

YAPP Router UVM 验证项目 南洋理工大学 | 2026.01 – 2026.04

- 基于 Router Specification 制定 Verification Plan，搭建 UVM 验证环境，开发 Test Sequence、Driver、Monitor、Scoreboard，覆盖路由、丢包、错误处理及 Backpressure 等关键场景。
- 基于 Regression 与 Functional/Code Coverage 分析验证结果，定位并修复 RTL/Specification Mismatch，最终 Functional Coverage 100%、Code Coverage 89.3%。

数字 IC 设计项目 南洋理工大学 | 2025.09 – 2025.11

- 基于 Verilog 完成同步 FSM、矩阵乘法器等 RTL 设计，使用 VCS 完成功能仿真与 Waveform Debug，并通过 Design Vision 完成 Logic Synthesis、Gate-Level Netlist 生成及SDF 回标验证。
- 参与 Floorplan、CTS、Routing、Parasitic Extraction、GDSII 导出及 Calibre DRC/LVS，实践 RTL-to-GDSII 数字 IC 实现流程。