李承阳

ssycl8@outlook.com | +8617627099902



教育背景

南洋理工大学(NTU) — 集成电路设计 硕士 2025.07 – 2027.07

- **联合培养：德国慕尼黑工业大学（TUM）**
- **核心课程：**Design for Testability, Digital IC Design, Design Methodology & Automation, System-on-Chip Solutions

宁波诺丁汉大学 — 电子电气工程 本科 2021.09 – 2025.06

- **GPA：**3.93/4.0 **(Top 1%**, First Class Honours**)**
- **英国诺丁汉大学交换（2023–2024)**
- **荣誉奖项**：本科生国家奖学金、浙江省优秀毕业生、 一等奖学金、宁波市国际交换生奖学金、优秀学生干部

个人技能

- **HDL/Verification:** Verilog, SystemVerilog, UVM, SVA, Formal Verification
- **EDA:** VCS, Verdi, QuestaSim, JasperGold, VC Formal, Questa Covercheck, SuperLint, Design Vision
- **Programming/Scripts:** Python, Tcl, C Shell, Makefile, C/C++
- **Development/Protocols:** Linux, Perforce; APB, AHB, AXI
- **个人优势：**具备UVM与Formal验证实践，拥有Questa CoverCheck与VC Formal UNR跨工具评估、JasperGold形式验证及Tcl自动化经验，擅长RTL问题定位、工具结果分析与验证流程搭建。

实习经历

联发科（新加坡） | 数字验证实习生 2026.07– 2027.04

形式验证（Formal Verification）

- 负责搭建MediaTek Wi-Fi 射频数字IP的Formal-based RTL与Coverage Sign-off支持流程，基于Questa CoverCheck、VC Formal UNR及Cadence SuperLint完成4个模块试点，开展Coverage Hole可达性判定、CEX根因分析及Bug/Waiver分类；通过跨工具Correlation沉淀规则与诊断知识库，并据此搭建UNR专项AI Agent，实现批量扫描、结果归因与Sign-off报告自动生成。
- 基于设计意图为TTG模块做FPV（形式验证），构建包含80+条Assume、Assert与Cover的SVA Property Set，完成Bind集成及Proof/Bounded Proof/CEX分析；以人工Property作为Golden Reference，设计Agent-assisted FPV流程，通过结构化Prompt、RTL与领域知识Context注入及工具调用链，驱动SVA、Bind与Tcl脚本生成、Formal执行及结果分析，形成可复用、可迭代的Formal验证自动化方案。

DMA-APB UVM 验证

- 搭建Master Agent与Reactive Slave Agent协同的UVM环境，通过可控PREADY wait-state模拟下游Memory响应，覆盖Direct Read/Write、DMA INIT/COPY、Interrupt及Invalid Operation；
- 针对上下游PREADY非对称延迟导致的Scoreboard误报，定位为完成顺序不固定引起的Testbench建模问题；拆分Master Monitor的request_ap与completed_ap，在Setup阶段入队、Completion阶段校验。
- 在DMA_LEN Readback测试中定位RTL非法长度判断缺少PWRITE门控，导致读事务中的don't-care PWDATA误触发invalid_length中断；提出写事务门控修复方案，并补充不同PWDATA取值下的LEN Readback回归场景。

项目经历

数字 IC 设计与实现| 南洋理工大学 | VCS | Design Vision | Innovus | Calibre 2025.09 – 2025.11

- 基于Verilog完成FSM、矩阵乘法器等RTL设计，使用VCS完成功能仿真与波形调试；通过Synopsys Design Vision完成逻辑综合、门级网表生成及SDF回标门级仿真，熟悉RTL到Gate-level Netlist的实现与验证流程。
- 参与Floorplan、CTS、Routing、Parasitic Extraction及GDSII导出，并使用Calibre完成DRC/LVS检查，了解从RTL综合到物理实现的数字IC设计流程。

三通道可配置Packet Router UVM验证（YAPP协议） | 南洋理工大学 | QuestaSim 2026.01 – 2026.04

- 围绕HBUS配置控制的三通道变长Packet路由，搭建UVM环境、Virtual Sequence及状态化Scoreboard，通过Reactive Agent注入Backpressure，对Packet转发/丢弃、目标Channel、Header、Payload进行端到端校验。
- 通过Directed与Constrained-random Test实现Functional Coverage 100%、Code Coverage 89.3%；结合定向测试与波形分析，定位router_en条件错误导致Router关闭后合法Packet仍被转发的RTL/Specification Mismatch。