李承阳

数字IC验证 (DV) | ssycl8@outlook.com | 17627099902 | 中共党员



教育背景

南洋理工大学(NTU) — 集成电路设计 硕士 2025.07 – 2027.07

- **联合培养：德国慕尼黑工业大学（TUM）**

宁波诺丁汉大学 — 电子电气工程 本科 2021.09 – 2025.06

- **GPA**：3.93/4.0 **(Top 1%**, First Class Honours**)**
- **英国诺丁汉大学交换（2023–2024)**
- **荣誉奖项**：本科生国家奖学金、浙江省优秀毕业生、 一等奖学金、宁波市国际交换生奖学金、优秀学生干部

个人技能

- **Verification:** UVM, FPV, SVA, Functional Coverage, Coverage Closure, Regression
- **HDL/Development:** Verilog、SystemVerilog; Linux, Perforce, VS Code
- **EDA Tools:** JasperGold, SuperLint, Innovus; VCS, Verdi, Design Vision; QuestaSim, Questa UNR
- **Programming/Bus Protocols:** Python、C/C++、Tcl、Batch Script; APB、AHB、AXI、I2C, SPI, UART
- **English:** IELTS 6.5(Reading 8.5), CET-6, Daily Technical Communication in English at MediaTek Singapore

项目经历

联发科（新加坡） | Digital Design & Verification Intern 2026.07– 2027.04

- 负责RF数字模块AI辅助FPV流程研发，基于Claude Code与JasperGold构建RTL分析、Assertion生成、Bind及Jasper自动化验证流程，探索Design阶段AI辅助Early RTL Verification Workflow。
- 基于RTL分析模块功能及控制逻辑，独立开发20+条SystemVerilog Assertions，完成Property Checking及Proof/Bounded Proof/Fail/Counterexample分析，并建立Golden Reference Assertion评估AI生成Assertion质量。
- 使用Cadence SuperLint及Siemens Questa UNR开展RTL静态验证，分析Dead Code、Unreachable Logic等RTL质量问题，生成Coverage Exclusion候选并支撑Design阶段RTL质量优化。
- 评估LLM辅助FPV在工程场景中的可行性，对比人工与各种AI Agent生成Assertion的正确性、完整性及可维护性，研究Prompt Strategy对Property开发及Formal Debug的影响。

YAPP Router UVM 验证项目 | UVM / QuestaSim 2026.01 – 2026.04

- 制定Verification Plan，覆盖地址路由、异常包、HBUS配置、复位恢复及Backpressure等关键场景。
- 搭建UVM 的分层验证环境，集成 YAPP Input Agent、HBUS Register Agent、Channel Monitor、Clock/Reset Interface 等组件，开发 Virtual Sequence、 Scoreboard、Coverage Collector and Checker。
- 开发覆盖地址遍历、包长边界、非法/超长/坏校验、寄存器读写及 Backpressure 等场景的 Test Sequence，并通过 UVM Scoreboard 自动比对三路输出数据，实现功能正确性检查。
- 搭建基于 Questa 的 Regression 与 UCDB Coverage Flow，通过 Coverage Analysis 持续优化测试场景，实现 Functional Coverage 100%、Code Coverage 89.3%；定位 router_en 行为的 RTL/Specification Mismatch。

APB SRAM UVM 验证项目 | UVM / AMIQ APB VIP / QuestaSim 2026.04 – 2026.06

- 基于 APB SRAM Slave Specification 制定 Verification Plan，覆盖对齐读写、地址边界、数据 Pattern、Back-to-Back、Read Wait-State 及随机访问等关键验证场景，明确验证目标与覆盖策略。
- 搭建基于 UVM 的 APB SRAM 验证环境，集成第三方 AMIQ APB VIP 作为 Active Master Agent，完成 Test、Sequence、Environment、UVM Scoreboard 及 Coverage Collector 的开发。
- 构建Reference Model与Monitor-Based Scoreboard，自动比对读写数据，验证 SRAM 数据一致性与地址映射正确
- 搭建 Batch Regression 与 UCDB Coverage Flow，Functional Coverage 与 DUT Code Coverage 均达到 100%
- 结合 Waveform Debug 与 VIP Source Code Analysis，定位 Monitor Read Data Sampling Timing 问题并修复。

数字 IC Design Flow 实践 | Verilog / VCS / Design Vision / Innovus / Calibre 2025.09 – 2025.11

- 基于 Verilog 完成同步 FSM、矩阵乘法器等 RTL 设计，使用 VCS 完成功能仿真与 Waveform Debug，并通过 Design Vision 完成 Logic Synthesis、Gate-Level Netlist 生成及 SDF Back-Annotated Simulation。
- 参与 floorplan、CTS、routing、Parasitic Extraction、GDSII 导出及 Calibre DRC/LVS 检查，熟悉数字 IC Flow。