李承阳

数字IC验证 (DV) | ssycl8@outlook.com | 17627099902 | 中共党员



教育背景

南洋理工大学(NTU) — 集成电路设计 硕士 2025.07 – 2027.07

- **联合培养：德国慕尼黑工业大学（TUM）**

宁波诺丁汉大学 — 电子电气工程 本科 2021.09 – 2025.06

- **GPA**：3.93/4.0 **(Top 1%**, First Class Honours**)**
- **英国诺丁汉大学交换（2023–2024)**
- **荣誉奖项**：本科生国家奖学金、浙江省优秀毕业生、 一等奖学金、宁波市国际交换生奖学金、优秀学生干部

个人技能

- **Verification:** UVM, Formal Verification, SVA, Functional Coverage, Coverage Closure, Regression
- **HDL/Development:** Verilog、SystemVerilog; Linux, Perforce, VS Code
- **EDA Tools:** JasperGold, SuperLint, Innovus; VCS, Verdi, Design Vision; QuestaSim, Questa UNR
- **Programming/Bus Protocols:** Python、C/C++、Tcl、Shell; APB、AHB、AXI、I2C, SPI, UART

项目经历

联发科（新加坡） | 数字验证实习生 2026.07– 2027.04

- 负责 RF 数字模块 AI Agent 辅助 FPV(形式化验证) 流程研发，基于 Claude Code 与 JasperGold 构建 RTL 分析、Assertion 生成、Bind 及自动化验证流程，探索早期 RTL Verification Workflow。
- 基于RTL分析模块功能及控制逻辑，独立开发20+条SystemVerilog Assertions，完成Property Checking及Proof/Bounded Proof/Counterexample分析，并建立Golden Reference Assertion评估AI生成Assertion质量。
- 用 Questa/VC-Formal 对 TTG 等模块开展 Unreachable Analysis，定位 Branch/Statement 及数十项 Toggle Unreachable，结合 RTL 设计意图完成 Waiver 分析。对比两个EDA工具检测效果，为组内选择合适的sign-off 工具。
- 用 Cadence SuperLint 分析 TTG 等模块，基于 CEX 定位 FSM Deadlock/Livelock 根因，发现 3 项 Overflow 风险（2 项可 Waive、1 项潜在 Bug）。

YAPP Router UVM 验证项目 | 南洋理工大学 | QuestaSim 2026.01 – 2026.04

- 制定Verification Plan，覆盖地址路由、异常包、HBUS配置、复位恢复及Backpressure等关键场景。
- 搭建UVM 的分层验证环境，集成 YAPP Input Agent、HBUS Register Agent、Channel Monitor、Clock/Reset Interface 等组件，开发 Virtual Sequence、 Scoreboard、Coverage Collector and Checker。
- 开发覆盖地址遍历、包长边界、非法/超长/坏校验、寄存器读写及 Backpressure 等场景的 Test Sequence，并通过 UVM Scoreboard 自动比对三路输出数据，实现功能正确性检查。
- 搭建基于 Questa 的 Regression 与 UCDB Coverage Flow，通过 Coverage Analysis 持续优化测试场景，实现 Functional Coverage 100%、Code Coverage 89.3%；定位 router_en 行为的 RTL/Specification Mismatch。

DMA-APB UVM 验证项目 | 联发科 DV 岗前培训 | VCS / Verdi 2026.07 - Present

- 制定 Verification Plan，覆盖 APB Protocol、DMA Direct Read/Write、Initialization、Copy、Interrupt 及 Invalid Operation 等验证点，并建立 Functional Coverage 模型与测试场景映射。
- 搭建 UVM 分层验证环境，完成 APB Master/Slave Agent、Monitor、Scoreboard 及 Coverage Collector 等核心组件开发，结合 Constrained-Random、Virtual Sequence/Event 完成 DMA 多场景及中断协同验证。
- 开发 Sequence Library 与 RAL/Adapter，封装 DMA Initialization、Read/Write、Copy 等可复用测试场景，实现多 Agent 协同与寄存器级访问验证。
- 搭建 VCS Regression 与 Coverage Analysis Flow，基于 Functional Coverage 分析未覆盖场景，通过 Directed/Targeted Sequence 补充验证点，并结合 Verdi Waveform Debug 定位仿真问题与 RTL 行为异常。

数字 IC 设计项目| 南洋理工大学 | VCS / Design Vision / Innovus / Calibre 2025.09 – 2025.11

- 基于 Verilog 完成同步 FSM、矩阵乘法器等 RTL 设计，使用 VCS 完成功能仿真与 Waveform Debug，并通过 Design Vision 完成 Logic Synthesis、Gate-Level Netlist 生成及SDF 回标验证。
- 参与 floorplan、CTS、routing、Parasitic Extraction、GDSII 导出及 Calibre DRC/LVS 检查，熟悉数字 IC Flow。