李承阳

数字IC验证 (DV) | ssycl8@outlook.com | 17627099902 | 中共党员



教育背景

南洋理工大学(NTU) — 集成电路设计 硕士 2025.07 – 2027.07

- **联合培养：德国慕尼黑工业大学（TUM）**

宁波诺丁汉大学 — 电子电气工程 本科 2021.09 – 2025.06

- **GPA**：3.93/4.0 **(Top 1%**, First Class Honours**)**
- **英国诺丁汉大学交换（2023–2024)**
- **荣誉奖项**：本科生国家奖学金、浙江省优秀毕业生、 一等奖学金、宁波市国际交换生奖学金、优秀学生干部

个人技能

- **HDL/Verification:** Verilog, SystemVerilog, UVM, SVA, Formal Verification(形式验证)
- **EDA:** VCS, Verdi, QuestaSim, JasperGold, VC Formal, Questa UNR, SuperLint, Design Vision
- **Programming/Scripts:** Python, Tcl, C Shell, Makefile, C/C++
- **Development/Protocols:** Linux, Perforce; APB, AHB, AXI, I2C, SPI, UART
- **个人优势**：兼具UVM与Formal验证经验，善于协同两类方法并应用AI Agent提升验证效率；技术好奇心与自驱力强。

实习经历

联发科（新加坡） | 数字验证实习生 2026.07– 2027.04

形式验证（Formal Verification）

- 负责搭建MediaTek Wi-Fi 射频数字IP的Formal-based RTL与Coverage Sign-off支持流程，基于Questa CoverCheck、VC Formal UNR及Cadence SuperLint完成4个模块试点，开展Coverage Hole可达性判定、CEX根因分析及Bug/Waiver分类；通过跨工具Correlation沉淀规则与诊断知识库，并据此搭建UNR专项AI Agent，实现批量扫描、结果归因与Sign-off报告自动生成。
- 基于设计意图为TTG模块做FPV（形式验证），构建包含80+条Assume、Assert与Cover的SVA Property Set，完成Bind集成及Proof/Bounded Proof/CEX分析；以人工Property作为Golden Reference，设计Agent-assisted FPV流程，通过结构化Prompt、RTL与领域知识Context注入及工具调用链，驱动SVA、Bind与Tcl脚本生成、Formal执行及结果分析，形成可复用、可迭代的Formal验证自动化方案。

DMA-APB UVM 验证 2026.07 - Present

- 搭建Master Agent与Reactive Slave Agent协同的UVM环境，由Reactive Slave Agent模拟下游Memory响应并注入可控PREADY等待，验证Direct Read/Write、DMA INIT/COPY、Interrupt及Invalid Operation等功能。
- 构建端到端Scoreboard与Reference Model，预测并校验DMA下游访问的地址、方向、数据、顺序及Interrupt W1C行为；结合wait-state定位三类异常中断的触发时点差异，提升长等待场景下预测模型的时序准确性。
- 建立覆盖地址区域、传输长度、COPY地址关系、Interrupt、Wait-state及Busy状态的Functional Coverage模型，及VCS/URG回归流程，通过Directed/Random Test补充覆盖场景，支持Seed复现、覆盖率合并和Verdi波形调试。

项目经历

三通道可配置Packet Router UVM验证（YAPP协议）| 南洋理工大学 | QuestaSim 2026.01 – 2026.04

- 围绕HBUS配置控制的三通道变长Packet路由，构建5路Analysis FIFO的状态化Scoreboard，结合关键寄存器状态预测Packet的Forward/Drop及目标Channel，并比对Header、Payload与Parity，实现控制面和数据面的端到端校验。
- 通过Virtual Sequence协调YAPP输入、HBUS配置、三路Channel响应及Reset时序，利用Reactive Channel Agent注入不同强度的Backpressure，覆盖地址路由、包长边界、非法地址、Bad Parity及Reset Recovery等场景。
- 搭建Regression与UCDB Coverage Closure流程，结合Directed、Constrained-Random及Targeted Test补充Coverage Hole，实现Functional Coverage 100% Code Coverage 89.3%；通过定向测试定位router_en判断错误嵌套于Length Error分支、导致合法Packet在Router关闭后仍被转发的RTL/Specification Mismatch。

数字 IC 设计项目| 南洋理工大学 | VCS / Design Vision / Innovus / Calibre 2025.09 – 2025.11

- 基于 Verilog 完成同步 FSM、矩阵乘法器等 RTL 设计，使用 VCS 完成功能仿真与 Waveform Debug，并通过 Design Vision 完成 Logic Synthesis、Gate-Level Netlist 生成及SDF 回标验证。
- 参与 floorplan、CTS、routing、Parasitic Extraction、GDSII 导出及 Calibre DRC/LVS 检查，熟悉数字 IC Flow。