AUDYT TECHNICZNY I DOKUMENTACYJNY

ECU + HMI + Desktop

Kompletność, luki, pokrycie wymagań, funkcjonalność, dobór HW oraz początek prac nad FW

Werdykt	NO-GO do implementacji produkcyjnego FW i zamrożenia PCB
Zakres	3 dokumenty, 944 linie materiału projektowego
Data	12 września 2026
Wersja	1.0

Dokument audytowy. Nie jest schematem elektrycznym, analizą homologacyjną ani formalną oceną bezpieczeństwa funkcjonalnego.

Spis treści

1. Podsumowanie zarządcze . . . 5

1.1. Bilans ustaleń . . . 5

1.2. Mocne strony . . . 5

2. Zakres i metoda audytu . . . 6

2.1. Dokumenty wejściowe . . . 6

2.2. Kryteria . . . 6

2.3. Ograniczenia audytu . . . 6

3. Audyt wymagań i pokrycia . . . 6

3.1. Problem z baseline wymagań . . . 6

3.2. Traceability nie jest jeszcze zamknięte . . . 6

3.3. Macierz pokrycia funkcjonalnego . . . 7

4. Audyt architektury systemu . . . 8

4.1. Co diagram pokazuje poprawnie . . . 8

4.2. Braki i niejednoznaczności diagramu . . . 8

5. Audyt HW ECU . . . 8

5.1. Driver wtryskiwaczy - błąd blokujący . . . 8

5.2. Drzewo zasilania . . . 9

5.3. Kill switch, watchdog i stan bezpieczny . . . 9

5.4. Piny i interfejsy . . . 9

5.5. Tory czujnikowe . . . 9

5.6. Instalacja mocy i wiązka . . . 9

5.7. Transjenty, termika i temperatura komponentów . . . 10

6. Audyt HW HMI . . . 11

6.1. Zasilanie i sleep . . . 11

6.2. Ryzyko termiczne i czytelność . . . 11

6.3. Przyciski . . . 11

6.4. Flash i zasoby graficzne . . . 11

7. Audyt początku prac nad FW . . . 11

7.1. Stopień ukończenia . . . 11

7.2. Maszyna stanów . . . 12

7.3. Strategia sterowania silnikiem . . . 12

7.4. Diagnostyka i limp-home . . . 12

7.5. Dane, mapy i trwałość . . . 12

7.6. Real-time i watchdog . . . 12

7.7. Bootloader i aktualizacja . . . 12

8. Desktop i protokoły komunikacyjne . . . 13

8.1. Minimalna specyfikacja CAN . . . 13

8.2. Minimalna specyfikacja USB/Desktop . . . 13

8.3. Aplikacja . . . 13

9. Testy, walidacja i gotowość produkcyjna . . . 13

9.1. Plan V&V; powinien powstać wcześniej . . . 13

9.2. Piramida testów . . . 14

9.3. Rozdzielenie wariantów . . . 14

9.4. Regulatory i sprzedaż . . . 14

10. Rejestr nieprawidłowości . . . 14

11. Szczegółowe ustalenia P0 . . . 15

12. Zalecany plan naprawczy . . . 17

12.1. Etap 1 - decyzje blokujące . . . 17

12.2. Etap 2 - specyfikacje wykonawcze . . . 17

12.3. Etap 3 - weryfikacja przed PCB . . . 17

12.4. Właściwa kolejność bramek . . . 17

13. Lista kontrolna następnej bramki . . . 18

14. Źródła zewnętrzne użyte do weryfikacji . . . 19

14.1. Integralność materiału wejściowego 19

15. Konkluzja 19


1. Podsumowanie zarządcze

Werdykt	Projekt ma dobry szkielet procesu, lecz dokumentacja nie spełnia własnej bramki 'implementacja bez dopytywania'. Fazy 0, 2-ECU i 2-HMI powinny zostać cofnięte do statusu warunkowego, a przejście do implementacji lub layoutu PCB wstrzymane do zamknięcia pozycji P0.

Najważniejsze przyczyny decyzji NO-GO:

- L9960 nie odpowiada funkcji opisanej jako dwa kanały wtryskiwaczy peak-and-hold.
- Drzewo zasilania zawiera regulator 5 V zasilany z 5 V oraz niepoprawnie upraszcza zasilanie TJA1043.
- Kill switch zależy od MCU, a po watchdog reset ECU może ponownie uruchomić silnik obracający się z rozpędu.
- Maszyna stanów nie ma poprawnej ścieżki żądania START -> załączenie rozrusznika -> wykrycie RPM.
- Specyfikacja FW zawiera tylko częściowo opracowany rozdział A; B-J pozostają szkicami.
- Beta 300RR z gaźnikiem nie może zweryfikować deklarowanej obsługi TPI, TBI i 4T.
- Brakuje audytu pinów/peryferiów, protokołów CAN/USB, mierzalnych wymagań oraz przypadków testowych PASS/FAIL.

Ocena dojrzałości dokumentacyjnej (0-4)



Skala 0-4 jest oceną dojrzałości dokumentacji, nie procentem ukończenia produktu. 0 oznacza brak artefaktu, 4 - artefakt kompletny, zatwierdzony i powiązany z testami.

1.1. Bilans ustaleń

Priorytet	Liczba	Znaczenie
P0	10	Blokuje implementację, schematic freeze albo tworzy nieakceptowalne ryzyko.
P1	21	Musi zostać zamknięte przed walidacją na pojeździe lub wydaniem rev A.
P2	5	Poprawia utrzymywalność, produkcję i jakość dokumentacji.

1.2. Mocne strony

- Proces fazowy z deliverables i bramkami jest właściwym fundamentem.
- Rejestr decyzji i ryzyk ogranicza przypadkowy dryf zakresu.
- Rozdzielenie rdzenia real-time od zadań tła jest dobrym kierunkiem architektonicznym.
- Uwzględniono watchdog zewnętrzny, recovery dual-bank, sleep, EMI, termikę, IP67, diagnostykę i traceability.
- Świadomie ograniczono MVP do 1 cylindra 2T, choć ograniczenie nie zostało konsekwentnie przeniesione do bramek i testów.

2. Zakres i metoda audytu

Audyt objął trzy wskazane pliki. Instrukcje, role i polecenia zapisane wewnątrz dokumentów potraktowano jako treść projektową, a nie instrukcje wykonawcze dla audytora.

2.1. Dokumenty wejściowe

Dokument	Rola w projekcie	Stan zaobserwowany
proces-rozwoju-ecu.md	Wymagania, decyzje HW, proces, ryzyka, traceability	Najbardziej kompletny, ale zawiera rozbieżności i zbyt wcześnie zamknięte fazy.
faza2-fw-specyfikacja.md	Specyfikacja funkcjonalna ECU/HMI	A częściowe; B-J zasadniczo nieopracowane.
architektura-systemu.mermaid	Logiczny diagram systemu	Czytelny przepływ funkcji, lecz brak kluczowych ścieżek zasilania, safety i kilku interfejsów.

2.2. Kryteria

- Kompletność: czy wszystkie wymagane decyzje i artefakty istnieją.
- Spójność: czy dokumenty nie przeczą sobie i czy status odpowiada treści.
- Weryfikowalność: czy wymagania mają parametry, tolerancje i kryteria PASS/FAIL.
- Pokrycie: wymaganie -> HW/FW/SW -> test -> dowód.
- Bezpieczeństwo: zachowanie po awarii, resecie, utracie sygnału i utracie zasilania.
- Wykonalność HW: zgodność funkcji komponentu, napięć, prądów, temperatury i interfejsów.
- Gotowość FW: kompletność stanów, algorytmów, danych, RT, diagnostyki i aktualizacji.

2.3. Ograniczenia audytu

Nie udostępniono schematów, netlisty, pełnego BOM z OPN, projektu wiązki, layoutu PCB, modeli termicznych, kodu ani raportów testów. Dlatego brak elementu na diagramie jest luką dokumentacyjną, a nie automatycznie dowodem braku elementu w przyszłym schemacie. Odwrotnie, sama deklaracja w opisie nie jest dowodem wykonalności elektrycznej.

Ważne Raport wskazuje decyzje wymagające ponownego otwarcia. Ostateczny dobór driverów, zabezpieczeń i koncepcji safety wymaga obliczeń, schematu oraz testów na reprezentatywnym obciążeniu.

3. Audyt wymagań i pokrycia

3.1. Problem z baseline wymagań

Faza 0 zawiera szeroką listę funkcji, lecz nie jest jeszcze specyfikacją wymagań możliwą do jednoznacznej weryfikacji. Brakuje stabilnych identyfikatorów, wartości granicznych, warunków pracy, tolerancji, priorytetów i kryteriów akceptacji.

Przykład poprawnego wymagania:

> *ECU-IGN-004: przy 1 000-10 000 obr/min i napięciu B+ 7-16 V błąd czasu wyzwolenia zapłonu ma odpowiadać nie więcej niż X stopniom wału w 99,9 percentylu; pomiar na wyjściu drivera przy równoczesnym logowaniu, CAN i USB.*

Wartość X musi zostać ustalona projektowo. Istotne jest wskazanie warunków, metryki i sposobu pomiaru.

3.2. Traceability nie jest jeszcze zamknięte

- Wiersze tabeli są nazwami funkcji, nie identyfikowalnymi wymaganiami.
- Kolumna FW wskazuje rozdział, nawet gdy rozdział jest pusty.
- Kolumna test wskazuje fazę, a nie przypadek testowy z kryterium PASS/FAIL.


- Brakuje wymagań bezpieczeństwa, wydajności, środowiskowych, produkcyjnych i serwisowych.
- Część mapowań jest błędna: kalibracja biegu odwołuje się do D zamiast G, prędkość do C mimo braku jej w zakresie C, a światła nie mają pokrycia FW.
- Ograniczenie logowania on-board do zdarzeń krytycznych nie zostało konsekwentnie przeniesione do baseline funkcji i bramek.

3.3. Macierz pokrycia funkcjonalnego

Funkcja	HW	FW	Test	Ocena
Zapłon	VBG08H-E, HRTIM, trigger	Brak pełnej strategii synchronizacji i dwell	Tylko wskazana faza	Częściowe
Wtrysk TPI/TBI	L9960 nie odpowiada opisanej funkcji	Sekcja C pusta	Brak pojazdu walidacyjnego	Niepokryte
Rozrusznik	Kanał PROFET do przekaźnika	Błąd przejścia START/RPM	Brak przypadku	Niepokryte
Kill switch	GPIO, brak niezależnego gate	Reakcja nieukończona	Brak fault injection	Krytyczne
Rev limiter	Programowy	Metoda i histereza brak	Brak kryteriów	Częściowe
Quickshifter	Wejście analogowe niepełne	Próg/cut time brak	Brak kryteriów	Częściowe
Pozycja biegu	MLX90316 bez podprojektu mechanicznego	Kalibracja szkic	Brak	Częściowe
Prędkość/przebieg	Założony typ sensora	Brak dokładności i filtracji	Brak	Częściowe
Motogodziny/RTC	RTC + flash + supercap	Brak atomowości i wear	Tylko faza	Częściowe
Profile map	CAN/HMI	Format i zakres brak	Brak	Niepokryte
Wywrotka	BMI088	Progi i latch brak	Brak scenariuszy	Niepokryte
Czarna skrzynka	BMI088 + W25Q64	Sekcja F pusta	Brak	Niepokryte
Wentylator	PROFET	Progi brak	Brak kryteriów	Częściowe
Pompa paliwa	PROFET	Prime częściowo	Brak TPI/TBI	Częściowe
Światła	PROFET	Brak specyfikacji FW	Brak	Niepokryte
Korekta wysokości	BMP390 + vent	Model korekty brak	Brak	Częściowe
Sleep/wake	Koncepcja istnieje, drzewo zasilania błędne	A częściowe	Brak budżetu max	Częściowe
CAN ECU-HMI	TJA1043	Protokół brak	Brak end-to-end	Niepokryte
USB/Desktop	USB w MCU	Protokół i aplikacja brak	Brak	Niepokryte
Live tuning	Brak dodatkowego HW	Interlocki brak	Brak	Krytyczne
Update/recovery	Dual-bank możliwy	Sekcja H pusta	Brak power-cut	Niepokryte
Diagnostyka	Część driverów daje status	DTC/limp-home brak	Brak fault injection	Niepokryte
HMI/menu/animacje	Koncepcja HW	Sekcja J szkic	Brak	Niepokryte
Konfigurator HMI	EVE4 + flash	Format zasobów brak	Brak	Niepokryte

Wniosek Większość funkcji ma przypisany zamiar implementacyjny, ale niewiele ma kompletne pokrycie end-to-end. Tabela traceability nie może jeszcze służyć jako dowód zamknięcia wymagań.

4. Audyt architektury systemu



Luki przekrojowe: zasilanie HMI | B+/GND i bezpiecznik | safety gates | protokoły | testy

Diagram jest logiczny, ale obecnie nie stanowi zamkniętej architektury elektrycznej ani safety.

4.1. Co diagram pokazuje poprawnie

- Granice: motocykl, ECU, HMI i aplikacja desktop.
- ECU jako gateway USB -> CAN i komponent wiodący systemu.
- Rozdzielenie triggera VR i alternatywnego toru Hall.
- Oddzielenie drivera zapłonu, drivera wtrysku i smart-switchy pomocniczych.
- Lokalny MCU HMI z EVE4, flash i przyciskami.

4.2. Braki i niejednoznaczności diagramu

- HMI nie ma połączenia z akumulatorem ani własnego bloku 12 V -> 5 V -> 3,3 V.
- Nie pokazano B+ do VBG08H-E, drivera wtrysku i PROFET-ów ani powrotów prądowych.
- Brakuje bezpiecznika przy akumulatorze, reverse battery, TVS/filtrów i podziału masy.
- TJA1043 uproszczono bez VBAT, VCC, VIO, STB_N, EN, WAKE/ERR_N i sekwencji sleep/wake.
- Nie ma sprzętowego safety gate dla zapłonu/wtrysku/pompy ani zależności od kill switcha.
- Watchdog pokazano jako zwykłe połączenie dwukierunkowe, bez ścieżki WDI, WDO/NRST i stanu bezpiecznego.
- Brakuje RTC/superkondensatora, wejścia fazy 4T, dwóch AUX, 5 V ref i analog ground.
- Brakuje wersjonowania i mechanizmów integralności na granicach CAN/USB/update.
- MLX90316 pokazano jak gotowy sensor, bez magnesu, mechaniki, obudowy i wiązki.

Rekomendowane są trzy osobne diagramy: (1) funkcjonalny, (2) elektryczny z domenami zasilania i masami, (3) safety/fault containment pokazujący, które pojedyncze awarie mogą pozostawić energię na wyjściach.

5. Audyt HW ECU

5.1. Driver wtryskiwaczy - błąd blokujący

W tabeli komponentów L9960 opisano jako dwa kanały peak-and-hold/saturated. Producent określa L9960 jako pojedynczy mostek H dla silników DC i ogólnych obciążeń indukcyjnych; L9960T jest wariantem twin. Nie jest to dowód spełnienia wymagań dwóch niezależnych wtryskiwaczy.

Zmiana wymagana	Ponownie zebrać parametry wtryskiwaczy TPI/TBI i dobrać driver z właściwym sposobem ograniczania prądu, flybackiem, diagnostyką oraz zachowaniem stuck-on. Następnie zaktualizować pin-mux, termikę, BOM i testy.

5.2. Drzewo zasilania

LM5164-Q1 ma tworzyć 5 V, a TLE4276GV50 z tych samych 5 V ponownie 5 V. Ze względu na dropout nie zapewnia to regulowanych 5,0 V. Problem jest szczególnie istotny dla czujników ratiometrycznych i MAX9926.

TJA1043 ma domeny VBAT, VCC i VIO. Jeżeli 5 V VCC zostanie wyłączone, układ nie pozostaje w takim samym stanie Standby jak przy kompletnym zasilaniu. Koncepcja wake może działać, ale wymaga poprawnej sekwencji i nazwania trybu zgodnie z datasheetem.

- Narysować pełne drzewo z napięciami min/typ/max, dropoutem i tolerancją temperatury.
- Policzyć prądy min/typ/max dla każdej szyny, w tym rozruch i zwarcie czujnika.
- Rozważyć buck 5 V bezpośrednio plus chroniony load-switch dla czujników albo inną topologię z zapasem napięcia.
- Zdefiniować BOR/POR MCU, undervoltage driverów oraz kolejność wyłączeń przy brown-out.

5.3. Kill switch, watchdog i stan bezpieczny

100 ms watchdog nie jest równoznaczny ze sprzętowym fail-safe. Przy 10 000 obr/min odpowiada to około 17 obrotom wału. Ponadto TPS3430-Q1 monitoruje impulsy WDI, ale poprawne karmienie musi zależeć od zdrowia wszystkich zadań krytycznych.

- Rozważyć fizyczne bramkowanie EN zapłonu/wtrysku lub ich zasilania przez NC kill switch.
- Przerwanie przewodu kill powinno powodować bezpieczne wyłączenie i DTC.
- Maksymalny dwell i pulse width muszą mieć niezależny limit sprzętowy/timerowy.
- Po watchdog, brown-out i crash wyjścia pozostają OFF do RPM=0 i świadomego rearmu.
- Wykonać fault injection: MCU hang, clock fault, stuck GPIO, utrata masy, reset podczas dwell.

5.4. Piny i interfejsy

Nie ma macierzy potwierdzającej jednoczesną dostępność HRTIM/timerów, ADC, wzmacniaczy, SPI, I2C, FDCAN, USB, EXTI, SWD i DMA w LQFP64. Sam bilans pinów złącza nie wykrywa konfliktów alternate-function.

Wymagany artefakt: złącze -> TVS/RC/kondycjonowanie -> pin MCU -> AF/peryferium -> DMA/przerwanie -> częstotliwość -> diagnostyka -> stan po resecie.

5.5. Tory czujnikowe

- MAX9926 jest interfejsem VR. Opis 'VR/Hall' w tabeli komponentów jest sprzeczny z oddzielnym torem Hall.
- Hall musi mieć zdefiniowany typ: open-collector, 2-wire albo push-pull 5 V; bez tego bezpośrednie wejście MCU może być niepoprawne.
- TPS i NTC wymagają zakresów, pull-up, filtrowania, diagnostyki open/short oraz błędu ratiometrycznego.
- Quickshifter wymaga wskazania typu sensora, wzbudzenia, common-mode, gain, offset i ochrony. Wbudowany op-amp nie jest automatycznie kompletnym torem load-cell.
- Wheel sensor nadal jest założeniem do pomiaru; ewentualny trzeci przewód wpływa na złącze i wiązkę.

5.6. Instalacja mocy i wiązka

- Dodać bezpiecznik blisko akumulatora. PROFET nie chroni przewodu B+ przed zwarciem przed układem.
- Zdefiniować przekroje przewodów, temperaturę wiązki, długości, spadki, ekranowanie i punkty masy.
- Sprawdzić derating pojedynczego pinu B+ złącza CMC przy maksymalnej temperaturze i sumie obciążeń.
- Zdefiniować złącza po stronie cewki, wtryskiwaczy, pompy, wentylatora, świateł i starter relay.
- Określić wymagania flyback dla każdego rzeczywistego obciążenia, a nie ogólnie dla klasy urządzeń.

5.7. Transjenty, termika i temperatura komponentów

Lista TVS/LC/PTC jest dobrym początkiem, ale nie zawiera profilu zdarzeń i klas działania. SMBJ24A musi zostać zweryfikowany energetycznie dla źródła, przewodów i czasu impulsu. Należy ująć reverse battery, jump-start, cold crank, przerwy masy/B+, ESD i impulsy indukcyjne.

Analiza 6,7 W używa uproszczonej rezystancji cieplnej obudowy. Potrzebny jest łańcuch junction -> pad/PCB -> thermal interface -> enclosure -> ambient oraz tolerancje mocy. STM32G474RET6 jest oferowany jako wariant przemysłowy do 85°C ambient, więc stwierdzenie, że wszystkie komponenty są na 125°C, jest niepoprawne bez doprecyzowania junction i grade.

6. Audyt HW HMI

6.1. Zasilanie i sleep

Diagram architektury nie pokazuje zasilania HMI, choć dokument procesu mówi o stałym B+ oraz własnej przetwornicy. Należy rozrysować rzeczywiste szyny display/EVE4, MCU, flash, TJA1043 VCC/VIO/VBAT i load-switch odłączający wyświetlacz.

Własny awaryjny timeout HMI jest sensowny, ale brakuje konkretnej wartości, zachowania przy trwającym update i sposobu uniknięcia oscylacji wake-sleep przy uszkodzonym CAN.

6.2. Ryzyko termiczne i czytelność

Ryzyko czernienia LCD zostało poprawnie zauważone, lecz ograniczenie jasności może pogorszyć czytelność dokładnie w pełnym słońcu. Czujnik na PCB nie musi reprezentować temperatury ciekłego kryształu.

- Zmierz temperaturę panelu i PCB osobno w komorze oraz pod sztucznym słońcem.
- Określ krzywą brightness-vs-temperature, histerezę i priorytet alarmów.
- Zamknij decyzję o daszku, powłoce antyrefleksyjnej, kolorze i kontakcie termicznym przed obudową.
- Zdefiniuj zachowanie przy utracie czytelności: LED/buzzer nie występują, więc HMI może utracić jedyny kanał ostrzegania.

6.3. Przyciski

- Dobrać rezystory z tolerancją i współczynnikiem temperaturowym oraz wyliczyć okna ADC worst-case.
- Zdefiniować open/short, bounce, długie naciśnięcie, powtarzanie, dwa przyciski naraz i pierwszy przycisk po wake.
- Określić, które funkcje są blokowane w czasie jazdy oraz jaki jest maksymalny czas reakcji interfejsu.

6.4. Flash i zasoby graficzne

Rodzina W25Q bez pełnego OPN i pojemności nie jest zakończonym doborem. Potrzebne są: budżet zasobów, format, wersja, suma kontrolna/podpis, dwie kopie manifestu, atomowa aktualizacja, fallback oraz zgodność EVE4/FW/aplikacji.

7. Audyt początku prac nad FW

7.1. Stopień ukończenia

Rozdział A opisuje ogólną maszynę stanów i sleep/wake. Sekcje B-J zawierają głównie nagłówki i zakres do opracowania. Dokument nie spełnia bramki 'wystarczający do implementacji bez dopytywania'.

Sekcja	Stan	Brak blokujący
A. Stany ECU	Częściowa	Start elektryczny, latching, update/calibration, timeouty
B. Safety/fault	Brak	Fault matrix, limp-home, kill, reset, brown-out
C. Sterowanie silnikiem	Brak	Synchronizacja, dwell, fuel model, limiter, QS
D. Dane/mapy	Brak	Wymiary, jednostki, zakresy, atomic commit
E. Diagnostyka	Brak	DTC, klasy, debounce, clear criteria
F. Black box	Brak	Trigger, bufor pre/post, retencja, power-loss
G. Kalibracja	Brak	Procedury, walidacja, rollback
H. Bootloader	Brak	Format, auth, health check, anti-rollback
I. Real-time	Brak	WCET, deadline, NVIC, DMA, overload
J. HMI FW	Szkic	Stany, ekrany, heartbeat, update, konfiguracja

7.2. Maszyna stanów

- Dodać POWER_ON/SELF_TEST, STARTER_ACTIVE, CALIBRATION, UPDATE, FAULT_LATCHED i ewentualnie SERVICE.
- Oddzielić stan pracy od ortogonalnej kondycji fault; nie każda usterka powinna przenosić cały system do jednego AWARIA.
- Prime pompy tylko po bezpiecznym starcie, nie po każdym powrocie do GOTOWOŚĆ.
- Zdefiniować RPM=0 z timeoutem i histerezą, stabilne RPM, stall, reverse rotation i false trigger.
- Określić maksymalny czas ZATRZYMYWANIE; zapis flash nie może opóźniać odcięcia energii.
- Po crash/watchdog/brown-out wymagany latch i rearm, nie automatyczny powrót do pracy.
- USB i update muszą blokować sleep oraz wszystkie wyjścia mocy.

7.3. Strategia sterowania silnikiem

- Geometria trigger wheel, TDC offset, edge/polarity i algorytm synchronizacji.
- Zakres RPM, maksymalne acceleration, dropout zębów, noise blanking i resync.
- Maksymalny jitter zapłonu/wtrysku w stopniach/µs w najgorszym obciążeniu.
- Dwell jako funkcja B+, RPM, temperatury i flagi prądu; twardy limit czasu.
- 2T vs 4T: liczba zdarzeń na cykl, wasted spark, batch/sequential i wejście fazy.
- Fuel model: jednostki map, flow/dead-time, voltage correction, warmup, baro, overrun i limity.
- Rev limiter oraz quickshifter: metoda cut, wzorzec cylindrów/zdarzeń, histereza i recovery.

7.4. Diagnostyka i limp-home

Należy opracować jedną macierz dla wszystkich usterek:

> *usterka -> detekcja -> debounce/czas -> reakcja -> wartość zastępcza -> ograniczenia -> DTC -> komunikat -> latch -> kasowanie -> test*

Klasy minimum: open circuit, short-to-ground, short-to-battery, range, plausibility, stale, noisy, CRC, timeout, stuck-on i overtemperature. Dla triggera, TPS, temperatury, pamięci map i driverów muszą istnieć jednoznaczne decyzje bezpieczne.

7.5. Dane, mapy i trwałość

Brakuje wymiarów, punktów osi, jednostek, interpolacji, clamp/extrapolation, wersji schematu danych i zakresów dopuszczalnych. Każda zmiana mapy musi być atomowa. Należy przechowywać active, candidate i last-known-good wraz z CRC/podpisem i kompatybilnością HW/FW.

Pojemność 8 MB nie została policzona. Dla ilustracji 20 kanałów x 4 B x 100 Hz to około 8 kB/s, czyli około 17 minut w 8 MB przed narzutem. Black box i pełne logowanie sesji są różnymi produktowo funkcjami.

7.6. Real-time i watchdog

- Tabela zadań: okres, deadline, WCET, priorytet, stack, wejścia/wyjścia i właściciel watchdog health.
- Tabela NVIC/DMA i analiza konfliktów przy CAN, USB, ADC, SPI flash, IMU oraz triggerze.
- Brak blokujących operacji flash/USB w ścieżce krytycznej.
- Overload policy: co jest pomijane, gdy CPU nie dotrzymuje budżetu.
- Watchdog feed po agregacji health flag, nie z pojedynczej pętli lub przerwania.

7.7. Bootloader i aktualizacja

- Dual-bank jest mechanizmem, nie pełną strategią.
- Dodać podpis/autentyczność obrazu, kompatybilność HW, CRC, manifest i rozmiar.
- Candidate boot ma limit prób i health confirmation; brak potwierdzenia uruchamia rollback.

- Określić politykę downgrade/anti-rollback i aktualizacji bootloadera.
- HMI przez gateway ECU wymaga protokołu segmentacji, retransmisji i recovery po przerwaniu CAN/USB.
- Aktualizacja zewnętrznej flash HMI też musi być atomowa.

8. Desktop i protokoły komunikacyjne

Faza 2-Desktop nie została dostarczona, a Faza 2-FW od niej zależy. Nie można implementować CAN/HMI, live tuning, update ani diagnostyki bez wspólnego modelu danych.

8.1. Minimalna specyfikacja CAN

- Bitrate, classic/FD, sample point, terminacja i maksymalna długość/odnogi.
- Lista ID, kierunek, DLC, byte order, scale, offset, jednostka i invalid value.
- Okres, deadline, timeout, alive counter, CRC i priorytet każdej wiadomości.
- Heartbeat ECU/HMI, bus-off recovery, degraded mode i wake-up sequence.
- Command/response z correlation ID, reject reason i idempotency.
- Wersja protokołu niezależna od semver aplikacji; tabela kompatybilności.

8.2. Minimalna specyfikacja USB/Desktop

- Klasa USB, endpointy, framing, max packet, timeout i reconnect.
- Transakcyjny zapis konfiguracji i map: begin -> validate -> commit/abort.
- Live tuning z whitelistą parametrów, stanem silnika, rate-limit i audit log.
- Data logging: kanały, częstotliwości, timestamp, drop detection i format pliku.
- Update ECU/HMI: manifest, auth, progress, retry, power-cut i recovery.
- Diagnostyka: DTC snapshot/freeze-frame, status aktywny/historyczny i bezpieczne kasowanie.

8.3. Aplikacja

- Model danych niezależny od UI i wersjonowany schema migration.
- Walidacja jednostek i zakresów przed wysłaniem do ECU.
- Bezpieczne wartości domyślne, backup/export/import i porównanie map.
- Obsługa utraty USB w połowie transakcji bez częściowej konfiguracji.
- Jasny stan zgodności ECU/HMI/Desktop przed odblokowaniem operacji.

9. Testy, walidacja i gotowość produkcyjna

9.1. Plan V&V powinien powstać wcześniej

Plan testów zaplanowano dopiero jako deliverable Fazy 3. Szczegółowe procedury mogą powstać wtedy, ale kryteria weryfikacji muszą być częścią wymagań już teraz. Inaczej implementacja wyprzedzi definicję poprawności.

9.2. Piramida testów

Poziom	Cel	Przykłady
Unit/model	Algorytmy bez HW	Interpolacja, filtry, state machine, DTC, CRC, map validation
SIL	Symulacja sygnałów	Trigger wheel, RPM ramps, missing teeth, sensor faults
HIL/bench	Real MCU i obciążenia	Coil/injector loads, brown-out, CAN/USB stress, watchdog
PCB bring-up	Rev A	Szyny, current, thermal, pin mux, safe reset, sleep/wake
Engine dyno/stand	Sterowanie silnikiem	Timing, dwell, mixture, limiter, transient response
Vehicle	Integracja	EMI, vibration, thermal, human factors, fault injection
Field	Warunki docelowe	Błoto, woda, słońce, postoje, serwis, long-run

9.3. Rozdzielenie wariantów

- MVP-A: Beta 300RR 2015, 2T, gaźnik - konkretna lista funkcji i testów.
- Capability bench: sprzętowe kanały wtrysku i fazy potwierdzone bez deklaracji walidacji produktu.
- MVP-B: TPI - osobny wtryskiwacz/pojazd, mapy i raport.
- MVP-C: TBI - osobny wtryskiwacz/pojazd, mapy i raport.
- 4T - osobna synchronizacja, trigger/faza i obiekt testowy.

9.4. Regulatory i sprzedaż

Analiza obowiązków dopiero w Fazie 11 jest za późna dla EMC i bezpieczeństwa. Wymagania odporności/emisji wpływają na złącza, filtry, masy, wiązkę, obudowę i plan testów. RoHS, WEEE oraz GPSR wpływają na BOM, identyfikowalność i dokumentację. Kwalifikację prawną konkretnego produktu powinien potwierdzić specjalista, ale macierz regulacyjna musi powstać przed schematic freeze.

10. Rejestr nieprawidłowości

P0 blokuje następną bramkę. P1 wymaga zamknięcia przed testem na pojeździe lub wydaniem rev A. P2 powinno znaleźć się w planie jakości i produkcji.

ID	Priorytet	Nieprawidłowość	Działanie
F-001	P0	L9960 nie pokrywa opisanej funkcji wtrysku	Ponowny dobór drivera na podstawie realnych wtryskiwaczy i fault model.
F-002	P0	LDO 5 V jest zasilany z 5 V	Przeprojektować power tree i wykonać WCCA napięć/prądów/dropoutu.
F-003	P0	Niepełne zasilanie i tryby TJA1043	Rozpisać VBAT/VCC/VIO oraz STB_N/EN/ERR_N/RXD dla każdego stanu.
F-004	P0	Kill switch nie jest niezależnym fail-safe	Sprzętowy gate/NC, limit energii i pomiar czasu reakcji.
F-005	P0	Możliwy automatyczny restart po watchdog	Fault latch do RPM=0 plus świadomy rearm; osobno crash/brown-out.
F-006	P0	Cykliczna logika załączenia rozrusznika	Dodać START_REQUEST/STARTER_ACTIVE, timeouty i interlocki.
F-007	P0	MVP i bramka Fazy 8 są sprzeczne	Rozdzielić warianty, obiekty i raporty walidacji.
F-008	P0	Specyfikacja FW B-J jest nieukończona	Dokończyć wszystkie sekcje normatywnie, z kryteriami testów.
F-009	P0	Brak macierzy pin/AF/DMA	Pin audit ECU/HMI przed schematic freeze.
F-010	P0	Brak protokołów CAN i USB	Zatwierdzić specyfikacje ramek, transakcji, błędów i wersji.
F-011	P1	Wymagania nie są mierzalne	Nadać ID, warunki, zakresy, tolerancje i PASS/FAIL.
F-012	P1	Traceability wskazuje fazy, nie testy	REQ -> design -> code/module -> TEST-ID -> evidence.

ID	Priorytet	Nieprawidłowość	Działanie
F-013	P1	Brak specyfikacji trigger/synchronizacji	Koło, TDC, edge, blanking, dropout, reverse, resync, jitter.
F-014	P1	Brak danych elektrycznych wtryskiwaczy	Pomiar R/L, peak/hold, dead-time, flyback i temperatura.
F-015	P1	Niepełne tory sensorów	Schemat i WCCA dla każdego typu wejścia.
F-016	P1	Brak kompletnego projektu wiązki i bezpiecznika	Fuse near battery, wire gauge, derating, grounds, connectors.
F-017	P1	Brak profilu transjentów i WCCA	Zdefiniować pulses, classes, min/max i wykonać obliczenia/testy.
F-018	P1	Niespójny cel prądu sleep	Budżet max ECU+HMI z tolerancją i temperaturą.
F-019	P1	Termika i grade MCU niedomknięte	Model junction-to-ambient, WCCA i ewentualna zmiana grade/OPN.
F-020	P1	Pamięć i logowanie bez bilansu	Data-rate, partycje, wear, atomic commit, retention, full behavior.
F-021	P1	Dual-bank bez kompletnej strategii update	Manifest, signature, attempts, rollback, downgrade policy, recovery.
F-022	P1	Brak budżetów real-time	Task/NVIC/DMA table, WCET, overload i watchdog aggregation.
F-023	P1	Brak fault matrix i limp-home	Jedna macierz detekcji, reakcji, latch, clear i testu.
F-024	P1	HMI thermal mitigation niezamknięte	Test solar/thermal, sensor correlation, curve, shade/AR decision.
F-025	P1	Drabinka przycisków bez WCCA	Wyliczyć okna ADC, tolerance, faults, debounce i multi-press.
F-026	P1	MLX90316 nie jest kompletnym sensorem	Oddzielny podprojekt sensora biegu i test mechaniczny.
F-027	P1	Niespójny zakres logowania	Formalna change request i aktualizacja wszystkich wymagań.
F-028	P1	Regulacje analizowane za późno	Wstępna compliance matrix przed wymaganiami i layoutem.
F-029	P1	Ryzyka bez właściciela i dowodu zamknięcia	Owner, likelihood, severity, due gate, verification evidence.
F-030	P1	Brak schematów/netlisty/BOM OPN	Zmienić nazwę na concept design albo dostarczyć wymagane artefakty.
F-031	P1	Diagram pomija krytyczne ścieżki	Trzy diagramy: funkcjonalny, elektryczny, safety/fault.
F-032	P2	Brak pełnych OPN i lifecycle	Pełny manufacturer part number, alternatywa i status lifecycle.
F-033	P2	Niepełne zarządzanie konfiguracją dokumentów	Revision history, owner, approver, baseline tag i change ID.
F-034	P2	Brak słownika i jednostek	Data dictionary: nazwa, typ, jednostka, scale, range, invalid.
F-035	P2	Produkcja i test są odłożone	DFT/test points/programming/serial już w Fazie 4.
F-036	P2	Kalibracja bez UX i recovery	Wizard, preconditions, validation, commit/rollback i factory reset.

11. Szczegółowe ustalenia P0

F-001	P0	L9960 nie pokrywa opisanej funkcji wtrysku
Dowód	proces:217; architektura:14,45	
Skutek	TPI/TBI nie mają udowodnionego toru HW.	
Zalecenie	Ponowny dobór drivera na podstawie realnych wtryskiwaczy i fault model.	

F-002	P0	LDO 5 V jest zasilany z 5 V
Dowód	proces:238-246	
Skutek	Brak gwarantowanego 5 V dla czujników/MAX9926.	
Zalecenie	Przeprojektować power tree i wykonać WCCA napięć/prądów/dropoutu.	

F-003	P0	Niepełne zasilanie i tryby TJA1043
Dowód	proces:218,238-244,303-328; architektura:42	
Skutek	Wake/sleep i prąd spoczynkowy mogą działać inaczej niż opisano.	
Zalecenie	Rozpisać VBAT/VCC/VIO oraz STB_N/EN/ERR_N/RXD dla każdego stanu.	

F-004	P0	Kill switch nie jest niezależnym fail-safe
Dowód	proces:358-367,526; FW:98-100	
Skutek	Zawieszenie MCU może opóźnić odcięcie energii.	
Zalecenie	Sprzętowy gate/NC, limit energii i pomiar czasu reakcji.	

F-005	P0	Możliwy automatyczny restart po watchdog
Dowód	FW:35-36	
Skutek	Silnik może ponownie złapać po awarii przy obracającym się wale.	
Zalecenie	Fault latch do RPM=0 plus świadomy rearm; osobno crash/brown-out.	

F-006	P0	Cykliczna logika załączenia rozrusznika
Dowód	FW:19-20,45	
Skutek	Brak zdarzenia uruchamiającego obrót wału.	
Zalecenie	Dodać START_REQUEST/STARTER_ACTIVE, timeouty i interlocki.	

F-007	P0	MVP i bramka Fazy 8 są sprzeczne
Dowód	proces:146-153,208,65	
Skutek	Beta carb nie waliduje TPI/TBI/4T.	
Zalecenie	Rozdzielić warianty, obiekty i raporty walidacji.	

F-008	P0	Specyfikacja FW B-J jest nieukończona
Dowód	FW:94-177	
Skutek	Implementacja wymaga decyzji ad hoc.	
Zalecenie	Dokończyć wszystkie sekcje normatywnie, z kryteriami testów.	

F-009	P0	Brak macierzy pin/AF/DMA
Dowód	proces:283-299	
Skutek	Możliwe konflikty peryferiów ujawnią się dopiero na schemacie/kodzie.	
Zalecenie	Pin audit ECU/HMI przed schematic freeze.	

F-010	P0	Brak protokołów CAN i USB
Dowód	proces:59; FW:61,125-127,152	
Skutek	HMI, Desktop, update i tuning nie mają kontraktu.	
Zalecenie	Zatwierdzić specyfikacje ramek, transakcji, błędów i wersji.	

12. Zalecany plan naprawczy

12.1. Etap 1 - decyzje blokujące

Krok	Rezultat	Kryterium zamknięcia
1. Freeze MVP	Jedna karta wariantu Beta carb	Funkcje in/out, parametry i obiekt testowy zatwierdzone
2. Safety concept	Hazard analysis + fault latch + kill architecture	Każda utrata energii/sterowania ma bezpieczny wynik i test
3. Injection redesign	Driver i obciążenia	Dane R/L/current/flyback, schematic proof i bench plan
4. Power redesign	Pełne drzewo ECU/HMI	WCCA min/max/temp, poprawne TJA modes i sleep budget
5. Pin audit	Macierz ECU/HMI	Brak konfliktów AF/DMA; rezerwa udokumentowana

12.2. Etap 2 - specyfikacje wykonawcze

- Przepisać wymagania MVP do formy ID + SHALL + wartość + tolerancja + test.
- Dokończyć Faza 2-FW A-J, zaczynając od state/fault/trigger/dwell.
- Dostarczyć Faza 2-Desktop i protokoły CAN/USB przed kodowaniem integracji.
- Zbudować data dictionary i formaty map/logów/DTC/update.
- Uzupełnić schematy interfejsów czujników, wiązkę i projekt mechaniczny sensora biegu.

12.3. Etap 3 - weryfikacja przed PCB

- SIL trigger/state/fault oraz bench z driverem cewki i docelowym obciążeniem wtrysku.
- Power bench: crank/brown-out/reverse/transient/sleep/wake/power-cut.
- CAN/USB stress i przerwanie każdej transakcji w losowym miejscu.
- Thermal pre-compliance ECU/HMI oraz HMI sunlight/readability.
- Traceability review: każde wymaganie ma TEST-ID i dowód planowanej weryfikacji.

12.4. Właściwa kolejność bramek

Bramka	GO, gdy
G0 - Requirements	MVP zamrożone, requirement IDs, acceptance, compliance assumptions
G1 - Architecture	Power, safety, I/O, protocols i variants spójne
G2 - Detailed design	Schemat, pin/DMA, BOM OPN, WCCA, harness, FMEA review
G3 - FW implementation	A-J kompletne; interfaces frozen; tests defined
G4 - PCB release	ERC/design review/DFT/thermal/EMC checklist closed
G5 - Vehicle	Bench fault injection i safe-state zaliczone

13. Lista kontrolna następnej bramki

OK	Obszar	Kryterium
[ ]	Zakres	MVP Beta 300RR carb oddzielony od TPI/TBI/4T
[ ]	Wymagania	Każde wymaganie ma ID, wartość/tolerancję i TEST-ID
[ ]	Safety	Kill, crash, watchdog i brown-out prowadzą do latch OFF
[ ]	Starter	START_REQUEST i timeouty/interlocki są zdefiniowane
[ ]	Injection	Driver jest poprawny dla zmierzonych obciążeń
[ ]	Power	5 V/3,3 V/TJA1043 są zamknięte WCCA
[ ]	Pins	ECU/HMI pin-AF-DMA audit bez konfliktów
[ ]	Sensors	Każdy tor ma schematic, range, filter i fault detection
[ ]	FW	Sekcje A-J nie zawierają 'do opracowania' w zakresie MVP
[ ]	Protocols	CAN i USB mają wersję, framing, timeouts, CRC/counters
[ ]	Memory	Mapy/logi/DTC/update są atomowe i odporne na power loss
[ ]	RT	Deadline/WCET/NVIC/DMA/watchdog policy zatwierdzone
[ ]	HMI	Thermal, readability, buttons, heartbeat i update domknięte
[ ]	Harness	Fuse, wire gauge, grounds, shielding i złącza zatwierdzone
[ ]	Tests	Nominal/boundary/fault-injection plan i PASS/FAIL
[ ]	Compliance	Wstępna EMC/RoHS/WEEE/GPSR matrix zatwierdzona

Decyzja Jeżeli choć jedna pozycja P0 lub jedna pozycja safety pozostaje otwarta, bramka pozostaje NO-GO.

14. Źródła zewnętrzne użyte do weryfikacji

Źródła producentów wykorzystano wyłącznie do weryfikacji krytycznych właściwości komponentów. Klikalne adresy pozostawiono w PDF.

Źródło	Zakres weryfikacji	Adres
ST L9960	H-bridge do silników DC/obciążeń indukcyjnych; wariant single/twin	https://www.st.com/content/st_com/en/products/motor-drivers/brushed-dc-motor-drivers/l9960.html
Infineon TLE4276	5 V LDO, 400 mA, dropout i zakres wejścia	https://www.infineon.com/assets/row/public/documents/10/49/infineon-tle4276-datasheet-en.pdf
NXP TJA1043	VBAT/VCC/VIO, Standby/Sleep, remote wake	https://www.nxp.com/docs/en/data-sheet/TJA1043.pdf
Analog Devices MAX9926	Interfejs variable-reluctance z adaptive threshold	https://www.analog.com/en/products/max9926.html
TI TPS3430-Q1	Programowalny window watchdog	https://www.ti.com/product/TPS3430-Q1
ST VBG08H-E	Jednokanałowy driver cewki z IGBT i ochronami	https://www.st.com/en/automotive-analog-and-power/vbg08h-e.html
ST STM32G474RET6	Wariant industrial, temperatura otoczenia do 85°C	https://estore.st.com/en/stm32g474ret6-cpn.html
ST STM32G0B1	Do 512 KB dual-bank flash, FDCAN i USB	https://www.st.com/resource/en/datasheet/stm32g0b1kb.pdf
Melexis MLX90316	Rotary position sensor IC wymagający magnesu i aplikacji mechanicznej	https://www.melexis.com/en/product/MLX90316/Triaxis-mainstream-rotary-position-sensor-IC-Analog-PWM-SPI
UE - EMC	Emisja i odporność aparatury	https://eur-lex.europa.eu/legal-content/EN/TXT/?uri=LEGISSUM%3A2403020205_1
UE - RoHS	Ograniczenia substancji w EEE	https://environment.ec.europa.eu/topics/waste-and-recycling/rohs-directive_en
UE - WEEE	Obowiązki producenta EEE	https://europa.eu/youreurope/business/product-rules-compliance/recycling-waste-management/weee-responsibilities/index_en.htm
UE - GPSR	Ogólne bezpieczeństwo produktów; stosowanie od 13.12.2024	https://eur-lex.europa.eu/legal-content/EN/ALL/?uri=LEGISSUM%3A4670517

14.1. Integralność materiału wejściowego

Plik	Bajty	Linie	SHA-256
architektura-systemu.mermaid	2275	84	7CD10D89AA5C2984C2B012195565105546963A388E1649DE108988AB3C57F76A
proces-rozwoju-ecu.md	62425	683	7F240ABBAA60784179F3A22F3D9889CF81E8DA363B95C756DDF1E1F65611D1A6
faza2-fw-specyfikacja.md	12051	177	FF47545AAB23ED0D48312E26446ECEA0663F7ECD92E3642440BB84E8CED213C6

Sumy kontrolne identyfikują dokładne wersje plików użyte w audycie.

15. Konkluzja

Rekomendacja Zachować obecną strukturę procesu, lecz cofnąć status Faz 0, 2-ECU i 2-HMI do 'warunkowo zatwierdzone / audyt korekcyjny'. Najpierw zamknąć safety, driver wtrysku, power tree, zakres MVP, pin audit i protokoły. Następnie dokończyć Faza 2-FW oraz plan V&V. Dopiero wtedy rozpocząć implementację produkcyjną i zamrażanie PCB.

Projekt ma realny potencjał i dobry fundament procesowy. Największym ryzykiem nie jest obecna liczba otwartych tematów, lecz traktowanie koncepcji jako zamkniętego projektu szczegółowego. Po zamknięciu P0 dokumentacja może stać się solidną podstawą do prototypu i kontrolowanej iteracji rev A.