組別:　1　　組員1(學號姓名):　C108110249 林宇廷　　組員2:
日期 05/12

# 實驗十： Function(full_add)

題目: 學習 function

**撰寫 Verilog HDL，利用 function 做 a、b 為 4bits 的 ALU，ALU 功能描述如下。**

Input　A：4 bits　　B：4 bits　ADD=(A+B)

## 一、實驗目的：

學習Verilog code 去design Task, 讓Verilog code 架構化, 具可讀性

## 二、 HDL codes (包含testbench)　for the above circuit:

```
module full_adder_4(A,B,CIN,S,COUT);

    input[3:0] A;
    input[3:0] B;
    input CIN;
    output[3:0] S;
    output COUT;
    wire[1:0] S0,S1,S2,S3;

    function signed[1:0] ADD;
        //port declaration
          input A,CIN,B;
        //internal node signals declaration
          reg S,COUT;

          begin
              S=A^B^CIN;
              COUT=(A&B)|(A&CIN)|(B&CIN);
              ADD={COUT,S};
          end

     endfunction

     assign S0=ADD(A[0],B[0],CIN);     //第一位求和
     assign S1=ADD(A[1],B[1],S0[1]); //第二位求和
     assign S2=ADD(A[2],B[2],S1[1]); //第三位求和
     assign S3=ADD(A[3],B[3],S2[1]); //第三位求和

     assign S={S3[0],S2[0],S1[0],S0[0]};
```

```
        assign COUT=S3[1];

  endmodule

=======================TESTBENCH=============================
// Code your testbench here
// or browse Examples
// Verilog test
// Verilog test

module lab10newtestbench;

// Inputs
// reg clk;
//      reg reset;
//      reg [1:0]    select; // for control signals
      reg [3:0] A, B;
      reg           CIN;

// Output
  wire [3:0]    S;    // output S
  wire          COUT;
//      wire            counterdiv;

// Call the module of lab 07
//
//alu_fun    u1(clk, reset, alu_out, data_A, data_B);
full_adder_4    u1(A,B,CIN,S,COUT);



// Initialize Inputs

// initial
//clk=0;
//always
//#5 clk=~clk; // t=2 ns , 500 mhz

  initial
```

組別:　1　　組員1(學號姓名):　C108110249 林宇廷　　組員2:

日期 05/12

```
 begin
 #0   CIN=0;     // reset the signal
 #10   A=10; B=8;
 #10   A=12; B=1;
 #200
 #20 $finish;
End

  always #10 begin
     A    =    A + 1;
     B    =    B + 1;
     CIN =     CIN+1;
  end

initial begin
     $dumpfile("dump.vcd");
     $dumpvars(1);
  end

endmodule
```

**三、Simulation Waveform in EDAPlayground**

組別:　1　　組員1(學號姓名):　C108110249 林宇廷　　組員2:

日期 05/12

