組別:　1　組員1(學號姓名):　C108110249 林宇廷　組員2:　日期:　05/12

實驗十： Function(full_sub)

題目: 學習 function

撰寫 Verilog HDL，利用 function 做 a、b 為 4bits 的 ALU，ALU 功能描述如下。

Input　A：4 bits　　B：4 bits　SUB=(A-B)

一、實驗目的：

學習Verilog code 去design Task, 讓Verilog code 架構化, 具可讀性

二、 HDL codes (包含testbench)　for the above circuit:

```
module full_sub_4(A,B,CIN,D,COUT);

    input[3:0] A;
    input[3:0] B;
    input COUT;
    output[5:0] D;
    output CIN;
    wire[1:0] D0,D1,D2,D3;

  function signed[1:0] SUB;
        //port declaration
         input A,COUT,B;
        //internal node signals declaration
         reg D,CIN;

         begin
              D=A^B^COUT;
              CIN=(~A&(B^COUT))|(B&COUT);
              SUB={CIN,D};
         end

    endfunction

    assign D0=SUB(A[0],B[0],COUT);
    assign D1=SUB(A[1],B[1],D0[1]); //第二位求和
    assign D2=SUB(A[2],B[2],D1[1]); //第三位求和
    assign D3=SUB(A[3],B[3],D2[1]); //第三位求和

    assign D={D3[0],D2[0],D1[0],D0[0]};
```

```
        assign CIN=D3[1];

  endmodule
=======================TESTBENCH=============================
// Code your testbench here
// or browse Examples
// Verilog test
// Verilog test

module full_sub_4_TB;

// Inputs
// reg clk;
//      reg reset;
//      reg [1:0]    select; // for control signals
      reg [3:0] A, B;
      reg            COUT;

// Output
    wire [5:0]    D;    // output S
    wire             CIN;
//      wire              counterdiv;

// Call the module of lab 07
//
//alu_fun    u1(clk, reset, alu_out, data_A, data_B);
    full_sub_4    u1(A,B,CIN,D,COUT);



// Initialize Inputs

// initial
//clk=0;
//always
//#5 clk=~clk; // t=2 ns , 500 mhz

  initial    begin
  #0      COUT=0;      // reset the signal
  #10    A=10; B=8;
```

組別:　1　組員1(學號姓名):　C108110249 林宇廷　組員2:　日期:　05/12


```
  #50    COUT =1;
  #100
  #20 $finish;
  End

    always #10 begin
       A     =     A + 2;
       B     =     B + 1;
     end

initial begin
       $dumpfile("dump.vcd");
       $dumpvars(1);
    end

endmodule
```

三、**Simulation Waveform in EDAPlayground**



國立高雄科大　電通系　數位系統實習　實驗報告

組別:　1　組員1(學號姓名):　C108110249 林宇廷　組員2:　日期:　05/12