組別:　1　組員 1(學號姓名): C108110249 林宇廷　組員 2: C108110259 陳汶豪

日期 03/10

實驗五：MUX using HDL

題目:(1)請利用自己身分證號碼來表示布林代數值的輸出結果。

PS: A~D:10　E~H:11　I~L:12　M~P:13　Q~U:14　V~Z:15

For example: A125429858　F=Σ(1, 2, 4, 5, 8, 9, 10)

The same as in Lab 3.

一、實驗目的：

1. Using the MUX to design combinational circuit.

二、實驗步驟與結果：

1.參考補充資料設計以下：

a. 列出真值表：

F=Σ(0 ,1, 2, 5, 8, 9, 10)

組別:　1　組員 1(學號姓名): C108110249 林宇廷　組員 2: C108110259 陳汶豪


日期 03/10

a	b	c	d	f
0	0	0	0	1
0	0	0	1	1
0	0	1	0	1
0	0	1	1	0
0	1	0	0	0
0	1	0	1	1
0	1	1	0	0
0	1	1	1	0
1	0	0	0	1
1	0	0	1	1
1	0	1	0	1
1	0	1	1	0
1	1	0	0	0
1	1	0	1	0
1	1	1	0	0
1	1	1	1	0


b. 利用卡諾圖畫簡：

組別:　1　組員 1(學號姓名): C108110249 林宇廷　組員 2: C108110259 陳汶豪

日期 03/10



c:畫出電路圖：



三. HDL code for the above circuit:

組別:　1　組員 1(學號姓名): C108110249 林宇廷　組員 2: C108110259 陳汶豪
日期 03/10

```
// Code your testbench here
// or browse Examples
// Verilog test

`timescale 1ns / 1ns

module lab04testbench;

// Inputs
  reg In1;
  reg In2;
  reg In3;
  reg In4;

// Output
  wire out1;

// Bidirs

// Instantiate the UUT, MSB In4
 lab05 UUT (
      .In1( In1  ),
      .In2( In2   ),
      .In3( In3   ),
      .In4( In4   ),
      .out1( out1   )
  );

// Initialize Inputs



initial
begin
In1=0; In2=0; In3=0 ; In4=0;
#20 In1=1; In2=0; In3=0 ; In4=0;
#20 In1=0; In2=1; In3=0 ; In4=0;
#20 In1=1; In2=1; In3=0 ; In4=0;
#20 In1=0; In2=0; In3=1 ; In4=0;
#20 In1=1; In2=0; In3=1 ; In4=0;
#20 In1=0; In2=1; In3=1 ; In4=0;
#20 In1=1; In2=1; In3=1 ; In4=0;
#20 In1=0; In2=0; In3=0 ; In4=1;
#20 In1=1; In2=0; In3=0 ; In4=1;
#20 In1=0; In2=1; In3=0 ; In4=1;
#20 In1=1; In2=1; In3=0 ; In4=1;
#20 In1=0; In2=0; In3=1 ; In4=1;
#20 In1=1; In2=0; In3=1 ; In4=1;
```

組別:　1　組員 1(學號姓名): C108110249 林宇廷　組員 2: C108110259 陳汶豪
日期 03/10

```
#20 In1=0; In2=1; In3=1 ; In4=1;
#20 In1=1; In2=1; In3=1 ; In4=1;
#20 In1=1; In2=0; In3=0 ; In4=0;
#20 In1=0; In2=1; In3=0 ; In4=0;
#20 In1=1; In2=1; In3=0 ; In4=0;
#20 In1=0; In2=0; In3=1 ; In4=0;
#20 In1=1; In2=0; In3=1 ; In4=0;
#20 In1=0; In2=1; In3=1 ; In4=0;
#20 In1=1; In2=1; In3=1 ; In4=0;
#20 In1=0; In2=0; In3=0 ; In4=1;
#20 In1=1; In2=0; In3=0 ; In4=1;
#20 In1=0; In2=1; In3=0 ; In4=1;
#20 In1=1; In2=1; In3=0 ; In4=1;
#20 In1=0; In2=0; In3=1 ; In4=1;
#20 In1=1; In2=0; In3=1 ; In4=1;
#20 In1=0; In2=1; In3=1 ; In4=1;
#20 In1=1; In2=1; In3=1 ; In4=1;

end

initial begin

   $dumpfile("dump.vcd");
   $dumpvars(1);
  end

endmodule
```

==========

```
// Code youmk.. zxc
// Lab 5 : Logic gate
module lab05(In1, In2, In3, In4,out1);

//input [3:0] sel;
input In1; //LSB
input In2;
input In3;
input In4;
output out1;
reg  out1;

always @(In4 or In3 or In2 or In1)
begin
     case ({In4, In3, In2, In1})  // MSB : In4, LSB: In1
     4'b0000 : out1=1;
     4'b0001 : out1=1;
     4'b0010 : out1=1;
     4'b0011 : out1=0;
     4'b0100 : out1=0;
```

組別:　1　組員 1(學號姓名): C108110249 林宇廷　組員 2: C108110259 陳汶豪
日期 03/10

```
    4'b0101 : out1=1;
    4'b0110 : out1=0;
    4'b0111 : out1=0;
    4'b1000 : out1=1;
    4'b1001 : out1=1;
    4'b1010 : out1=1;
    4'b1011 : out1=0;
    4'b1100 : out1=0;
    4'b1101 : out1=0;
    4'b1110 : out1=0;
    4'b1111 : out1=0;
    default : out1=1;
    endcase
end

endmodule
```

四. Simulation Waveform

