組別:　1　　組員1(學號姓名):C108110259　陳汶豪　　組員2:C108110249　林宇廷
日期　3/17

實驗五-1：Code Converter using HDL

題目: (1) Code converter: 7 segment output code, In: 4 bits, Out: 7 bits
(2) +3 code: In: 4 bits, Out: 4 bits
(3) 2421 code: In: 4 bits, Out: 4 bits

一、實驗目的：

1. Using the Verilog to design code converter.

二、實驗步驟與結果：

1.參考補充資料設計以下：

a. 列出真值表：

In4~In1/output	a	b	c	d	e	f	g
0	1	1	1	1	1	1	0
1	0	1	1	0	0	0	0
2	1	1	0	1	1	0	1
3	1	1	1	1	0	0	1
4	0	1	1	0	0	1	1
5	1	0	1	1	0	1	1
6	1	0	1	1	1	1	1
7	1	1	1	0	0	1	0
8	1	1	1	1	1	1	1
9	1	1	1	1	0	1	1
A	1	1	1	0	1	1	1
B	1	1	1	1	1	1	1
C	1	0	0	1	1	1	0
D	1	1	1	1	1	1	0
E	1	0	0	1	1	1	1
F	1	0	0	0	1	1	1

b. 利用卡諾圖畫簡：

略

c:畫出電路圖：

略

組別:　1　　組員1(學號姓名):C108110259　陳汶豪　　組員2:C108110249　林宇廷
日期　3/17

三. HDL code for the above circuit:

```
// Code your testbench here
// or browse Examples
// Verilog test

`timescale 1ns / 1ns

module lab05testbench;

// Inputs
    reg In1;
    reg In2;
    reg In3;
    reg In4;

// Output
    wire a,b,c,d,e,f,g;

// Bidirs

// Instantiate the UUT, MSB In4
   lab05 UUT (
            .In1( In1     ),
            .In2( In2     ),
            .In3( In3     ),
            .In4( In4     ),
            .a( a     ),
            .b( b     ),
            .c( c     ),
            .d( d     ),
            .e( e     ),
            .f( f     ),
            .g( g     )

   );

// Initialize Inputs
```

組別:　1　　組員1(學號姓名):C108110259　陳汶豪　　組員2:C108110249　林宇廷
日期　3/17

```
initial
begin
In1=0; In2=0; In3=0 ; In4=0;
#20 In1=1; In2=0; In3=0 ; In4=0;
#20 In1=0; In2=1; In3=0 ; In4=0;
#20 In1=1; In2=1; In3=0 ; In4=0;
#20 In1=0; In2=0; In3=1 ; In4=0;
#20 In1=1; In2=0; In3=1 ; In4=0;
#20 In1=0; In2=1; In3=1 ; In4=0;
#20 In1=1; In2=1; In3=1 ; In4=0;
#20 In1=0; In2=0; In3=0 ; In4=1;
#20 In1=1; In2=0; In3=0 ; In4=1;
#20 In1=0; In2=1; In3=0 ; In4=1;
#20 In1=1; In2=1; In3=0 ; In4=1;
#20 In1=0; In2=0; In3=1 ; In4=1;
#20 In1=1; In2=0; In3=1 ; In4=1;
#20 In1=0; In2=1; In3=1 ; In4=1;
#20 In1=1; In2=1; In3=1 ; In4=1;
#20 In1=1; In2=0; In3=0 ; In4=0;
#20 In1=0; In2=1; In3=0 ; In4=0;
#20 In1=1; In2=1; In3=0 ; In4=0;
#20 In1=0; In2=0; In3=1 ; In4=0;
#20 In1=1; In2=0; In3=1 ; In4=0;
#20 In1=0; In2=1; In3=1 ; In4=0;
#20 In1=1; In2=1; In3=1 ; In4=0;
#20 In1=0; In2=0; In3=0 ; In4=1;
#20 In1=1; In2=0; In3=0 ; In4=1;
#20 In1=0; In2=1; In3=0 ; In4=1;
#20 In1=1; In2=1; In3=0 ; In4=1;
#20 In1=0; In2=0; In3=1 ; In4=1;
#20 In1=1; In2=0; In3=1 ; In4=1;
#20 In1=0; In2=1; In3=1 ; In4=1;
#20 In1=1; In2=1; In3=1 ; In4=1;
end
initial begin
```

```
    $dumpfile("dump.vcd");
    $dumpvars(1);
  end

endmodule
=======================================================================
    // Code your design here
    // A MUX: 2 inputs, 1 output
    //
    ////////////////////////////////////Mux2to1    continuous assignment/////////////////////////////
    /*
    module mux2to1(a,b,o,sel);
    input a,b,sel;
    output o;

    assign o=(sel)?a:b;

    endmodule
    */
    ////////////////////////////////////End of mux2to1//////////////////////


    ////////////////////////////////////Mux16to1/////////////////////////

    //    No input of this MUX
    //
    module lab05(In1, In2, In3, In4,a,b,c,d,e,f,g);

    //input [3:0] sel;
    input In1; //LSB
    input In2;
    input In3;
    input In4;
    output a,b,c,d,e,f,g;
    reg    a,b,c,d,e,f,g;

    always @(In4 or In3 or In2 or In1)
    begin
```

```
        case ({In4, In3, In2, In1})   // MSB : In4, LSB: In1
        4'b0000 :begin a=1;b=1;c=1;d=1;e=1;f=1;g=0; end
        4'b0001 :begin a=0;b=1;c=1;d=0;e=0;f=0;g=0; end
        4'b0010 :begin a=1;b=1;c=0;d=1;e=1;f=0;g=1; end
        4'b0011 :begin a=1;b=1;c=1;d=1;e=0;f=0;g=1; end
        4'b0100 :begin a=0;b=1;c=1;d=0;e=0;f=1;g=1; end
        4'b0101 :begin a=1;b=0;c=1;d=1;e=0;f=1;g=1; end
        4'b0110 :begin a=1;b=0;c=1;d=1;e=1;f=1;g=1; end
        4'b0111 :begin a=1;b=1;c=1;d=0;e=0;f=1;g=0; end
        4'b1000 :begin a=1;b=1;c=1;d=1;e=1;f=1;g=1; end
        4'b1001 :begin a=1;b=1;c=1;d=0;e=1;f=1;g=1; end
        4'b1011 :begin a=1;b=1;c=1;d=1;e=1;f=1;g=1; end
        4'b1100 :begin a=1;b=0;c=0;d=1;e=1;f=1;g=0; end
        4'b1101 :begin a=1;b=1;c=1;d=1;e=1;f=1;g=0; end
        4'b1110 :begin a=1;b=0;c=0;d=1;e=1;f=1;g=1; end
        4'b1111 :begin a=1;b=0;c=0;d=0;e=1;f=1;g=1; end
        default :begin a=1;b=1;c=1;d=1;e=1;f=1;g=0; end
        endcase
    end

    endmodule
```

四.　Simulation Waveform

國立高雄科大　電通系　數位系統實習　實驗報告

組別:　1　　組員1(學號姓名):C108110259　陳汶豪　　組員2:C108110249　林宇廷

日期　3/17

