組別:　1　組員 1(學號姓名):　C108110249　林宇廷　組員 2:　C108110259 陳汶豪

日期　03/24

實驗六：Counter using HDL

題目:(1) 4 bit up –down counter,

(2) 上數 (0~ F) 次數: 自己學號最後 1 碼 + 2。

換下數(F ~0) 次數: 自己學號最後 1 碼 + 2, 重複 上數, 下數.

一、實驗目的：

1. Using the HDL to design counter circuit.

二. HDL code and testbench:

==========HDL code==========

```
// Loop, counter, divider design
// input clk, reset
// out: counter, counterdiv//
module lab06(clk, reset, counterup,counterdown, counterdiv);


input clk, reset;
  output  [3:0]   counterup,counterdown;  // 4 bit counter
output          counterdiv;  // frequency divide by counter

  reg [3:0 ] counterup,counterdown;
  reg counterdiv;


always @(posedge  clk   or  negedge reset)
begin
   if (~reset)
      begin
      counterup =4;
      counterdown=9;
      counterdiv=0;
      end
     else
       begin
        counterup =counterup+2;
        counterdiv=counterup[0];
         counterdown =counterdown-2;
        counterdiv=counterdown[0];
       end
end

endmodule

//////////////////////////////////////////////////////////
```

組別:　1　組員 1(學號姓名):　C108110249　林宇廷　組員 2:　C108110259 陳汶豪
日期　03/24

==========testbench==========

```
// Verilog test

`timescale 1ns / 1ns

module lab06testbench;

// Inputs
   reg clk;
   reg reset;


// Output
  wire [3:0]  counterup,counterdown;
  wire        counterdiv;

// Call the module of lab 06
//
  lab06  u1(clk, reset, counterup,counterdown,  counterdiv);

// Initialize Inputs

  initial
clk=0;
always
#5 clk=~clk;

 initial
 begin

 #0 reset=0;  // reset the signal
 #20 reset=1;
 #1000 $finish;

 end



initial begin

    $dumpfile("dump.vcd");
    $dumpvars(1);
  end


endmodule
```

國立高雄科大　電通系　數位系統實習　實驗報告

組別:　1　組員 1(學號姓名):　C108110249　林宇廷　組員 2:　C108110259　陳汶豪

日期　03/24

三、EDA simulation Waveform

