組別:　1　組員 1(學號姓名): C108110249 林宇廷　組員 2:C108110259 陳汶豪
日期　04/28

實驗三：Schematic entry (2)

一、實驗目的：


應用 Verilog (MUX)多工器原理來設計應用電路。

(1): 請利用自己身份證數字號碼加上指定碼(PS)來表示布林代數值的輸出結果。請使用 MUX 8 X 1 (由 MUX 4 X 1 完成 MUX 8 X 1).
For example: K123456789
F= Σ(0, 1, 2, 3,4,5, 6,7,8, 9, 12)
PS: A~D:10 E~H:11 I~L:12 M~P:13 Q~U:14 V~Z:15

二、實驗步驟與結果：

1.參考補充資料設計以下：

A. 真值表(truth table):




B. Verilog code:

組別:　　1　　組員 1(學號姓名): C108110249 林宇廷　　組員 2:C108110259 陳汶豪
日期　　04/28


```
// Code youmk.. zxc
// Lab 5 : Logic gate
module lab05(In1, In2, In3, In4,out1);
//input [3:0] sel;
input In1; //LSB
input In2;
input In3;
input In4;
output out1;
reg out1;
always @(In4 or In3 or In2 or In1)
begin
 case ({In4, In3, In2, In1}) // MSB : In4, LSB: In1
 4'b0000 : out1=1;
 4'b0001 : out1=1;
 4'b0010 : out1=1;
 4'b0011 : out1=0;
 4'b0100 : out1=0;
 4'b0101 : out1=1;
 4'b0110 : out1=0;
 4'b0111 : out1=0;
 4'b1000 : out1=1;
 4'b1001 : out1=1;
 4'b1010 : out1=1;
 4'b1011 : out1=0;
 4'b1100 : out1=0;
 4'b1101 : out1=0;
 4'b1110 : out1=0;
 4'b1111 : out1=0;
 default : out1=1;
 endcase
end
endmodule
```

三、ise 14.1 畫出的 schematic：

組別:　　1　　組員 1(學號姓名): C108110249 林宇廷　　組員 2:C108110259 陳汶豪
日期　　04/28



四、ise 14.1 顯示出的 resource 使用情形



lab05 Project Status			
Project File:	lab5-2.xise	**Parser Errors:**	No Errors
Module Name:	lab05	**Implementation State:**	Programming File Generated
Target Device:	xc3s200an-5ftg256	• **Errors:**	
Product Version:	ISE 14.1	• **Warnings:**	
Design Goal:	Balanced	• **Routing Results:**	All Signals Completely Routed
Design Strategy:	Xilinx Default (unlocked)	• **Timing Constraints:**	
Environment:	System Settings	• **Final Timing Score:**	0 (Timing Report)

Device Utilization Summary				[-]
Logic Utilization	**Used**	**Available**	**Utilization**	**Note(s)**
Number of 4 input LUTs	1	3,584	1%	
Number of occupied Slices	1	1,792	1%	
Number of Slices containing only related logic	1	1	100%	
Number of Slices containing unrelated logic	0	1	0%	
Total Number of 4 input LUTs	1	3,584	1%	
Number of bonded IOBs	5	195	2%	
Average Fanout of Non-Clock Nets	1.00			

五、EDA Playground Simulation Waveform



六、ise 14.1 硬體(E-element) output result

國立高雄科大　電通系　數位系統實習　實驗報告

組別:　　1　　組員 1(學號姓名): C108110249 林宇廷　　組員 2:C108110259 陳汶豪

日期　　04/28

