

Lab1 Design Import , floorplan

Prepare Data

1. 在開始APR 前, 我們須要幾個和design 相關的檔案, 這些檔案可以在design 的目錄找到: (目前目錄: Lab_nangate)

```
unix% ls -l design
```

CHIP_syn.v	主要的 verilog netlist
CHIP_func.sdc	sdc constraint (function mode)
CHIP_scan.sdc	sdc constraint (scan mode)

2. 除了 design 相關的檔案外, 我們還須要 library 相關的檔案, 這些檔案可以在 library 的目錄找到:

```
unix% ls -l library
```

3. 先進到 design 目錄裏

```
unix% cd design
```

4. 你可以執行下面指令看到 IO PAD 已經被加在在 CHIP_syn.v 裏面,

```
unix% grep PADIN CHIP_syn.v
```

```
unix% grep PADOUT CHIP_syn.v
```

5. 使用 more 看看 CHIP_func.sdc, 可以找到下了那些 sdc constraint
6. 回到 Lab1 目錄

```
unix% cd ..
```

```
unix% cd innovus
```


```
unix% cd Lab1
```

7. source 軟體環境, 並啟動 innovus:

```
unix% innovus ←不可跑背景模式(不加 &)
```

Design Import

8. 在 Innovus 中，執行 **File** → **Import Design...**，在 **Verilog** 的 **Files** 欄的右邊，按  叫出 Netlist Files 視窗，再按  extend 出 file browser， 回到上兩層的 design 目錄(.././design)，選擇 **CHIP_syn.v**，然後再按 **Add**，把 CHIP_syn.v 加到 Netlist Files 裏，最後按 **Close** 關閉。你會看見 CHIP_syn.v 已經被加入 Verilog Files 的欄位裏。
9. 下方的 Top Cell 欄，選 ☒ **By User:**，並輸入 **CHIP**



10. 選取 LEF Files 欄  LEF Files，按  叫出 LEF Files 視窗，再  extend 按

出 file browser， 回到上兩層的 library/lef 目錄(../library/lef)；選

NangateOpenCellLibrary.tech.lef，按  **Add**。

technology lef，一定要放第一個

11. 再選 *NangateOpenCellLibrary.macro.lef* 和 *tpz.vclef*， **Add**。


12. 回到上層 ，再進到 memory 目錄，選 *rf_2p_hse.lef*，按  **Add**。

這三個檔分別是 core macro lef、IO pad lef、和 memory lef



13. 按  關閉 LEF Files window

14. Power Nets 欄輸入 **VDD**，Ground Nets 欄輸入 **VSS**。

15. 按  叫出 MMMC Browser，

16. 在 MMMC Objects 裏的 Library Sets 上連接兩下(double click)，叫出 Edit Library Set 視窗，在 Name:輸入 **lib_max**，Timing Library Files 部分，按


 **Add...**，並用 browser 加入

../library/lib/NangateOpenCellLibrary_slow.lib


../library/lib/tpz_slow.lib

../library/memory/rf_2p_hse_nldm_ss_0p81v_0p81v_125c_syn.lib

三個檔案



17. SI library Files 部分同樣 **Add...** 用 browser 找到 `.././library/celtic` 目錄，加入 `slow.cdb`
18. 在 Add Library Set 視窗按 **OK** 完成 lib_max 設定。
19. 回到 MMMC Browser，按底下的 **Load...**，選擇 `mmmc.view`，**Open**
由於 MMMC 的設定相當多，為了節省時間，我們直接 load 已經設好的存檔，
展開各個項目可看到設定內容，最後按 **Save&Close...**，**Save** 成 `mmmc.view`
並退出 MMMC Browser (不存也沒關係，因為 `mmmc.view` 早就寫好了)。



上圖 Detail 的設定如下

Library Set:

lib_max	Timing	../..library/lib/NangateOpenCellLibrary_slow.lib ../..library/memory/rf_2p_hse_nldm_ss_0p81v_0p81v_125c_syn.lib ../..library/lib/tpz_slow.lib
	SI	../..library/celtic/slow.cdb

lib_min	Timing	../..library/lib/NangateOpenCellLibrary_fast.lib ../..library/memory/rf_2p_hse_nldm_ff_0p99v_0p99v_m40c_syn.lib ../..library/lib/tpz_fast.lib
	SI	../..library/celtic/fast.cdb

lib_typ	Timing	../..library/lib/NangateOpenCellLibrary_typical.lib ../..library/memory/rf_2p_hse_nldm_tt_0p90v_0p90v_25c_syn.lib ../..library/lib/tpz_typ.lib
	SI	../..library/celtic/typical.cdb

RC Corners:

RC_worst	Cap Table	../..library/fireice/worst.captbl
	qx tech file	../..library/fireice/worst.tch

RC_best	Cap Table	../..library/fireice/best.captbl
	qx tech file	../..library/fireice/best.tch

RC_typ	Cap Table	../..library/fireice/typical.captbl
	qx tech file	../..library/fireice/typical.tch

Delay Corners:

DC_max	library set	lib_max
	rc corner	RC_worst

DC_min	library set	lib_min
	rc corner	RC_best

DC_typ	library set	lib_min
	rc corner	RC_typ

Constraint Modes:

CM_func	sdc file	../..../design/CHIP_func.sdc
---------	----------	------------------------------

CM_scan	sdc file	../..../design/CHIP_scan.sdc
---------	----------	------------------------------

Analysis_Views:

AV_func_max	constraint mode	CM_func
	delay corner	DC_max

AV_func_min	constraint mode	CM_func
	delay corner	DC_min

AV_func_typ	constraint mode	CM_func
	delay corner	DC_typ

AV_scan_max	constraint mode	CM_scan
	delay corner	DC_max

AV_scan_min	constraint mode	CM_scan
	delay corner	DC_min

AV_scan_typ	constraint mode	CM_scan
	delay corner	DC_typ


Setup Analysis Views:

AV_func_max
AV_func_typ
AV_scan_max
AV_scan_typ

Hold Analysis Views:

AV_func_min
AV_scan_min

參考下圖，確實了解這邊 MMMC 的設定




20. Design Import 視窗裏，在 MMMC View Definition File 欄位裏填入 **mmmc.view**

21. 在 **Design Import** 視窗裏按 **OK**，一會後就可以看到初始的 floorplan

--IO constraint file--

22. 目前在 layout 上已可看到 signal io pad，接下來我們要安排 io pad 的位置，並插入 power/ground pad 以及 corner pad。

執行 **File → Save → I/O File...**，選 ☒ **sequence**， **OK**



Default 存下的檔名叫 CHIP.save.io，如果是自己的設計，你必須手動編輯這個檔案，安排所有 signal pad 的方位及順序，並加入 power/ground/corner 等 pad。

23. Lab 裏已經有一個編輯好的 io constraint file，執行 **File → Load → I/O File...**，

找到並選擇 **../design/CHIP.io** 檔案， **Open**。回到主視窗，按 **f**，畫面 fit 整個 layout，可以看到 corner 和其它 pad 已被加入。

-- Set design mode & process node --

24. 在 innovus terminal 輸入

```
innovus> setDesignMode -process 45
```


process node 設定影響 extraction 的參數和行為


Global Net Connect


接下來我們要連接 global Net，把 cell 的 power/ground pin 連接到 VDD/VSS

25. 執行 **Power→Connect Global Net...**

26. 在 **Global Net Connections** 視窗裏， **Pin Name** 填入 **VDD**， **Scope** 選


☉**Apply All**， **To Global Net** 欄位填入 **VDD**， 然後按 ， 你會看到左邊 Connection List 裏多了一份資料


27. **Pin Name** 改填入 **VDDPE**， 其它不變， 


28. **Pin Name** 改填入 **VDDCE**， 其它不變， 


這個 design 使用兩顆 sram， VDDPE 和 VDDCE 是這個 sram 的 power pin name。


29. 接下來改在 **Pin Name** 欄位填入 **VSS**， **To Global Net** 欄位填入 **VSS**， 然後按

， 你會看到左邊 Connection List 裏又多了一份資料

30. **Pin Name** 改填入 **VSSE**， 其它不變， 

31. 改選☉**Tie High**， 把 Pin Name 清空， **To Global Net** 欄位填入 **VDD**， 

32. 改選☉**Tie Low**， **To Global Net** 欄位填入 **VSS**， 



33. 按 **Apply**，然後按 **Check**，查看有沒有 warning 訊息，若有，表示還有一些pin的連接未定義清楚。

34. 最後按 **Cancel** 關閉 **Global Net Connections** 視窗。

35. 執行 **File→SaveDesign...**，選 Innovus，存檔到 DBS/init.enc. **OK**



-- Load Scan Chain Def --

36. 執行 **File→Load→DEF**, 選 `../design/CHIP-scan.def`,

Open

37. 在 innovus terminal 執行:

```
innovus> scanTrace
```


結果顯示共有多少條 scan chain ? 3

38. 執行 **File→SaveDesign...**, 存成 `DBS/init.enc` ,

OK

-- Check Design --

39. 在開始 APR 前, 最好先對 netlist 和 library 做一次檢查, 看看 library 是否完整, 或是 design netlist 是否有問題。在 Innovus 的視窗裡選擇 **File→Check Design**。
並勾選下圖選項。



40. 檢查的結果會存在 checkDesign 的目錄內，**再開一個terminal**，進到 checkDesign 的目錄內，用 vi 或 nedit 或 gedit 打開 CHIP.main.htm.ascii，看看是否有不正常的地方。看完後關閉 editor，回到 innovus 視窗。checkDesign 的檢查項目很多，有些內容可能要等對 APR 更熟悉後才看得懂，你可以先針對以下幾點檢查(直接搜尋這些字串):

- Cells with missing LEF 0
- Cells with missing Timing data: 0
- Floating I/O pins: 0
- Ports Connect to multiple Pads: 0
- Ports connected to core instances: 0
- Nets with multiple drivers: 0
- Nets with no driver (No FanIn): 0

41.Lab1 結束。