

Lab2 Floorplan/Powerplan and preCTS

1. 進入 Lab2

unix% cd Lab2

2. 進入 Innovus


unix% innovus ←不可跑背景模式(不加 &)

3. 讀取存檔

File→Restore Design... , 在 **Restore Design form**, Data Type 選 ☒Innovus,

Restore Design File 輸入 **DBS/init.enc** ,

OK




Floorplan

4. 執行 **Floorplan → Specify Floorplan ...**

5. 在 **Specify Floorplan** 視窗裏的 **Ratio (H/W)** 填入 **1** , ☒Core Utilization 填入 **0.7**, **Core to Left** 和 **Core to Top** 和 **Core to Right** 和 **Core to Bottom**

四個欄位裏都填入 **50** , 填完後按

OK



6. 切換到 floorplan view ，按 **Z**(大寫, shift+z)或 ，你會看到右邊有兩個大 Cell，那是 sram，屬於 hardmacro，左邊有些粉紅色的正方形，那是 design 的 sub module

-- plan design--

7. 執行 **Floorplan→Generate Floorplan→Place Marcos...**，直接按  tool 幫我們計算出 hardmacro 的位置
8. 你可以用  功能移動 sram，搬到你希望的位置。

Powerplan

-- Create power ring --


我們預計要產生 3 層 core power ring，總共要做 3 次加 power ring 動作，第一次加 metal4/metal5 ring，第二次加 metal6/metal7 ring，第三次加 metal8/metal9 ring。


9. 執行 **Power→Power Planning→Add Ring...**，在 **Net(s)** 的欄位輸入 **VDD VSS**

(或按  選擇)，Ring Configuration 部分 **Top** 和 **Bottom** 的 **Layer** 改成 **metal5(5)H**，**Width** 設成 3，**Left** 和 **Right** 的 **Layer** 改成 **metal4(4)V**，**Width** 也是設成 3，**Spacing** 全都設成 1.5。



切換到 **Advanced page**，在 **Wire Group** 的部分，選擇 ☒ **Wire group** 和

☒ **Interleaving**，並在 **Number of bits** 欄位填入 5，按 ，完成後 Core 和 IO 之間多了一圈 power ring，分別是 VSS VDD VSS VDD...交錯排列著。




10. 切回 Basic Page, 把 Ring Configuration 部分 **Top** 和 **Bottom** 的 **Layer** 改成 **metal7(7)H**, **Left** 和 **Right** 的 **Layer** 改成 **metal6(6)V**, , 原本 metal4/metal5 power ring 上方又疊一層 metal6/metal7 power ring。



11. 再把 **Top** 和 **Bottom** 的 **Layer** 改成 **metal9(9)H**, **Left** 和 **Right** 的 **Layer** 改成 **metal8(8)V**, 

-- 連接 power pad --

12. 把 color control 裏的 Cell/Pin Shapes 設成 Visible , 以便觀察 power pin 連接。
13. 執行 **Route→Special Route...**, 在 **Net(s)**欄位輸入 **VDD VSS**, **SRoute** 部分只留下 ☒ **Pad pins**, 其它 **Block pins/Pad rings/Follow Pin/Floating Stripes/Secondary Power Pins** 都設成不選取, 切換到 **Advanced Page**, 選 **Pad Pins** 項目, 並把 **Number of Connections to Multiple Geometries**:設成 ☒ **All**



14. 再切換到 **Via Generation Page**，Make Via Connection To:的區塊，
選 ☒ **Core Ring**，按 **OK**，應該可看到 power line 從 power pad 連到
powering 上




15. 先暫時存個檔，，存成 **DBS/powerplan.enc**，**OK**
16. 為了確保大家結果一致，統一load 目前進度的 floorplan。執行

File→Load→Floorplan...，選 **fp1.fp**，**Open**。

--Add block halo -

17. 執行 **Floorplan→Edit Floorplan→Edit Halo...**，選 ☒ **All Blocks ,Left** 和 **Right**
填入 **9**，Top 和 Bottom 填入 **0.5** **Apply**，redraw ，可看到 Halo 已
加入。



18. 再 Edit Halo 視窗裏，Action 改選 ☒ **Routing Halo**，Halo Value 設 **0.5 um**，
OK，redraw ，可看到 Routing Halo 加入。

-- Create block ring -

19. 執行 **Power→Power Planning→Add Ring...**，切換回 Basic Page，把 Ring Type
改成 ☒ **Block ring(s) around**，並選 **Each selected block and/or group of core rows**。
Ring Configuration 部分 **Top** 和 **Bottom** 的 Layer 改回 **metal5(5)H,Left**
和 **Right** 的 Layer 改回 **metal4(4)V**

Ring Type

☐ Core ring(s) contouring
 Around core boundary ▾ ☐ Exclude selected objects

☒ Block ring(s) around
 Each selected block and/or group of core rows ▾

☐ User defined coordinates: Core ring ▾

Ring Configuration

	Layer:	Width:	Spacing:	Offset:
Top:	metal5(5) H ▾	3	1.5	1.8
Bottom:	metal5(5) H ▾	3	1.5	1.8
Left:	metal4(4) V ▾	3	1.5	1.8
Right:	metal4(4) V ▾	3	1.5	1.8

☐ Offset: Center in channel Update

20. 切換到 **Advanced Page**, 取消選 ☐ **Wire Group**, 依下圖設定 block ring 的方向

Basic **Advanced** Via Generation Mode Preview

Custom Ring Sides/Extension

☒ **Wire Group**

Number of bits: 5

☒ Interleaving

☐ Reinforcement stripes


Spacing: 0

Width: 0


☐ Group vias at ring corner

在主視窗選取 **layout** 左下角的 **sram**, 然後回到 Add Rings 視窗, 按

Apply



21. 改選取layout 右上角的sram， 再依下圖設定 block ring 的方向 OK




-- Connect block power pin --

22. 觀察 sram 的 layout， 可見到 sram 的 power/ground pin 是 feedthrough 型態， 我們可以把stripe 直接長在sram 的 power pin 上。

執行 **Power** → **Power Planning** → **Add Stripes...**， **Net(s)**輸入 **VDD VSS**， **Layer** 選 **metal4(4)**， **Direction** 選 **Vertical**。

Set Pattern 區塊， 選 ☒ **Over P/G pins**， 及 ☒ **ALL blocks**；



切換到 Mode Page, Extend to closet target: 選 Ring； Top stack via layer 選



Boundary/Target Controls

☐ Add stripes over rows only

☐ Add stripes over rows without stripes only

Extend to closest target: **Ring ▶**

☐ Treat pins in switch cell name as ring targets:

☐ Stop at last wire for specified area

☐ Partial set through domain

☐ Ignore nondefault domains

Trim antennas back to wires with shapes: **None ▶**

Spacing Type: **Edge to edge ▶** Spacing from block: Stripe Minimum Length:

Specify connection layer range:

Top stack via layer: **metal5(5) ▶** Bottom stack via layer: **metal1(1) ▶**

23. 存檔，， 存成 **DBS/powerplan.enc**， **OK**

-- Create power stripe -

接下來要開始做 stripe，預計要從 metal14(V)，做到 metal10(V)，並 7 層。

24. 叫出 Add Stripe 視窗， **Power→Power Planning → Add Stripes...**，切回 Basic Page, Net(s)輸入 VDD VSS, Layer 選 **metal4(4)**, 選擇 **Ⓐ Sets-to-set distance**，並設成 **5.6**，Width 設成 **0.27**，Spacing 設成 **0.14**，底下 Start from **Ⓐ left**，**Ⓐ Relative from core or selected area Start: 5.355**，Stop **5.355**。

Add Stripes

Basic | Advanced | Via Generation | Mode | Preview

Set Configuration

Net(s): VDD VSS

Layer: metal4(4) Directions: ☒ Vertical ☐ Horizontal

Width: 0.27 Spacing: 0.14 **Update**

Set Pattern

☒ Set-to-set distance: 5.6 ☐ Number of sets: 1 ☐ Bumps Over

☐ Over P/G pins Pin layer: Top pin layer Pin Width:

☐ Master name: Selected blocks ☒ All blocks

☐ Over Physical Pins Pin layer: Top pin layer Pin Width:

Stripe Boundary

☒ Core ring ☐ Pad ring: Outer ☐ All domains

☐ Design boundary ☒ Create pins ☐ Each selected block/domain/fence

☐ Specify rectangular area

X1: Y1: X2: Y2:

☐ Specify rectilinear area

First/Last Stripe

Start from: ☒ Left ☐ Right ☐ Top ☐ Bottom

☒ Relative from core or selected area Start: 5.355 Stop: 5.355

☐ Absolute Start: Stop:

OK **Apply** **Defaults** **Cancel** **Help**

切換到 Advanced Page, 選 ☒ Merge with block ring if spacing less than: 10 及 ☒ Auto

Target Connection Control

☒ Merge with block rings if spacing less than: 10 ☒ Auto

Maximum length of same layer jog: 2

切換到 Mode Page, 把 Top stack via layer 設成 metal5(5), Bottom stack via layer 設成 metal4(4), 最底下 Allow Jogging 取消選取 ☐ Pad/Core ring connection 和 ☐ Block ring connection, **Apply**, 看到 metal4 垂直 stripe 加進去, 且上下和 power ring 連接只連到 metal5 的 ring。

Specify connection layer range:

Top stack via layer: **metal5(5)** Bottom stack via layer: **metal4(4)**

☒ Use exact overlap area on partially intersecting wires

☐ Split vias while encountering Obs and different net Wires/Pins

☒ Connect to orthogonal targets only

Allow Jogging: ☐ Pad/Core ring connection ☐ Block ring connection

25. 接下來再加上橫的 metal5 stripe , 在 Add Stripes 視窗, 切回到 Basic Page , 這次**Layer**選 **metal5(5)**, Direction 換到⊙Horizontal, Width 設定**0.44**, Spacing 設定**0.27**, ⊙Sets-to-set distance 設定 **11.2**, 底下 Start from ⊙Bottom, **Start** 設成 **5.375**, **Stop** 設成 **5.375**, 切換到 Mode Page, Top stack via layer 設成 **metal6**, Bottom stack via layer 設成 **metal4**, 按 **Apply**, 看到橫向 metal5 stripe 加進去。

Specify connection layer range:

Top stack via layer: **metal6(6)** Bottom stack via layer: **metal4(4)**

觀察之前加 routing blockage 的地方, power stripe 不會加到該 blockage 區域。

26. 依以下表格做出 metal6、metal7、metal8、metal9、metal10 的 stripe。
(metal4 和 metal5 已經做過了, 從 metal6 開始做)

Metal layer	方向	Width	Space	Set To Set	Start L/B	stop	Top stack via	Bottom stack via
metal4	V	0.27	0.14	5.6	L 5.355	5.355	metal5	--
metal5	H	0.44	0.27	11.2	B 5.375	5.375	metal6	metal4
metal6	V	0.44	0.27	14	L 19.68	19.68	metal7	metal5
metal7	H	0.8	0.5	40	B 40	20	metal8	metal6
metal8	V	0.8	0.5	40	L 40	20	metal9	metal7
metal9	H	0.8	0.8	40	B 40	20	metal10	metal8
metal10	V	0.8	0.8	40	L 40	20	metal10	metal9

27. 為了確保大家結果一致, 統一load 目前進度的 floorplan。執行

File→Load→Floorplan..., 選 **fp2.fp**, **Open**

28. 存檔, , 存成 **DBS/powerplan_stripe.enc**, **OK**

29. Lab2 結束。

preCTS

1. 進入 Lab2_1

Unix% cd Lab2_1

2. 進入 Innovus

unix% innovus ←不可跑背景模式(不加 &)

3. 讀取存檔

File→Restore Design... , 在 **Restore Design form**, Data Type 選 ☒Innovus,

Restore Design File 輸入 **DBS/powerplan_fixdrc.enc**,

OK

4. 把 color control 的 Routing Blkg 的 **Visible** 關閉



Placement

-- placement--

5. 先請innovus 自動產生基本的path group 方便之後看 timing report 在 innovus terminal 輸入

Innovus> **createBasicPathGroups -expanded**

Innovus> **get_path_groups**

6. 在 innovus terminal 輸入

Innovus> **place_opt_design**

7. Placement 開始執行, 且會順便做 optimize 把 terminal 訊息往前捲, 找到 timing report, timing 是否 meet?

Setup mode	all	reg2reg	reg2cgate	in2reg	reg2out	in2out	default
WNS (ns):	0.009	0.009	1.067	3.432	0.797	N/A	0.000
TNS (ns):	0.000	0.000	0.000	0.000	0.000	N/A	0.000
Violating Paths:	0	0	0	0	0	N/A	0
All Paths:	3415	3331	27	45	12	N/A	0

WNS: Worst Negative Slack

TNS: Total Negative Slack

8. 切換到 Amoeba view  看一看現在 module 的排列， 看完後切回 **Physical**

view 

9. 執行 **Place→Check Placement...** 

是否有任何 violation? density 是多少?

*info: Placed = 10314 (Fixed = 2)

*info: Unplaced = 0

Placement Density:49.22%(33580/68224)

10. 存檔， ， 存成 **DBS/place.enc**， 

-- pre-cts Optimization -

11. 如果前面 timing 不 meet， 則必須做 optimization， 執行 **ECO→Optimize Design...**， Design Stage 是 ☒ Pre-CTS， Optimization Type 裏加選 ☒ **Max**

Fanout, 

Setup mode	all	reg2reg	reg2cgate	in2reg	reg2out	in2out	default
WNS (ns):	0.002	0.002	1.050	3.431	0.792	N/A	0.000
TNS (ns):	0.000	0.000	0.000	0.000	0.000	N/A	0.000
Violating Paths:	0	0	0	0	0	N/A	0
All Paths:	3415	3331	27	45	12	N/A	0

DRVs	Real		Total
	Nr nets(terms)	Worst Vio	Nr nets(terms)
max_cap	0 (0)	0.000	5 (5)
max_tran	0 (0)	0.000	0 (0)
max_fanout	0 (0)	0	0 (0)
max_length	0 (0)	0	0 (0)

12. 存檔， ， 存成 **DBS/pre-cts.enc**， 

13. Lab2_1 結束。