

安徽大学 2025-2026 学年第 二 学期
《计算机组成原理》期末考试试卷 (A 卷)
(闭卷 时间 120 分钟)

一、选择题（每题 2 分，共 20 分）

1. 下列属于冯·诺依曼计算机的核心思想是（ ）。
A. 采用补码
B. 采用总线
C. 存储程序和程序控制
D. 存储器按地址访问
2. 下列数不能用 IEEE754 单精度浮点数精确表示的是（ ）。
A. 1.2
B. 1.25
C. 2.0
D. 2.5
3. 下列对关于海明校验的描述中，正确的是（ ）。
A. 待编码数据长度为 4 位，再增加 3 位校验码就可以检测到仅 1 位数据出错的情况并纠错
B. 在任何条件下，海明校验都无法检测到多位数据同时出错的情况
C. 海明校验码的码距与校验位的位数没有关系
D. 分成 r 组时，可以得到 r 位校验码，因此可以区分 2^r 种只有 1 位出错的情况
4. 计算 8 位补码加法， $77 + 76$ （ ）。
A. 结果正确，为正数
B. 结果错误，发生正溢
C. 结果正确，为负数
D. 结果错误，发生负溢
5. 若计算机的主存地址为 16 位，按字节编址，某 Cache 的数据区容量为 16KB，主存块大小为 64B，采用 8 路组相联映射方式，该 Cache 中比较器的个数和位数分别是（ ）。
A. 8 10
B. 8 5
C. 64 10
D. 64 5
6. 下列关于“取指”的叙述中，错误的是（ ）。
A. 取指流程包含取指和 PC 增量流程
B. 取指流程中只有一条数据通路
C. CPU 内总线结构影响取指流程
D. 不同 PC 增量方式影响取指流程
7. 下列说法正确的是（ ）。
A. 半导体 RAM 信息可读可写，且断电后仍能保持记忆
B. 半导体 RAM 属易失性存储器，而静态 RAM 存储信息是非易失性的
C. 静态 RAM、动态 RAM 都属易失性存储器，断电后存储的信息将消失
D. ROM 不用刷新，且集成度比动态 RAM 高，断电后存储的信息将消失
8. 以下关于虚拟存储管理地址转换的叙述中，错误的是（ ）。

- A. MMU 在地址转换过程中要访问页表项
- B. 一般来说, 逻辑地址比物理地址的位数少
- C. 地址转换是指把逻辑地址转换为物理地址
- D. 地址转换过程中可能会发生“缺页”

9. 假设某条指令的一个操作数采用寄存器间接寻址方式, 指令中给出的寄存器编号为 8, 8 号寄存器的内容为 1200H, 地址 1200H 中的内容为 12FCH, 地址 12FCH 中的内容为 3888H, 地址 3888H 中的内容为 88F9H. 则该操作数是 ()。

A. 1200H B. 12FCH C. 3888H D. 88F9H

10. 下列关于“中断”的叙述中, 错误的是 ()。
- A. 为了保证中断服务程序执行完毕以后, 能正确返回到被中断的断点继续执行程序, 必须进行现场保存操作
 - B. CPU 响应中断时暂停运行当前程序, 自动转移到中断服务程序
 - C. 中断方式一般适用于随机出现的服务
 - D. 一旦有中断请求出现, CPU 立即停止当前指令的执行, 转而去受理中断请求

二、填空题 (每空 1 分, 共 20 分)

1. _____ 用于保存由算术运算指令、逻辑运算指令、测试指令等建立的各种条件标志。
2. 8 位定点整数的真值 $X = -27$, 则 $[X]_{\text{补}} = \underline{\hspace{2cm}}$, $[X]_{\text{移}} = \underline{\hspace{2cm}}$ 。
3. 设存储字长和指令字长均为 24 位, 若指令系统可完成 108 种操作, 且具有直接、间接、变址、基址、相对和立即寻址方式, 则可在保证最大范围内直接寻址的前提下, 指令字中操作码占 _____ 位, 寻址特征位占 _____ 位, 可直接寻址的范围是 _____, 间接寻址的范围是 _____。
4. cache 通常位于 _____ 与 _____ 之间, 由 _____ 芯片组成。
5. 将数据同时写进 cache 和主存称为 _____, 当 cache 中某行被替换时才可能写进主存称为 _____。
6. 指令周期包括 _____、_____、_____、写回周期 4 个阶段。
7. 一组实现一定操作功能的相容性微命令称为 _____, 包括 _____ 和顺序控制字段。
8. 某系统总线在一个总线周期中并行传输 4 字节信息, 一个总线周期占两个时钟周期, 总线时钟频率为 10MHz, 则总线带宽是 _____。
9. DMA 方式中由 DMA 控制器暂时接管总线控制外部设备与 _____ 之间的直接数据交换, 而 I/O 设备通过 I/O 接口与 _____ 相连。

三、简答题（每题 5 分，共 25 分）

1. 计算机存储体系结构分为哪几类？每一类主要由什么芯片组成？说明存取速度与存储容量的相对关系。
2. 简述传统多级时序系统中的不同控制方式，它们各有何特点？
3. 浮点加减法运算中“对阶”的原则是什么？遵循这一原则的目的是什么？
4. 简述一次完整的总线传输过程的 4 个阶段。
5. 简述 DMA 方法和中断技术的主要区别。

四、分析题（共 35 分）

1. 某计算机指令集中共有 A、B、C、D 四类指令，它们在程序中所占的比例和各自的 CPI 如下表所示，请回答下列问题：

指令类型	A	B	C	D
占比	10%	20%	30%	40%
CPI	1	3	2	2

- (1) 求该程序的 CPI。（5 分）
 - (2) 若该 CPU 的主频为 500MHz，求该计算机的 MIPS。（5 分）
 - (3) 该机 32 位同步总线时钟频率为 400MHz，采用 DDR 技术，求总线带宽。（5 分）
2. 某 CPU 有 16 根单向地址线（ $A_{15} - A_0$ ）和 16 根双向数据线（ $D_{15} - D_0$ ），用 $\overline{MREQ}$ 作访存控制信号（低电平有效）， $R/\overline{W}$ 作读写控制信号，按字编址。存储芯片地址空间分配为：0~1FFFH 为 EPROM 组成的系统程序区，相邻的 16K 地址空间为用户程序区，4K 地址空间（最大地址）为系统程序工作区。现要用下列芯片设计该存储器：

EPROM: 8K × 8 位, 16K × 8 位

SRAM: 16K × 1 位, 2K × 8 位, 4K × 8 位, 8K × 8 位

请回答下列问题：

- (1) 指出选用的存储芯片类型及数量，并说明每个芯片是如何扩展的。（5 分）
 - (2) 每个芯片的地址范围是什么？（5 分）
 - (3) 给出每个芯片的片选逻辑信号。（5 分）
 - (4) 画出该存储器结构及与 CPU 的连接图。（5 分）