

《计算机组成原理》期末复习试卷（个人总结版）

所有知识点均来自书本，题目难度较大

一、选择题（每题 2 分，共 20 分）

1. 下列关于冯·诺依曼结构计算机的叙述中，正确的是（ ）。
 - A. 主要设计思想中的存储程序是程序控制的基础
 - B. 所有指令都有操作码和地址码字段，并以二进制的形式存放在存储器中
 - C. 累加器位于 ALU 内，是具体完成算术与逻辑运算的部件
 - D. 控制器是计算机结构的中心，其实质就是解释程序
2. 某程序由 A、B 两类指令组成，CPI 分别是 1、3，运行该程序的计算机主频为 1GHz，MIPS 为 500。下列有关该计算机性能指标的叙述中，错误的是（ ）。
 - A. CPU 在 1ns 内仅能完成一个最基本的动作
 - B. A、B 两类指令在程序中的占比相同
 - C. 若程序编译优化后仅 A 类指令数减少，则 CPU 执行时间可能会延长
 - D. 若程序编译优化后仅 B 类指令数减半，则 CPU 执行时间缩短 37.5%
3. 下列关于小端和大端方式的叙述中，错误的是（ ）。
 - A. 当存储器的低字节地址单元中存放的是数据的最低字节时称为小端方式
 - B. 如果按小端方式访问得到的数据是 0x1234，则按大端访问会得到 0x3412
 - C. Intel x86 和 MIPS 处理器都支持小端和大端方式
 - D. 采用大端方式进行数据存放符合人类思维，而小端方式有利于计算机处理
4. 下列关于相联存储器（CAM）的叙述中，错误的是（ ）。
 - A. 是一种按内容访问的存储器，输入不是地址
 - B. 每个存储单元都对应一个独立的比较器，比较结果相同则输出对应值
 - C. 可能作为小容量 cache 使用，但一般不作为主存使用
 - D. 可用于在虚拟存储器中存放段表
5. 在包含 TLB 表和页表的页式虚拟存储系统中，下列叙述错误的是（ ）。
 - A. TLB 表是快表，页表是慢表
 - B. TLB 表按 VPN 访问，页表按 PTEA 访问
 - C. 进行地址转换时，优先查 TLB 表而非页表
 - D. 进行地址转换时，若两表都能命中，则输出的 PPN 一定相同

6. 下列关于指令的叙述中，错误的是（ ）。
- A. 在所有指令系统中，下一条指令地址必须在指令译码完成后才能确定
 - B. 对于半字长指令，CPU 访问一次主存最多只能读取两条
 - C. 对于单字长指令，CPU 仅需要一个存储周期就能完成取指
 - D. 对于双字长指令，CPU 需要两个机器周期才能完成取指
7. 下列关于 CPU 中主要寄存器的叙述中，错误的是（ ）。
- A. 程序顺序执行时，程序计数器的新值等于旧值加当前指令的字节长度
 - B. 地址寄存器、指令寄存器和数据寄存器都不是必需的
 - C. 通用寄存器组中的所有寄存器都对程序员可见，位于运算器内部
 - D. MIPS 指令集中的条件分支指令需要利用状态寄存器的值实现分支条件
8. 下列关于总线的叙述中，正确的是（ ）。
- A. CPU 芯片内部寄存器之间的数据通路连接属于系统总线
 - B. 总线周期包括总线申请阶段、传输阶段和结束阶段 3 个阶段的时间
 - C. 在三总线结构中，HOST 总线带宽最高，ISA 总线带宽最低
 - D. PCI 总线和 USB 总线均属于常用外部总线，适配多种外部设备
9. 下列关于 I/O 设备程序查询方式的叙述中，正确的是（ ）。
- A. 输入输出完全依靠 CPU 执行程序实现，属于有条件传送方式
 - B. 设备就绪后，CPU 发送命令启动设备，待设备再次就绪后才可进行数据传输
 - C. 定时轮询中，定时时间到后 CPU 会中断当前进程并唤醒等待进程
 - D. 该方式最大的问题在于会浪费大量的 CPU 时间，只适合慢速设备
10. 下列关于中断的叙述中，错误的是（ ）。
- A. 外部中断都是由硬件引起的中断，往往不具备可预测性和可重复性
 - B. 内部异常和不可屏蔽中断在关中断模式下依然可以得到 CPU 的响应
 - C. 向量中断的中断服务程序入口地址是中断软件提供的，可通过中断号查找
 - D. DMA 中断的响应优先于外设传送的中断请求，且中断屏蔽无法改变该优先级

二、填空题（每空 1 分，共 20 分）


1. 计算机中软件系统与硬件系统之间的界面和纽带是_____层。
2. 在 ALU 输出的若干状态标志位中，表示加法进位输出、减法借位输出或逻辑左移的溢出位是_____，表示有符号运算溢出的是_____。
3. IEEE754 中通常包括 3 个保留附加位：_____、_____、_____。
4. DRAM 利用存储电容的电荷表示数据，其定期补充电荷的过程称为_____。
5. 由于 CPU 执行的程序具有较强的_____，故可采用 cache 以提升系统性能。
6. 在写回法中，当 cache 的脏位为_____的某行被换出时，则将其直接丢弃。
7. 虚拟存储器中包含 3 类地址：_____、_____、_____。
8. 操作数偏移寻址方式中，_____方式获得操作数不需要指令访问寄存器。
9. 硬布线控制器采用_____技术实现，微程序控制器采用_____技术实现。
10. 在单总线结构中，从总线向寄存器锁存数据的使能信号属于_____微操作。
11. 一条垂直型微指令包含_____字段和地址码字段。
12. 在总线标准中，定义总线信号的传递方向体现了_____规范。
13. 内部异常中的_____属于硬件中断。
14. 在 DMA 的数据传输阶段中，_____负责维护内存地址和传输计数器。

三、简答题（每题 5 分，共 25 分）

1. 比较全相联映射与直接相联映射的区别。
2. RISC 相比 CISC 有哪些改进？
3. 比较总线集中式仲裁中的链式查询方式与独立请求方式的区别。
4. 中断响应的主要任务有哪些，目的分别是什么？响应周期能否被打断？
5. 比较中断技术与 DMA 方式的异同点。

四、计算题（共 35 分）

1. 采用 IEEE754 单精度浮点数格式计算 $0.625 - 12.25$ 的值。（6 分）
2. 某计算机指令系统采用 16 位定长指令字格式，操作码使用扩展编码方式，地址码为 4 位，包含一地址、二地址、三地址 3 种格式的指令。现已设计出三地址指令 m 条，一地址指令 n 条，则二地址指令最多有多少条？（6 分）
3. 某同步总线的时钟频率为 100MHz，总线宽度为 32 位，每次总线传输需要 1 个时钟周期，存储器的存储周期为 3 个时钟周期，请回答下列问题：
 - （1）求总线带宽（最大数据传输速率）；（3 分）
 - （2）求 CPU 从存储器中读一个存储字时总线的数据传输速率。（5 分）
4. 设 CPU 共有 16 根地址线，8 根数据线，并用 $MREQ\#$ 作访存控制信号（低电平有效），用 $R/W\#$ 作读写控制信号（高电平为读，低电平为写）。存储芯片地址空间分配为：最大 4K 地址空间为系统程序区，相邻的 4K 地址空间为系统程序工作区，最小 16K 地址空间为用户程序区。现用如下图所示芯片设计该存储器（门电路自定），请回答下列问题：
 - （1）该存储器的寻址空间多大？（3 分）
 - （2）指出选用的存储芯片类型及数量；（3 分）
 - （3）每个芯片的地址范围是什么？（3 分）
 - （4）画出该存储器结构及与 CPU 的连接图。（6 分）



参考答案

一、选择题

1. A

B 错：零地址指令无地址码字段

C 错：累加器是寄存器，具体完成算术与逻辑运算的部件是 ALU

D 错：运算器是冯·诺依曼计算机结构的中心

2. C

C 错：通过具体计算可知，仅 A 类指令数减少后，CPU 执行时间一定缩短

3. C

C 错：Intel x86 处理器采用小端方式，MIPS 处理器同时支持小端和大端方式。

4. B

B 错：前半句对。每个键值对还包含一个有效位用于表示当前键值对是否有效，有效位为 1 且比较结果相同才输出相应 Value 值和命中信号 hit。

5. C

C 错：进行地址转换时，往往同时查快表和慢表。如果查快表命中，就终止查慢表的过程。

6. A

A 错：对于定长指令，下一条指令地址在取值阶段即可给出；对于变长指令，需要经过指令译码得到指令实际字节长度后才能计算并修改 PC 的值。

7. D

D 错：MIPS 指令集中没有状态寄存器，条件分支指令依靠通用寄存器进行值的比较。

8. C

A 错：CPU 芯片内部寄存器之间的数据通路连接属于片内总线。

B 错：总线周期包括总线申请阶段、取址阶段、传输阶段和结束阶段 4 个阶段的时间。

D 错：PCI 总线属于常用系统总线，并非外部总线。

9. A

A 对：程序查询方式每次传送前都要查询设备状态，属于有条件传送方式。它是程序控制方式的一种，而程序控制方式是指输入输出完全依靠 CPU 执行程序实现的方式。

B 错：只有复杂设备查询流程需要两次循环查询设备状态的过程并接收 CPU 发送的命令；简单设备则无须发送命令，设备就绪后就可以直接进行数据传输。

C 错：定时时间到后，CPU 会执行定时中断服务程序，查询设备状态，如果设备准备好则唤醒等待进程，否则就继续定时查询。

D 错：程序查询方式在一些高速设备中也被普遍采用，例如最新的 NVMe SSD 硬盘在处理同步 I/O 时，就采用程序查询方式进行数据交互。但是需要注意，大部分情况下硬盘设备在高速传输时不适合采用轮询进行传输。

10. C

A 对：硬件中断是由硬件引起的中断，外部中断与内部异常中的终止异常都属于硬件中断。

B 对：外部中断可分为可屏蔽和不可屏蔽中断，由于不可屏蔽中断用于响应最紧急和最重要的事件（如掉电等），因此在关中断模式下也需要响应。而内部异常是发生在 CPU 内部的中断，由当前指令触发，中断允许位对它无效，无论是否关中断，CPU 都会立刻捕获并处理。

C 错：向量中断的中断服务程序入口是中断硬件提供的，设备发送中断请求时，通过硬件获取中断入口地址，即向量地址。在向量中断中，每一个设备的中断源都有一个唯一的中断编号与之对应，称为中断号，CPU 可以通过中断号快速查找中断服务程序的入口地址，实现程序的转移。

D 对：响应优先级：DMA 中断请求优先于 I/O 设备传送的中断请求。中断屏蔽技术只能动态调整处理优先级，使中断处理更加灵活，但是并不能改变 CPU 运行主程序时的中断响应优先级。

二、填空题

1. 指令集架构（传统机器 / ISA）
2. CF; OF
3. 保护位；舍入位；粘位
4. 刷新
5. 程序局部性
6. 0
7. 虚拟地址（虚地址）；主存物理地址（实地址）；磁盘存储器地址（磁盘地址 / 辅存地址）
8. 相对寻址
9. 时序逻辑；程序存储逻辑
10. 相容性
11. 微操作码
12. 电气
13. 终止异常（终止）
14. DMA 控制器（DMAC）

三、简答题

1.
 - ①前者主存数据块可以映射到 cache 的任意一行，利用率高；后者主存数据块只能映射到 cache 中的特定行，利用率低。
 - ②前者只要 cache 中有空行就不会引起冲突，冲突率低；后者 index 相同的所有主存块映射到 cache 中的同一行，cache 未满也可能发生数据冲突，冲突率高。
 - ③前者查找时需要多个比较电路并发比较，硬件成本较高，适合小容量 cache 使用；后者查找时只需要 1 个比较器，硬件成本较低，适合大容量 cache 使用。
 - ④前者需要用到替换算法；后者无需使用复杂的替换算法。

2.

- ①前者指令数量少且功能简单；后者指令系统复杂庞大。
- ②前者大部分指令可在一个时钟周期内完成；后者各种指令执行时间相差大。
- ③前者采用 **LOAD/STORE** 结构，在 **CPU** 内设置大量通用寄存器，只允许取数和存数指令访问主存；后者对访存指令不加限制。
- ④前者采用简单的指令格式和寻址方式，指令长度固定；后者指令格式和寻址方式多，指令字长不固定。
- ⑤前者采用硬布线控制逻辑，速度快；后者大多数采用微程序控制器，速度慢。

3.（答案由 AI 生成）

- ①控制线：链式仅 3 根，硬件简单；独立请求每个设备独立请求线，线路多、电路复杂。
- ②优先级：链式由硬件位置固定，不可调；独立请求可软件灵活设置优先级。
- ③仲裁速度：链式串行传递授权，速度慢；独立请求并行判优，速度快。
- ④可靠性：链式一处故障阻塞下游设备；独立请求各通道独立，故障互不干扰。

4.

分为关中断、保存断点、中断识别三步。关中断主要是为了保证保存断点和后续保护现场操作的完整性；保存断点是为了使中断服务结束后能正确返回断点。中断识别的任务是确定中断源并获取中断服务程序入口地址，从而执行中断服务程序。整个中断响应周期不可被打断。

5.

- ①二者均采用了“请求一应答”机制，但中断技术请求的是 **CPU** 时间，响应时机是指令周期结束时刻；**DMA** 方式请求的是总线控制权，响应时机可能是任何一个机器周期结束的时刻。
- ②中断技术中通过 **CPU** 执行程序进行实际数据传送，存在程序执行现场的保护和恢复问题；而 **DMA** 方式依靠额外硬件来实现数据传输，不改变 **CPU** 现场，不影响系统性能。
- ③**DMA** 方式仅用于数据传输；而中断技术不仅用于数据传输，还可以用于处理随机事件，提高计算机的灵活性。

四、计算题

1. 取自课后习题，需仿照书上例题写计算过程，答案略。

2. $256 - 16m - n/16$ (这里的 $n/16$ 向上取整)

3. (1) 400MB/s (2) 仿照书上例题改编：寻址阶段需要 1 个总线时钟周期；存储器读数据并传输到数据总线需要 1 个存储周期；CPU 从数据总线取走数据需要 1 个总线时钟周期。从主存读一个存储字的总时间为 50ns，数据传输速率为 $4B/50ns = 80MB/s$ 。

4. (1) 64KB (2) 最大 4K 地址空间为系统程序区，选用 2 片 $2K \times 8$ 位 ROM 芯片；相邻的 4K 地址空间为系统程序工作区，选用 2 片 $4K \times 4$ 位 RAM 芯片；最小 16K 地址空间为用户程序区，选用 2 片 $8K \times 8$ 位 RAM 芯片。

(3)

1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	}	最大 4K $2K \times 8$ 位 ROM 2 片
1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0		
1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1		
1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0		

1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1	}	相邻 4K $4K \times 4$ 位 RAM 2 片
1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0		

0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	}	最小 16K $8K \times 8$ 位 RAM 2 片
0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1		
0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0		
0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1		

(4) 略，以教材的画法为主。