МАШИНА ВЫЧИСЛИТЕЛЬНАЯ ЭЛЕКТРОННАЯ ПЕРСОНАЛЬНАЯ

ЕС1842

Техническое описание

Часть 2

Процессор

ЮИТС.466215.001 ТО1

1988

Лист 1

отсутствует в исходных сканах

СОДЕРЖАНИЕ

	Лист
1. Введение	4
2. Назначение и технические данные	5
3. Состав изделия	7
4. Устройство и работа изделия	8
4.1. Системная шина	9
4.2. Базовый микропроцессор и сопроцессор	15
4.3. Аппаратурно-программная эмуляция функций и режимов МП I80286	15а
4.4. Контроллер виртуальной памяти	22
4.5. Режимы адресации памяти	33
4.6. Адресация портов	43
4.7. Синхронизатор, блок управления синхронизацией	46
4.8. Оперативная память и постоянное запоминающее устройство	56
4.9. Таймер	62
4.10. Блок внешних прерываний	63
4.11. Прямой доступ к памяти	65
4.12. Управляющее оборудование	66
4.13. Часы-календарь реального времени	70
4.14. Адаптер клавиатуры	72

4.16. Адаптер параллельного интерфейса 164
4.17. Адаптер НГМД 171
5. Базовая система управления вводом-выводом 195
5.1. Состав и назначение 195
5.2. Программы тестирования и инициализации, выполняемые по сбросу системы 196
5.3. Программы обработки прерываний 199
5.4. Программы обслуживания устройства ввода-вывода, сервисные программы 200б
Перечень принятых сокращений 229

1. ВВЕДЕНИЕ

1.1. Настоящее техническое описание содержит технические характеристики, состав и основные принципы функционирования процессора.

1.2. Настоящее техническое описание действительно для процессора ЕС1842.Е022 ЮИТС.467444.004 и распространяется на исполнения машины вычислительной электронной персональной ЕС1842 (ПЭВМ), указанные в документе "Машина вычислительная электронная персональная ЕС1842. Техническое описание. Часть 1. Общие сведения" ЮИТС.466215.001 ТО.

2. НАЗНАЧЕНИЕ И ТЕХНИЧЕСКИЕ ДАННЫЕ

2.1. Процессор предназначен для выполнения команд ПЭВМ. Процессор размещается на плате размером 260x380x16 mm и имеет следующие основные технические характеристики:

- базовый микропроцессор КР1810ВМ86М с основной тактовой частотой 8 MHz (быстродействие $2x10^6$ операций типа "Регистр - регистр" в секунду, разрядность 16 bits);
- оперативная память (ОП) емкостью 1M bytes;
- постоянное запоминающее устройство емкостью 32K bytes;
- прямой доступ к памяти (ПДП) по четырем каналам;
- расширенный и виртуальный режимы адресации ОП, (23 разряда физического адреса - до 8M bytes);
- 15 уровней внешних прерываний;
- возможность подключения 2 НГМД емкостью 360K bytes со скоростью обмена 250 kbits/s;
- возможность подключения НМД емкостью 10M bytes со скоростью обмена 5 Mbits/s.

2.2. Адаптер параллельного интерфейса предназначен для организации подключения к ПЭВМ печатающих устройств, использующих интерфейс типа ИРПР-М.

2.3. Адаптер клавиатуры предназначен для организации интерфейса связи ПЭВМ с клавиатурой.

2.4. Синхронизатор вырабатывает серии тактовых импульсов для процессора и системной шины, сигнал системного сброса SRESET (RESET) и сигнал готовности RDY для МП и сопроцессора.

2.5. Блок таймера вырабатывает для процессора три серии импульсных сигналов, частота и скважность которых определяются программированием трех каналов таймера, определяемых как канал 0,

канал 1 и канал 2. Для программирования таймера используются команды обращения к портам таймера 040-043.

Таймер реализован на микросхеме КР580ВИ53 бКО.348.745-10 ТУ.

2.6. Блок внешних прерываний обеспечивает обработку 15 запросов внешних маскируемых прерываний. Аппаратурно блок реализован на двух, объединенных каскадно, контроллерах внешних прерываний КР1810ВН59А бКО.348.800-01 ТУ, один из которых является главным, а другой - вспомогательным.

2.7. Контроллер виртуальной памяти (КВП) поддерживает возможность управления ОП большого объема (более 1М bytes) и эмуляцию архитектуры микропроцессора I80286.

3. СОСТАВ ИЗДЕЛИЯ

3.1. Структура процессора представлена на рис. 3.1. В состав процессора входят следующие функциональные части:

микропроцессор КР1810ВМ86М;

арифметический сопроцессор КМ1810ВМ87;

оперативная память (ОП);

постоянное запоминающее устройство (ПЗУ);

таймер;

часы;

адаптер НГМД;

адаптер интерфейса параллельного;

адаптер клавиатуры;

синхронизатор;

контроллер виртуальной памяти;

управляющие регистры;

блок прямого доступа к памяти (ПДП);

узел NMI;

блок управления шиной;

узел управления ОП;

узел управления ПЗУ;

блок управления синхронизацией;

регистры адреса;

буферы адреса и данных;

узел управления конвертированием.

Структура процессора




Рис. 3.1

					ЮИТС.466215.001 ТО1	Лист
1	Зам.	EI.20277		12.12.88		8
Изм.	Лист	№ докум.	Подп.	Дата		

4. УСТРОЙСТВО И РАБОТА ИЗДЕЛИЯ

4.1. Системная шина

4.1.1. Системная шина логически представляет собой набор сигналов, обеспечивающих обмен данными между МП, ОП, портами и адаптерами ввода-вывода.

Набор сигналов системной шины можно условно разделить на три шины: шину адреса (SA), шину данных (SD) и шину управления.

Буфер данных AD<->SD (см. рис. 3.1) служит для согласования шины адреса и данных микропроцессора AD с системной шиной данных SD, а также для необходимой коммутации байтов и конвертирования. Буферы данных XD<->SD, XD<->ZD, YD<->XD, SD<->MD служат для развязки линий шины данных по нагрузкам.

Сигналы системной шины выведены на соединители. Для подключения модулей (дополнительных адаптеров). На плате процессора установлено 7 соединителей системной шины - 6 соединителей СНП59-96 и один соединитель IBM PC/XT.

Распределение контактов системной шины в соединителе СНП59-96 приведено в табл. 4.1, а в соединителе IBM PC/XT - в табл. 4.1а.

К системной шине могут подключаться электронные модули (адаптеры) как с двухбайтной, так и с однобайтной шиной данных. Причем, однобайтная шина данных должна подключаться к SD0-SD7.

Узел управления конвертированием данных в системной шине обеспечивает полную совместимость с однобайтной шиной данных подключенных адаптеров. Собственно конвертирование данных производится в буфере данных AD-SD. Процедура конвертирования заключается в преобразовании цикла шинной команды записи (чтения) слова с четным адресом (SA0=0) в два последовательных цикла записи (чтения) байтов - сначала четного, затем нечетного.

При выполнении такой команды чтения первый (четный) байт запоминается в буфере данных, а во время второго цикла чтения оба байта в виде слова передаются через шину AD в микропроцессор.

Более простая процедура конвертирования реализуется в цикле шинной команды записи (чтения) байта с нечетным адресом и заключается в передаче байта из SD0-SD7 в SD8-SD15 при записи и в обратном направлении при чтении.

Следует помнить, что указанные процедуры выполняются для однобайтных средств, подключенных к шине SD0-SD7 по умолчанию, т.е., если данное средство не использует линии системной шины -I/O CS16 или -MEM CS16, по которым производится отмена конвертирования.

Любое двухбайтное средство, подключенное к системной шине должно использовать сигналы -I/O CS16 или -MEM CS16 для отмены конвертирования.

Двухбайтные средства, находящиеся внутри процессора (ОП, ПЗУ), используют для отмены конвертирования сигналы -RAM SEL, -ROM.

Таблица 4.1

Контакт СНП	Сигнал
A01	-I/O CH CK
A02	SD7
A03	SD6
A04	SD5
A05	SD4
A06	SD3
A07	SD2
A08	SD1

Продолжение табл. 4.1

Контакт СНП	Сигнал
B01	+5V
B02	-I/O CS16
B03	GND
B04	-MEM CS16
B05	ERAM
B06	
B07	GND
B08	SA22

Продолжение табл. 4.1

Контакт СНП	Сигнал
C01	+12V
C02	SRESET
C03	IRQ10
C04	IRQ9
C05	НМД
C06	
C07	-12V
C08	-0WS

Продолжение табл. 4.1

Контакт СНП	Сигнал
A09	SD0
A10	I/O CH RDY
A11	SAEN
A12	SA19
A13	SA18
A14	SA17
A15	SA16
A16	SA15
A17	SA14
A18	SA13
A19	SA12
A20	SA11
A21	SA10
A22	SA9
A23	SA8
A24	SA7
A25	SA6
A26	SA5
A27	SA4
A28	SA3
A29	SA2
A30	SA1
A31	SA0
A32	-SBHE

Продолжение табл. 4.1

Контакт СНП	Сигнал
B09	SA21
B10	SA20
B11	GND
B12	-XX ROM
B13	-XX RAM
B14	
B15	GND
B16	SPKR IN
B17	SPKR DATA
B18	
B19	GND
B20	-СБРОС
B21	SD8
B22	SD9
B23	GND
B24	SD10
B25	SD11
B26	SD12
B27	GND
B28	SD13
B29	SD14
B30	GND
B31	SD15
B32	+5V

Продолжение табл. 4.1

Контакт СНП	Сигнал
C09	IRQ11
C10	IRQ12
C11	-SMEMW
C12	-SMEMR
C13	-SIOW
C14	-SIOR
C15	-DACK3
C16	DRQ3
C17	-DACK1
C18	DRQ1
C19	-DACK0
C20	SCLK
C21	IRQ7
C22	
C23	IRQ5
C24	IRQ4
C25	IRQ3
C26	
C27	T/C
C28	SALE
C29	IRQ15
C30	SOSC
C31	IRQ14
C32	+12V

Таблица 4.1а

Контакт	Сигнал
A01	-I/O CH CK
A02	SD7
A03	SD6
A04	SD5
A05	SD4
A06	SD3
A07	SD2
A08	SD1
A09	SD0
A10	+I/O CH RDY
A11	SAEN
A12	SA19
A13	SA18
A14	SA17
A15	SA16
A16	SA15
A17	SA14
A18	SA13
A19	SA12
A20	SA11
A21	SA10
A22	SA9
A23	SA8
A24	SA7
A25	SA6
A26	SA5

Продолжение табл. 4.1а

Контакт	Сигнал
B01	GND
B02	SRESET
B03	+5V
B04	IRQ9
B05	
B06	
B07	-12V
B08	
B09	+12V
B10	GND
B11	-MEMW
B12	-MEMR
B13	-SIOW
B14	-SIOR
B15	-DACK3
B16	DRQ3
B17	-DACK1
B18	DRQ1
B19	-DACK0
B20	SCLK
B21	IRQ7
B22	
B23	IRQ5
B24	IRQ4
B25	IRQ3
B26	

Продолжение табл. 4.1а

Контакт	Сигнал
A27	SA4
A28	SA3
A29	SA2
A30	SA1
A31	SA0

Продолжение табл. 4.1а

Контакт	Сигнал
B27	T/C
B28	SALE
B29	+5V
B30	OSC VIDEO
B31	GND

В табл. 4.2 приводится краткое описание назначения сигнальных линий шины. Направление сигналов в соединителе указано относительно процессора.

Таблица 4.2

Сигнал	Назначение
-SBHE (вых)	Разрешение передачи старшего байта данных. Совместно с младшим разрядом адреса A0 определяет формат данных, передаваемых по шине
SA0-SA22 (вых)	Шина адреса. Адресные линии от SA0 до SA22 используются для адресации памяти и портов ввода-вывода и обеспечивают адресное пространство ОП 8М байт. При дешифрации портов используются только 10 младших разрядов адреса (SA0-SA9)
SD0-SD15(вх/вых)	Шина данных. SD0-SD7-младший байт, SD8-SD15 - старший байт. Адаптеры с однобайтной шиной должны использовать только линии SD0-SD7

Продолжение табл. 4.2

Сигнал	Назначение
-SIOR, (вых) -SIOW, -SMEMR,-SMEMW	Команды системной шины: SIOR,SIOW - чтение, запись порта ввода/вывода; SMEMR SMEMW - чтение,запись памяти
-MEMR, (вых) -MEMW	Команды системной шины соединителя IBM PC/XT: MEMR - чтение памяти; MEMW - запись в память. Эти сигналы не вырабатываются при значении адреса выше 1М байта (SA20-SA22 не равны 000)
IRQ3-5, IRQ7,(вх) IRQ9-12, IRQ14, IRQ15	Линии запросов на внешние маскируемые прерывания, поступающие от адаптеров, подключенных к системной шине. В процессоре запросы фиксируются по наличию положительного фронта сигнала. Сигналы запросов IRQ0-IRQ2, IRQ6-IRQ8, IRQ13 вырабатываются внутри процессора и на системную шину не выводятся
DRQ1, DRQ3 (вх)	Линии запросов на обслуживание соответствующим каналом прямого доступа к памяти. Сигнал должен оставаться активным до тех пор, пока не активизируется соответствующая линия подтверждения захвата системной шины каналом ПДП(DACK1, DACK3). Сигналы DRQ0 и DRQ2 вырабатываются внутри процессора
-DACK0, (вых) -DACK1, -DACK3	Линии подтверждения захвата системной шины соответствующим каналом ПДП. Используются модулями, подключаемыми к системной шине, для разрешения передачи информации в шину данных или приема данных из шины по запросам DRQ1, DRQ3.

Сигнал	Назначение
	-DACK0 используется для регенерации ОП. -DACK2 используется внутри процессора.
T/C (вых)	Конец передачи ПДП. При передаче массивов данных по каналам ПДП активизация этой линии (высокий уровень) указывает на выполнение последнего цикла передачи и прекращения обмена по активному каналу ПДП
SAEN (вых)	Разрешение адреса ПДП. Активизацией этой линии (высокий уровень) процессор сигнализирует модулям о выполнении системной шиной цикла передачи по каналу ПДП. В адаптерах по активному сигналу SAEN должна блокироваться дешифрация адресов портов
SALE (вых)	Строб адреса. Сигнал активен (импульс положительной полярности) в момент выдачи процессором действительного адреса, в каждом шинном цикле по инициативе микропроцессора. По заднему фронту SALE, при необходимости, можно производить запоминание адреса, действительного на шине адреса. Однако следует иметь в виду, что при конфликте на шине между микропроцессором и контроллером ПДП сигнал SALE может вырабатываться во время активного сигнала SAEN. В этом случае на шине адреса действителен адрес ПДП, а адрес, относящийся к шинному циклу микропроцессора, становится действительным по окончанию сигнала SAEN

Продолжение табл. 4.2

Сигнал	Назначение
SRESET (вых)	Сброс ПЭВМ по включению питания и нажатии кнопки СБРОС
SOSC (вых)	Тактовый сигнал системной шины (частота равна 12 MHz, скважность - 2)
OSC VIDEO (вых)	Тактовый сигнал для адаптера видеомонитора. Частота равна 14,31818MHz,скважность - 2
SCLK (вых)	Основной тактовый сигнал процессора. Скважность равна 3, в первом режиме синхронизации имеет частоту 8 MHz,во втором режиме - 4 MHz
I/O CH RDY (вх)	Готовность канала ввода/вывода. Эта линия используется адаптерами устройств ввода/вывода при необходимости удлинения цикла передачи данных по системной шине. Для удлинения цикла передачи адаптер при распознавании относящейся к нему команды системной шины переводит свой выход I/O CH RDY из высокоимпедансного состояния в низкий уровень на время необходимого удлинения цикла. Время удлинения не должно превышать период циклов регенерации памяти
-I/O CH CK (вх)	Сигнал ошибки канала ввода/вывода. Эта линия используется внутренним аппаратурным контролем адаптеров, подключенных к системной шине для сообщения процессору сигнала об ошибке. При отсутствии сигнала об ошибке адаптеры должны поддерживать свой выход -I/O CH CK в высокоимпедансном состоянии, а при наличии ошибки

Продолжение табл. 4.2

Сигнал	Назначение
	переводить его в низкий уровень. По этому сигналу в процессоре формируется запрос на прерывание NMI и происходит прерывание с кодом типа 2
-I/O CS16 (вх)	Сигнал процессору о том, что адрес в текущем цикле шины относится к 16-разрядному порту
ERAM (вых)	Разрешение записи в память. При отсутствии этого сигнала (низкий уровень) должна блокироваться запись по команде шины SMEMW
-0WS (вх)	Сигнал сброса тактов ожидания в текущем цикле шины. При необходимости отмены тактов ожидания,адаптер активизирует эту линию, переводя свой выход 0WS из высокоимпедансного состояния в низкий уровень по командам шины
-MEM CS 16 (вх)	Сигнал процессору о том, что адрес в текущем цикле шины относится к 16-разрядной памяти
SPKR IN (вх)	Линии звуковых сигналов, используемые при под-
SPKR DATA (вых)	ключении синтезатора речевых сообщений
-XX ROM (вх)	Сигналы блокировки ПЗУ и ОП процессора.
-XX RAM (вх)	Используются при подключении диагностического оборудования
НМД (вх)	Сигнал из адаптера НМД,индицирующий его выборку

4.2. Базовый микропроцессор и сопроцессор

4.2.1. Базовый микропроцессор работает в максимальном режиме с тактовой частотой 8 MHz или 4 MHz в зависимости от режима синхронизатора и управляет системной шиной с помощью блока управления шиной.

МП и сопроцессор имеют 20-разрядную шину адреса AD. С помощью 20-разрядной шины адреса AD адресуется 1M bytes ОП в реальном режиме адресации. В этом режиме на системной шине старшие разряды адреса SA20-SA22 аппаратурно дополняются нулями в буфере адреса. Процессор может поставляться с арифметическим сопроцессором или без него. Если сопроцессор не установлен в плате процессора, то с помощью конфигуратора (см. описание порта 62) устанавливаются первый режим синхронизатора (тактовая частота МП-8 MHz) и признак отсутствия сопроцессора. При установке в плату сопроцессора с максимальной тактовой частотой не менее 8 MHz в конфигураторе устанавливается признак наличия сопроцессора и первый режим синхронизатора, а если максимальная тактовая частота сопроцессора меньше 8 MHz, то устанавливается второй режим синхронизатора (тактовая частота МП равна 4 MHz).

4.3. Аппаратурно-программная эмуляция функций и режимов МП I80286

4.3.1. Для обеспечения аппаратно-программной эмуляции функций и режимов МП I80286 в ПЭВМ используется комплекс, состоящий из модернизированного КМ1810ВМ86 бКО.348.800-07 ТУ, контроллера виртуальной памяти (КВП) и программного эмулятора, который может работать в трех режимах адресации памяти: реальном, расширенном реальном и виртуальном с защитой.

4.3.2. Модернизация микропроцессора КМ1810ВМ86, включает в себя введение следующих качеств:

- дополнительные управляющие признаки в регистре FLAG;
- аппаратурная реализация команд PUSHA, POPA, PUSHI, LEAVE, INS и OUTS;
- возможность модифицировать выполнение команд IRET, CLD, CLI, STD, STI;
- блокировка сложения содержимого сегментного регистра с эффективным адресом операнда или с содержимым регистра IP в виртуальном режиме;

- прерывание по недействительному коду операции в реальном и виртуальном режимах;

- прерывание при обнаружении изменения содержимого сегментного регистра в виртуальном режиме;

- возможность прерывания при обнаружении команды ESC в реальном и виртуальном режимах;

- прерывание при декодировании команд IN, OUT, INS, OUTS в виртуальном режиме;

- фиксирование адреса непосредственно следующей команды в регистре IP при прерываниях в виртуальном режиме;

- аппаратурная поддержка переключения контекста стека при прерываниях в виртуальном режиме.

4.3.3. Механизм дополнительных прерываний имеет выход на определенные векторы прерываний:

вектор 05 - прерывание по изменению содержимого сегментного регистра;

вектор 06 - прерывание по недействительному коду операции;

вектор 07 - прерывание по эмуляции команды ESC.

Разряды 14 - 13 регистра FLAG (рис 4.1) представляют собой триггеры управления новыми режимами:

триггер VF - режим расширенной (виртуальной) адресации памяти, обеспечивающий увеличение разрядности адреса реальной памяти до 24 разрядов;

триггер MF - режим эмуляции команд ESC, который обеспечивает эмуляцию команд сопроцессоров в случае их отсутствия либо в случае, когда их контекст принадлежит другой задаче.

Эти триггеры управляются аналогично триггеру TF.

До прерывания состояние разрядов FLAG[14 - 13] следующее:

11 - обычный реальный режим;

10 - режим эмуляции команд ESC;

01 - режим виртуальной (расширенной) адресации;

00 - режим виртуальной (расширенной) адресации с эмуляцией команд ESC.

Во время выхода на прерывания состояние всех флажков в регистре FLAG сохраняется в стеке, включая триггеры VF и MF, и устанавливается обычный реальный режим (FLAG[14 - 13]=11).

Регистр флажков FLAG

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
x	VF	MF	x	OF	DF	IF	TF	SF	ZF	x	AF	x	PF	x	CF

CF - перенос

PF - паритет

AF - вспомогательный перенос

ZF - нулевой результат

SF - знак

TF - пошаговый режим

IF - разрешение маскируемого прерывания

DF - направление

OF - переполнение

MF - режим эмуляции команд ESC

VF - режим виртуальной (расширенной) адресации

Рис 4.1

При этом, все другие прерывания запрещаются с активизацией триггера NF (запрет всех прерываний). Выполняется сброс признаков VF и MF. Для предотвращения нарушения программной среды в результате этих прерываний регистры FLAG, CS и IP сохраняются в специальном стеке (SS':SP'), т.е. введены дополнительные регистры SS' и SP', образующие с регистрами SS и SP взаимоисключающую пару

регистров. А во время выполнения команды IRET (при активном триггере NF) регистры IP, CS и FLAG восстанавливаются из специального стека (SS':SP') и восстанавливается действие основного стека (SS:SP).

Прерываемая команда выполняется. Причем, содержимое регистра IP, сохраненное в специальном стеке, равно старому плюс длина прерываемой команды. Контроллер виртуальной памяти (КВП) содержит информацию о длине команды с учетом всех префиксов.

4.3.4. Для запуска новых режимов введен префикс 'F1', который вызывает следующие действия в командах IRET, CLD, STD, CLI и STI:

- команда IRET может изменять триггеры VF и MF;
- команда CLI активизирует регистр SP;
- команда STI активизирует регистр SP';
- команда CLD сбрасывает триггер MF;
- команда STD активизирует триггер MF.

При обнаружении кодов операций 62 - 67, 69, 6B, 0F, C0-C1 и C8 возникает прерывание по недействительному коду операции. Прерываемая команда - однобайтная команда. Механизм прерывания рассмотрен в п. 4.3.3.

При обработке прерывания выполняется эмуляция необходимой команды в программе-обработчике прерываний.

Примечание. Если активен триггер VF, то возникает прерывание по недействительному коду операции при обнаружении команд CLI, STI, PUSHF, POPF, IN, OUT, INS и OUTS.

4.3.5. Поддержка режима виртуальной (расширенной) адресации памяти реализуется с помощью программной эмуляции, КВП и следующих действий микропроцессора КМ1810ВМ86 при активном триггере VF:

- блокировка сложения содержимого сегментного регистра с содержимым регистра IP или с эффективным адресом операнда в команде;

- прерывание при обнаружении изменения содержимого сегментного регистра. Механизм прерывания рассмотрен в п. 4.3.3.

Изменение сегментного регистра возможно в следующих случаях:

- межсегментный переход в командах JMP, CALL и RET;
- выполнение команды IRET;
- выполнение команды MOV с записью в сегментный регистр;
- выполнение команды POP с записью в сегментный регистр;
- выполнение команд LDS и LES.

При активном триггере VF все внешние и внутренние прерывания (аппаратурные и программные) сохраняют информацию в специальном стеке (SS':SP'), сбрасывают триггеры VF и MF и выходят на соответствующий вектор с активизацией триггера NF.

Появление команды ESC при активном триггере MF вызовет прерывание по эмуляции команд ESC. Прерываемая команда - однобайтная команда.

В обычном реальном режиме микропроцессор КМ1810ВМ86 имеет новые дополнительные качества:

- прерывание по недействительному коду операции;
- возможность прерывания по команде ESC;
- новые регистры SS' и SP', образующие с регистрами SS и SP взаимоисключающую пару регистров.

4.3.6. Известно, что существуют различия в выполнении определенных команд в микропроцессорах I80286 и КМ1810ВМ86. С помощью программной эмуляции режимов и функций I80286 на основе модернизированного КМ1810ВМ86 и КВП одни различия разрешаются, а другие - нет:

- счетчик сдвигов в командах Shift/Rotate I80286 ограничен. Перед выполнением основной операции в этих командах производится операция AND над счетчиком сдвига (регистр CL или байт в самой

команде) и константой 1FH, т.е. максимальное число сдвигов равно 31. Это различие возможно разрешить только для команд Shift/Rotate, использующих в качестве счетчика байт в самой команде, так как эти команды имеют программную эмуляцию;

- команда PUSH SP I80286 заносит в стек содержимое регистра SP, которое было до выполнения этой команды. А команда PUSH КМ1810ВМ86 заносит содержимое регистра SP, уменьшенное на 2;

- в режиме реальной адресации 4 старшие разряда регистра FLAG в I80286 имеют значение 0000, а в КМ1810ВМ86 - 1111;

- в команде IDIV I80286 не возникает особый случай деления, если частное равно 8000H (операция над словом) или 80H (операция над байтом). В этом случае частное равно максимальному по абсолютной величине отрицательному числу. Данная ситуация разрешима для КМ1810ВМ86 в режиме виртуальной адресации с помощью первой фазы обработки прерывания по особому случаю деления, которая выполняет проверку значения частного на максимальное по абсолютной величине отрицательное число перед передачей управления во вторую фазу обработки. Причем, при возникновении особого случая деления частное и остаток не определены, т.е. первый операнд (делимое) имеет исходное значение;

- особый случай деления в I80286 - восстанавливаемый, т.е. сохраняется адрес команды деления с учетом всех префиксов, а в КМ1810ВМ86 - нет, так как сохраняется адрес следующей команды. Это разрешимо в режиме виртуальной адресации с помощью первой фазы обработки прерываний на основе информации из КВП;

- в I80286 выход за пределы сегмента вызывает особый случай, а в КМ1810ВМ86 этот контроль обеспечивается с помощью КВП только в режиме виртуальной адресации;

- в реальном режиме после команд MOV/POP DS/ES I80286 возможно прерывание, а после команд MOV/POP SS I80286 и команд MOV/POP DS/ES/SS КМ1810ВМ86 - нет;

- в I80286 длина команды с учетом всех префиксов не может превышать 10 bytes, а в КМ1810ВМ86 нет ограничений на длину команды.

Организация режима виртуальной адресации с защитой на основе модернизированного КМ1810ВМ86 и КВП по сравнению с I80286 имеет следующие ограничения:

адрес базы сегментов кодов или данных должен быть четным;

прерывание по защите не происходит, если выполняется команда HLT с ненулевым CPL;

запрещена запись в реальную память по адресам 0-3FFh, так как в этой области расположена первичная таблица векторов;

граница сегмента SS должна быть четной.

Введение дополнительных прерываний, обслуживающих эмуляцию, подразумевает не изменение входов, которые соответствуют векторам 2, 5, 6, 7 в таблице векторов, расположенной в реальной памяти по адресам 0-3FFH.

Для нормального функционирования модернизированного КМ1810ВМ86 и КВП предлагаются следующие рекомендации по программированию:

не хранить промежуточные результаты в сегментных регистрах;

не использовать перекрытие сегментов;

не использовать модификацию внутри сегмента кодов;

так как размер сегмента может быть меньше 64K bytes, то не использовать метки конца сегмента для доступа к свободной области памяти, т.е. смещение не должно вызывать выход за границу сегмента;

использовать для доступа к функциям операционных систем межсегментные вызовы;

- размещать таблицы дескрипторов и TSS в первом мегабайте адресного пространства реальной памяти;

- не использовать незадействованные коды операций для получения события "нет операции". Не использовать команды MOV/POP CS;

- значение в регистре SP должно быть всегда четным и таким, чтобы не было выхода за границу стекового сегмента при выполнении операций, использующих стек.

4.4. Контроллер виртуальной памяти

4.4.1. Основными функциями контроллера виртуальной памяти (КВП) являются:

- формирование реального адреса с помощью сложения базового адреса сегмента, находящегося в кэш-памяти дескрипторов КВП, со смещением адреса (эффективный адрес операнда в команде или содержимое регистра IP);

- проверка на принадлежность этого смещения адреса диапазону адресов сегмента;

- проверка некоторых элементов байта правил доступа дескриптора (разрешение записи в сегмент);

- сохранение информации о прерванной команде с учетом всех префиксов;

- запрос на прерывание с выходом на NMI в случае нарушения правил доступа или непринадлежности смещения адреса диапазону адресов сегмента;

- запрос на прерывание с выходом на NMI при записи в память по реальным адресам 0-3FFh;

- запрос на прерывание с выходом на NMI по командам FSTENV, FLDENV, FSAVE, FRSTOR.

Доступ к КВП производится с помощью механизма портов ввода-вывода.

Порт управления (рис. 4.2) предназначен для управления функциями КВП и доступом к кэш-памяти дескрипторов. Разрешена только запись в этот порт.

Назначение разрядов порта управления следующее:

INTE - 0 - разрешение прерывания при записи в память по реальным адресам 0-3FFh;

1 - запрещение прерывания при записи в память по реальным адресам 0-3FFh;

VF - режим виртуальной (расширенной) адресации памяти. Если VF=1, то КВП выполняет сложение базового адреса сегмента со смещением адреса;

S4,S3 - доступ к дескрипторам в кэш-памяти дескрипторов:


10 - к дескриптору селектора CS;

11 - к дескриптору селектора DS;

00 - к дескриптору селектора ES;

01 - к дескриптору селектора SS.

Порт управления КВП



Адрес порта C8h

Рис. 4.2

В КВП имеется кэш-память дескрипторов длиной 24 bytes , состоящая из четырех групп регистров (рис. 4.3). В каждый момент времени кэш-память дескрипторов содержит дескрипторы сегментов, которые соответствуют селекторам CS, DS, ES и SS.

Дескриптор состоит из трех частей:

базовый адрес сегмента (24 разряда), участвующий в

формировании реального адреса памяти путем сложения со смещением из микропроцессора (должен быть всегда четным);

- граница адреса (16 разрядов), определяющая диапазон адресов сегмента (рис. 4.4). Граница сегмента SS должна быть четной;

- байт правил доступа (8 разрядов), используемый в проверке возможности записи в сегмент данных и принадлежности смещения адреса к диапазону адресов данного сегмента.

Кэш-память дескрипторов КВП

	Адрес порта C2h 15 0	Адрес порта C4h 15 0	Адрес порта C0h 15 8	4	3	2	1	0
CS	Граница 15-0	База 15-0	База 23-16	S	E	ED	W	
DS	Граница 15-0	База 15-0	База 23-16	S	E	ED	W	
ES	Граница 15-0	База 15-0	База 23-16	S	E	ED	W	
SS	Граница 15-0	База 15-0	База 23-16	S	E	ED	W	

S=1 - сегмент кодов или данных

S=0 - системный сегмент или шлюз

E=0 - сегмент данных

E=1 - сегмент кодов

ED=0 - верхняя граница

ED=1 - нижняя граница

W=0 - запрещена запись в сегмент данных или чтение из сегмента кодов

W=1 - разрешена запись в сегмент данных или чтение из сегмента кодов

Рис. 4.3

В зависимости от содержимого порта управления КВП определяется доступ через порты кэш-памяти дескрипторов к дескрипторам определенных сегментов. Возможны запись и считывание всех портов дескрипторов.



Рис. 4.4

Информацию о прерванной команде можно получить из КВП с помощью портов кода команды и префиксов.

Порт кода команды (рис. 4.5) всегда содержит первые два байта прерванной команды, которые обеспечивают определение типа команды. При обращении к этому порту в начале считывается первый байт, а затем - второй.

Порт префиксов (рис. 4.6) имеет информацию о префиксах, которые предшествуют прерванной команде. Наличие префикса определяется единичным значением соответствующего разряда порта. Этот порт содержит причину прерывания и код длины прерванной команды.

Порт кода команды КВП

Адрес порта CEh

Второй байт	Первый байт

15 8 7 0

Рис. 4.5

Порт префиксов КВП

Адрес порта C8h

15	14	13	12	11	10 9 8	7	6	5	4	3	2	1	0
		*1		*2	Код длины	REP Z	REP NZ	F1	*0	CS	DS	ES	SS

*0 - LOCK

*1 - команды FLDENV, FSTENV, FSAVE, FRSTOR

*2 - нарушение правил доступа

Рис. 4.6

Команда, прерываемая с помощью КВП, выполняется полностью, но блокируется запись результата в память.

В табл. 4.3 приведено описание контактов КВП.

Таблица 4.3

Имя конт.	Направ-ление	Номер конт.	Описание
AD0-AD15	Вход-выход	78-81, 83-85, 87-89, 92-97	Входная шина. Соответствует шине AD микропроцессора. В такте T1 шинного цикла на ней находится адрес обращения, в такте предшествующем T4 - данные

Имя конт.	Направ-ление	Номер конт.	Описание
			При активизации сигнала DIAG шина AD становится выходом, отображая состояние внутреннего регистра адреса (RA)
XD0-XD7	Выход	51,48, 45,42, 40,37, 34,31	Выходная шина данных. По этой шине можно считать состояние внутренних портов КВП. Выходы буферных элементов находятся в третьем состоянии и активизируются в момент обращения к КВП по чтению (диапазон адресов 0C0-0CF). Обращение к портам по чтению должно состоять из двух команд чтения порта. При этом в первой команде будет прочитан младший байт, а во второй-старший. Механизм выдачи управляется триггером TBYTE, который изменяет состояние по каждой команде чтения
A0-A23	Выход	57-64, 18-25, 9-16	Шина преобразованного адреса. Является выходом сумматора, на входы которого поступают виртуальный адрес с RA и база выбранного сегмента из КЭШа дескрипторов
ALE	Вход	86	Сигнал занесения адреса с шины AD во внутренний регистр адреса. Активен высоким

Имя конт.	Направ-ление	Номер конт.	Описание
AEN (AE)	Вход	56	Сигнал разрешения захвата шины. По этому сигналу блокируются все процессы в КВП, т.е. запрещается запись во все внутренние элементы памяти, переводятся в пассивное состояние выходы
A16/S3, A17/S4 (S3,S4)	Вход	98,99	Эти сигналы управляют выбором части сегментного регистра КЭШа дескрипторов (часть: байт правил доступа и старший байт базы сегмента)
S3,S4 (SB3,SB4)	Вход	67,66	По функции сигналы аналогичны S3 и S4, но относятся к оставшейся части регистров КЭШа (см. рис.4.3)
A19/S6 (SA6)	Вход	28	В тактах T2 и T3 низкий уровень на этом контакте означает, что шину занял микропроцессор. В этом случае может быть переписано состояние триггера NF в триггер NF2
RESET (SR)	Вход	27	Сигнал системного сброса
NF (FL)	Вход-выход	2	Низкий уровень на этом контакте в такте T1 означает, что микропроцессор находится в режиме обработки прерывания. При активном сигнале DIAG на этом

Имя конт.	Направ-ление	Номер конт.	Описание
			контакте индицируется состояние вну-треннего триггера NF
S2,S1,S0 (SA2,SA1, SA0)	Вход, Вход-выход, Вход-выход	3,6, 4	Сигналы состояния микропроцессора. Сигналы S1 и S0 при активном сигнале DIAG индицируют состояние внутренних триггеров S1 и S2&(-S0)
QS1,QS0 (BF1,BF0)	Вход-выход	38,39	Сигналы состояния очереди команд микропроцессора. При активном сигнале DIAG на этих контактах индицируется состояние нулевого и первого разрядов счетчика выборки из очереди команд
BHE/S7 (BY)	Вход	68	Сигнал разрешения старшего байта
RAM PCK (ERM)	Вход-выход	50	Сигнал ошибки паритета памяти. При активном сигнале COD на этом сигнале индицируется состояние триггера управ-ления байтом выдачи TBYTE
I/O CH CK (IO ER)	Вход-выход	55	Сигнал ошибки паритета ввода-вывода. При активном сигнале COD на этом кон-такте индицируется состояние триггера маскирования прерывания TNMI (порт 70)

Имя конт.	Направ-ление	Номер конт.	Описание
IOR (IO RD)	Вход	30	Сигнал чтения порта. Активен низким в тактах T2 и T3
IOW (IO WR)	Вход	36	Сигнал записи в порт. Активен низким в такте T3
MEMR (RDM)	Вход	29	Сигнал чтения памяти. Активен низким в тактах T2 и T3
MEMW (WRM)	Вход	35	Сигнал записи в память. Активен низким в такте T3
DIAG (COD)	Вход	26	Сигнал диагностического режима. В этом режиме можно определить состояние некоторых внутренних триггеров
VBR (SE)	Вход	82	В диагностическом режиме, когда он пассивен, на контактах AD4-AD2 индицируются разряды 4-2 регистра адреса, когда он активен, на этих контактах индицируется состояние порта управления CPORT
CLK86/87 (SYN)	Вход	44	Системный синхросигнал
NCLK (RPC)	Вход	43	Сдвинутый системный синхросигнал
DMA CS (CS IOM)	Выход	72	Выход дешифратора. Область адресов 000-01F. Активен низким. Возможен при пассивном AEN

Имя конт.	Направ-ление	Номер конт.	Описание
ICM CS (CS IN1)	Выход	75	Выход дешифратора. Область адресов 020-03F. Активен низким. Возможен при пассивном AEN
T/C CS (CS CTL)	Выход	73	Выход дешифратора. Область адресов 040-05F Активен низким. Возможен при пассивном AEN
PPI CS (CS IOP)	Выход	70	Выход дешифратора. Область адресов 060-07F. Активен низким. Возможен при пассивном AEN
ICS CS (CS IN2)	Выход	74	Выход дешифратора. Область адресов 0A0-0BF. Активен низким. Возможен при пассивном AEN
DMA PG CS (CS RAM)	Выход	71	Выход дешифратора. Область адресов 080-09F. Активен низким. Возможен при пассивном AEN
PORT XD RD (RDX)	Выход	69	Выход дешифратора. Область адресов 000-0FF. Активен низким. Возможен при пассивном AEN и активном IO RD
VF (CH)	Выход	76	Сигнал состояния разряда порта управ-ления CPORT. Указывает на режим работы (расширенная или обычная адресация)
NMI	Выход	49	Сигнал немаскируемого прерывания на микропроцессор

Имя конт.	Направ-ление	Номер конт.	Описание
RADR (RAD)	Выход	1	Сигнал управления режимом адресации. Низким уровнем указывает на расширен-ный режим (только при VF=1,SA2=1,NF=1)
ERAM (EM)	Выход	100	Сигнал разрешения обращения к памяти. Активен низким. Запрещение обращения возможно только в расширенном режиме адресации в ситуациях, определяемых по состоянию байта доступа в КЭШе дескрип-торов
ALE2 (AL2)	Вход-выход	54	Сигнал аналогичный сигналу ALE (как вход). В диагностическом режиме рабо-ет как выход, индицируя состояние триг-гера NF2
VALE (RP ALE)	Выход	52	Сдвинутый сигнал AL2
VBHE (RP BY)	Выход	77	Перезапомненный сигнал BHE
A18/S5 (SA5)	Вход	5	В такте T1 на этом контакте 18-й разряд адреса микропроцессора. В так-тах T2 и T3 выдаётся состояние

4.5. Режимы адресации памяти

4.5.1. В ПЭВМ возможна организация трех режимов адресации памяти: обычная реальная адресация, расширенная реальная адресация, виртуальная адресация с защитой.

4.5.2. В режиме обычной реальной адресации (рис. 4.7) формируется 20-разрядный адрес из 20-разрядной базы сегмента и 16-разрядного смещения. Значения селекторов сегментов (сегментных регистров) интерпретируются как старшие 16 разрядов 20-разрядной базы сегмента. Младшие 4 разряда этой базы всегда равны 0. Следовательно, адреса баз сегментов всегда кратны 16.

КВП в режиме реальной адресации имеет минимальный набор функций:

сохранение информации о прерванной команде с учетом всех префиксов;

возможность запроса на прерывание с выходом на NMI при записи в память по реальным адресам 0-3FFh.

Для активизации режима реальной адресации необходимы следующие действия:

подготовить сегментные регистры и регистр SP для выполнения программ в режиме реальной адресации;

занести в порт управления КВП константу с VF=0 и соответствующим значением INTE (см. п. 4.4.1);

подготовить в стеке информацию для восстановления регистров IP, CS и FLAG (VF=0) с помощью команды IRET;

выполнить команду IRET с префиксом 'F1' или при активном триггере NF.

В режиме реальной адресации механизм прерываний соответствует принципам работы КМ1810ВМ86 со следующими дополнениями:

особый случай по недействительному коду операции (вектор 06);

Вычисление адреса в реальном режиме




Рис. 4.7

особый случай по эмуляции команды ESC (вектор 07).

В программном обработчике дополнительных прерываний адрес команды со всеми префиксами, вызвавшей прерывание, формируется на основе информации из КВП.

Особый случай по недействительному коду операции обеспечивает возможность программной эмуляции дополнительного набора команд I80286.

Особый случай по эмуляции команды ESC, который возможен при активном триггере MF, обеспечивает возможность программной эмуляции команд различных сопроцессоров.

Таблица векторов расположена в начале памяти по адресам 0-3FFH.

4.5.3. В режиме расширенной реальной адресации микропроцессор выдает только 16-разрядное смещение адреса, а КВП формирует 24-разрядный адрес памяти из этого смещения и 24-разрядной базы сегмента, находящейся в кэш-памяти дескрипторов КВП, как показано на рис. 4.8.

Значения селекторов сегментов интерпретируются как старшие 16 разрядов 24-разрядного адреса базы сегмента, а младшие 8 разрядов этой базы всегда равны 0. Следовательно, адреса баз сегментов всегда кратны 256.

Загрузка базы сегмента в кэш-память дескрипторов КВП производится в программе-обработчике прерывания по изменению содержимого сегментного регистра (вектор 05).

КВП в режиме расширенной реальной адресации имеет полный набор функций. Для активизации режима расширенной реальной адресации необходимо выполнить следующие действия:

обеспечить, чтобы триггер NF был активен. Это необходимо для установки разряда VF порта управления КВП и триггера VF регистра FLAG;

Вычисление адреса в расширенном реальном режиме




Рис. 4.8

подготовить сегментные регистры для выполнения программ в режиме расширенной реальной адресации;

занести в порты КВП требующуюся информацию (установить INTE, VF и записать селекторы всех сегментов в кэш-память дескрипторов);

подготовить в специальном стеке информацию для команды IRET (регистр FLAG с активным VF, регистр CS и регистр IP для первой команды, выполняемой в режиме расширенной реальной адресации);

выполнить команду IRET, которая обеспечит перевод КМ1810ВМ86 и КВП в режим расширенной реальной адресации.

В режиме расширенной реальной адресации механизм прерываний имеет особенности и дополнительные прерывания:

особый случай по недействительному коду операции (вектор 06);

особый случай по эмуляции команды ESC (вектор 07);

особый случай по изменению содержимого сегментного регистра (вектор 05);

прерывание от КВП с выходом на NMI по командам FLDENV, FSTENV, FSAVE, FRSTOR;

прерывание от КВП с выходом на NMI при записи в память по реальным адресам 0-3FFH;

прерывание от КВП с выходом на NMI при нарушении границы сегмента.

Во всех прерываниях сохраняемая информация помещается в специальный стек (SS':SP') с активизацией триггера NF и с установкой режима обычной реальной адресации.

Таблица векторов расположена в начале памяти по адресам 0-3FFH, длина элемента этой таблицы равна 4 bytes. Эта таблица называется первичной таблицей векторов, которая используется микропроцессором в формировании начального адреса программ-обработчиков прерываний, выполняемых в обычном реальном режиме. Поэтому, чтобы обеспечить обработку прерывания в режиме расширенной реальной адресации,

необходима вторичная таблица векторов.

Первая фаза обработки прерывания, работающая в режиме обычной реальной адресации, проверяет на возможность данного прерывания и передает управление на вторую фазу обработки, выполняемую либо в режиме обычной реальной адресации для дополнительных и немаскируемых прерываний, либо в режиме расширенной реальной адресации для остальных прерываний, как показано на рис. 4.9.

4.5.4. В режиме виртуальной адресации (рис. 4.10), как и в режиме расширенной адресации, микропроцессор выдает только 16-разрядное смещение адреса, а КВП формирует 24-разрядный адрес реальной памяти из этого смещения и 24-разрядной базы сегмента, находящейся в кэш-памяти дескрипторов. Адрес этой базы всегда четный.

Однако, значения селекторов сегментов определяют индекс в таблице дескрипторов, а не старшие 16 разрядов базы сегмента. 24-разрядная база требуемого сегмента считывается из таблицы дескрипторов в памяти и записывается в кэш-память дескрипторов КВП.

Обращение к таблице дескрипторов производится в программе обработки прерывания по изменению содержимого сегментного регистра, которое вызывает микропроцессор в случае возникновения события загрузки селектора в какой-либо сегментный регистр. В этом обработчике выполняются функции микропроцессора I80286 в режиме виртуальной адресации:

- проверка правил доступа по защите и на наличие сегмента в реальной памяти;
- загрузка дескриптора в кэш-память дескрипторов КВП;
- переключение задач;
- другие функции;

Обработка прерываний в режиме расширенной реальной адресации




Рис. 4.9

Вычисление адреса в виртуальном режиме




Рис. 4.10

Любое обращение к сегменту, противоречащее его атрибутам, записанным в дескрипторе, не будет выполнено и вызовет соответствующее прерывание.

Для активизации режима виртуальной адресации необходимо выполнить следующие действия:

сформировать таблицы GDT, LDT, IDT и первичную таблицу векторов;

подготовить регистры GDT, LDT, IDT, TR, MSW;

обеспечить, чтобы триггер NF был активен. Это необходимо для установки разряда VF порта управления КВП и триггера VF регистра FLAG;

подготовить сегментные регистры для выполнения программ в режиме виртуальной адресации;

определить дескрипторы согласно селекторам всех сегментных регистров. Проверить правила доступа по защите, наличие сегментов в памяти и четность адреса базы сегмента;

занести в порты КВП соответствующую информацию (установить VF и записать дескрипторы всех сегментов в кэш-память дескрипторов);

подготовить в специальном стеке информацию для команды IRET (регистр FLAG с активным VF, регистр CS и регистр IP для первой команды, выполняемой в режиме виртуальной адресации);

выполнить команду IRET, которая обеспечит перевод КМ1810ВМ86 и КВП в режим виртуальной адресации.

В режиме виртуальной адресации механизм прерываний имеет особенности, определяемые принципами работы микропроцессора I80286 в режиме с защитой. Таблица векторов представляет собой таблицу дескрипторов прерываний (IDT), описывающую до 256 прерываний. Каждый элемент этой таблицы имеет длину 8 bytes, поэтому индекс таблицы должен определяться умножением номера вектора на 8, а не на

4, как в реальном режиме. Во время формирования выхода на программу обработки прерывания должен быть проверен соответствующий дескриптор прерывания на удовлетворение правилам защиты и на возможность переключения задач.

Для реализации механизма прерываний I80286 используется программная эмуляция на основе модернизированного КМ1810ВМ86 и КВП, которые имеют дополнительные прерывания:

- особый случай по недействительному коду операции (вектор 06);
- особый случай по эмуляции команды ESC (вектор 07);
- особый случай по изменению содержимого сегментного регистра (вектор 05);
- прерывание от КВП с выходом на NMI по командам FLDENV, FSTENV, FSAVE, FRSTOR;
- прерывание от КВП с выходом на NMI при записи в память по реальным адресам 0-3FFh;
- прерывание от КВП с выходом на NMI при нарушении границы сегмента.

Эти дополнительные прерывания не имеют выхода на таблицу дескрипторов прерываний, т.к. являются специальными и необходимы для обслуживания КВП и эмуляции режимов и функций I80286. Они обрабатываются в режиме реальной адресации.

Так как микропроцессор КМ1810ВМ86 не обеспечивает непосредственной передачи управления по таблице дескрипторов прерываний на программу обработки прерываний, а производит выход на первичную таблицу векторов, расположенную в реальной памяти по адресам 0-3FFH, то необходима предварительная фаза (первая фаза) программной обработки, которая программно эмулировала бы вышеперечисленные проверки и обеспечила бы переход по таблице дескрипторов прерываний на основную фазу (вторую фазу) обработки прерывания, выполняемую в

режиме виртуальной адресации. На рис. 4.11 показана схема обслуживания прерываний в виртуальном режиме.

Первая фаза обработки прерывания формирует адрес прерванной команды с учетом всех префиксов на основе информации из КВП и код ошибки в вершине стека для прерываний, обслуживающих виртуальную организацию памяти с защитой.

4.6. Адресация портов

4.6.1. Для адресации портов в ПЭВМ используются только младшие 10 разрядов адреса (A0 - A9). Остальные разряды адреса не участвуют в дешифрации адреса и их значения безразличны.

Порты могут быть двухбайтными и однобайтными, причем однобайтные порты подключаются только к младшим разрядам системной шины (D0 - D7). Двухбайтный порт при обращении к нему должен активизировать сигнал системной шины -I/O CS 16.

В табл. 4.4 приведены зоны адресов портов, используемых в ПЭВМ Информация о портах отдельных устройств приводится в соответствующих разделах описания.

Таблица 4.4

Адреса портов SA0-SA9	Назначение
000-01f	Контроллер ПДП
020-03f	Контроллер прерываний (главный)
040-05f	Таймер
060,064	Адаптер клавиатуры
061	Управляющий регистр

Обработка прерываний в виртуальном режиме



Рис. 4.11

Адреса портов SA0-SA9	Назначение
062,063	Резерв
065-06f	Резерв
070,071	Маска NMI, часы
072	Порт диагностики
073	Порт реконфигурации ОП процессора
074-07f	Резерв
080-09f	Регистры адреса страниц ПДП
0a0-0bf	Контроллер прерываний (вспомогательный)
0c0-0df	Контроллер виртуальной памяти (КВП)
0e0-0ff	Порт переключения режимов синхронизатора
210-217	Блок расширения
220-22f	Адаптер связи с ЕС7920
230-23f	Манипулятор графической информации
2b0-2bf	Порты реконфигурации дополнительной памяти
2f8-2ff	Адаптер стыка С2 ,асинхронный
320-32f	Адаптер НМД
360	Адаптер канала общего пользования
378-37f	Адаптер параллельного интерфейса
380-38f	Адаптер стыка С2 ,синхронный,побитовый
3a0-3af	Адаптер стыка С2, синхронный,познаковый
3d0-3df	Графический адаптер видеомонитора (ЦГА или ЕГА)
3f0-3f7	Адаптер НГМД
3f8-3ff	Адаптер стыка С2 асинхронный

4.7. Синхронизатор, блок управления синхронизацией

4.7.1. Синхронизатор вырабатывает серии тактовых импульсов для процессора и системной шины, сигнал системного сброса SRESET (RESET) и сигнал готовности RDY для МП и сопроцессора (см. приложение 1).

Синхронизатор реализован на базе микросхемы КР1810ГФ84 с кварцевым резонатором 24 MHz. Синхронизатор может работать в первом и втором режимах и формирует следующие основные серии тактовых импульсов:

-CLK 86/87(CLK)- основной тактовый сигнал для МП, сопроцессора, КВП, блока управления шиной, блока управления синхронизацией и арбитражем. Частота 8 MHz в первом режиме синхронизатора и 4 MHz во втором режиме.

-DMA CLK - тактовый сигнал для блока ПДП и контроллера НГМД. Имеет частоту 4 MHz независимо от режима синхронизатора. В первом режиме синхронизатора скважность - 2, а во втором - 3.

-12МГц - тактовый сигнал для адаптера клавиатуры. Частота 6 MHz независимо от режима синхронизатора, скважность - 2.

-TIMER CLK - тактовый сигнал для таймера, частота равна 1 MHz независимо от режима, скважность - 2.

-OSC - тактовый сигнал системной шины, частота равна 12 MHz независимо от режима синхронизатора, скважность - 2.

4.7.2. По включению питания или нажатию кнопки СБРОС аппаратурно устанавливается первый режим синхронизатора. В процессе работы режим синхронизатора может переключаться программно или по

нажатию кнопки РЕЖИМ. Включенный режим синхронизатора индицируется на передней панели модуля конструктивного базового. Если индикатор 8 MHz не горит - включен второй режим синхронизатора (CLK=4 MHz).

Программное переключение режима синхронизатора производится по команде записи в порт 0E0 (записываемая информация безразличная). Для управления переключения используется триггер в счетном режиме, поэтому режим синхронизатора меняется по каждой записи в порт 0E0. Для программной индикации установленного режима синхронизатора используется анализ состояния бита 4 при чтении.

Если этот бит равен 1 - первый режим, а если равен 0 - второй режим.

Программное переключение режима производится при выполнении команд арифметического сопроцессора, если его предельная тактовая частота меньше, чем 8 MHz. В этом случае по команде ESC происходит прерывание, и на время выполнения команды сопроцессора включается второй режим работы синхронизатора. Если установлен сопроцессор с тактовой частотой менее 8 MHz, то точки X,Y в плате процессора необходимо соединить проводной перемычкой. Если тактовая частота не менее 8 MHz, то перемычка не устанавливается. Частотные параметры сопроцессора определяются по анализу бита 4 порта 62: если он равен 0 - установлен сопроцессор с тактовой частотой менее 8 MHz, если он равен 1 - установлен сопроцессор с тактовой частотой 8 MHz или сопроцессор не установлен (перемычка отсутствует).

4.7.3. Блок управления синхронизацией и арбитражем обеспечивает арбитраж запросов на захват системной шины между МП (сопроцессором) и блоком ПДП, а также управляет длительностью циклов шины посредством формирования сигналов готовности/ожидания (RDY/WAIT, - WAIT CONV, -WAIT TO CPU, DMA RDY, -WAIT DMA) для МП (сопроцессора) и блока ПДП.

Конфликты доступа к шине между МП и сопроцессором разрешаются

их внутренней логикой, с помощью объединения выводов RQ/GT (выводы 30, 31 КР1810ВМ86М и выводы 31, 33 КМ1810ВМ87). МП и сопроцессор инициируют запрос на захват системной шины посредством активизации сигналов состояния -S0, -S1, -S2, по которым блок управления шиной отрабатывает соответствующую команду шины. В табл. 4.5 приводится соответствие кодов сигналов состояния МП и команд шины.

Таблица 4.5

Код сигнала S0, S1, S2	Команда шины	Обозначение команды
0 0 0	Цикл подтверждения прерывания	INTA
0 0 1	Чтение порта ввода-вывода	IOR
0 1 0	Запись в порт ввода-вывода	IOW
0 1 1	Шина неактивна	-
1 0 0	Чтение из памяти команд	MEMR
1 0 1	Чтение из памяти данных	MEMR
1 1 0	Запись в память	MEMW
1 1 1	Шина неактивна	-

Временные диаграммы циклов выполнения команд без процедуры конвертирования приводятся на рис. 4.12 - 4.18.

Стандартный цикл шины состоит из 4 тактов. Длительность шинных циклов может изменяться посредством добавления необходимого числа тактов ожидания в стандартный четырехтактный цикл МП.

Во втором режиме синхронизатора к стандартному циклу добавляется 1 такт ожидания при обращении к портам ввода-вывода и к памяти в режимах расширенной и виртуальной адресации с использованием КВП, а в остальных случаях отрабатывается стандартный цикл без пауз.

Временная диаграмма цикла считывания (записи) из порта (в порт) ввода-вывода для второго режима синхронизатора (4MHz)




Рис. 4.12.

Временная диаграмма цикла считывания (записи) из порта (в порт) ввода-вывода для первого режима синхронизатора (8MHz)




Рис. 4.13

Временная диаграмма цикла подтверждения прерывания (INTA)
для первого (8MHz) и второго (4MHz) режимов синхронизатора




Рис. 4.14

					ЮИТС.466215.001 ТО1	Лист
Изм.	Лист	№ докум.	Подп.	Дата		50

Временная диаграмма цикла считывания (записи) из памяти (в память)
для второго режима синхронизатора (4MHz) в реальном режиме адресации





Рис. 4.15


Временная диаграмма цикла считывания (записи) из памяти (в память)
для второго режима синхронизатора (4MHz) в виртуальном режиме адресации



SD0-SD15 при записи аналогично реальному режиму адресации.

Рис. 4.16

Временная диаграмма цикла считывания (записи) из памяти (в память)
для первого режима синхронизатора (8MHz) в реальном режиме адресации



1. *Для SD0-SD15 при записи аналогично временной диаграмме для портов ввода-вывода SD0-SD7 в данном режиме.*
2. *При чтении из ПЗУ в данном режиме добавляется еще один TW.*

Рис. 4.17

Временная диаграмма цикла считывания (записи) из памяти (в память)
для первого режима синхронизатора (8MHz) в виртуальном режиме адресации




Рис. 4.18

В первом режиме синхронизатора к стандартному циклу добавляется:

1 такт ожидания при обращении к памяти (но не ПЗУ) в реальном режиме адресации;

2 такта при обращении к ОП в расширенном и виртуальном режимах адресации, цикле подтверждения прерывания и при чтении из ПЗУ в любых режимах адресации;

3 такта при обращении к портам ввода-вывода.

На рис. 4.19, 4.20 приведена временная диаграмма цикла ПДП. Этот цикл состоит из четырех стандартных тактов (S1-S4) и двух тактов ожидания (SW). На рис. 4.20а приведена временная диаграмма цикла выполнения команды записи (чтения) четного слова с процедурой конвертирования.

При любых передачах по системной шине формат передаваемых данных определяется комбинацией сигналов -BHE и A0. Соответствие формата данных и комбинации сигналов приводится в табл. 4.6.

Таблица 4.6

BHE	A0	Формат данных
0	0	Слово
0	1	Старший байт по нечетному адресу
1	0	Младший байт по четному адресу
1	1	Запрещенная комбинация

4.8. Оперативная память и постоянное запоминающее устройство

4.8.1. Обращение к памяти производится по командам шины MEMR и MEMW. Выбор ПЗУ или ОП при этом определяется дешифрацией адреса согласно распределению памяти, приведенному в табл. 4.7.

Временная диаграмма цикла ПДП для первого режима синхронизатора (для цикла регенерации памяти по нулевому каналу ПДП отсутствуют такты SW).




Рис. 4.19

Значения временных соотношений сигналов системной шины в цикле ПДП (см. рис. 4.19)

t	min (ns)	max (ns)	Примечание
①	0		При невыполнении этого условия по переднему фронту DRQ цикл ПДП смещается вправо на один такт (период DMA CLK)
②		120	
③	10	25	Если запрос HRQ DMA активизируется во время занятой системной шины, то формирование сигналов HOLDA и AEN задерживается кратно периоду DMA CLK и соответственно увеличивается количество тактов S0
④		170	
⑤		193	
⑥		220	
⑦	20	45	
⑧	220		
⑨	15		
⑩	30		
⑪		260	
⑫		190	
⑬		130	
⑭	45	100	
⑮		220	Для микросхем памяти К565РУ7В
		270	Для микросхем памяти К565РУ7Г
		320	Для микросхем памяти К565РУ7Д
⑯		40	
⑰	30		

Рис. 4.20

Временная диаграмма цикла считывания четного слова из памяти для первого режима синхронизатора в виртуальном режиме адресации с процедурой конвертирования




Рис. 4.20а

Таблица 4.7

Адрес	Объем	Назначение
000000-09FFFF	640K bytes	ОП процессора
0A0000-0BFFFF	128K bytes	Буфер графического видеомонитора
0C0000-0DFFFF	128K bytes	ПЗУ, размещённое на дополнительных адаптерах
0E0000-0EFFFF	64K bytes	Память для программ поддержки режима расширенной адресации
0F0000-0F7FFF	32K bytes	Резерв для расширения ПЗУ процессора для БСУВВ
0F8000-0FFFFF	32K bytes	БСУВВ
100000-3FFFFF	3M bytes	Расширение ОП до 4M bytes, адресация реализуется с помощью КВП.
400000-7FFFFF	4M bytes	Резерв расширения ОП

ОП представляет собой массив из девятиразрядных блоков (8 bits данных и контрольный разряд). Коды команд, байты и двубайтные слова данных могут быть записаны в любое место памяти независимо друг от друга.

Размер ОП, размещенной на плате процессора, равен 1M bytes и реализован на микросхемах динамического ЗУ К565РУ7 (256Kx1 bits). Микросхема адресуется девятью адресными линиями, на которые дважды поступает адресный код, сначала младшая половина восемнадцатиразрядного адреса (адрес строки), затем старшая половина (адрес столбца). Передача каждой половины адреса сопровождается

сигналами выбора строк и столбцов, соответственно -RAS и -CAS (см. приложение 1). Запись производится по сигналу, поступающему на вход WE микросхемы. Регенерация информации всех динамических элементов памяти в микросхеме К565РУ7 осуществляется при помощи 512 циклов обращения с использованием всех комбинаций строчных адресов A0 - A8 каждые 8 ms.

Регенерация по этим адресам охватывает все 512 строк каждой микросхемы памяти и производится в режиме считывания при стробировании строчных адресов сигналом -RAS. При этом 9 адресных разрядов, используемых для регенерации, должны быть определены на адресных входах к моменту установления низкого уровня сигнала -RAS. Регенерация осуществляется при неактивном (высоком) уровне сигнала - CAS. Выход микросхемы К565РУ7 во время регенерации находится в состоянии высокого импеданса в течение тактирования сигналом -RAS.

Обмен данными с ОП производится по двубайтной шине данных. Память делится на 2 блока по 512K bytes. Каждый блок в свою очередь состоит из двух банков - младшего и старшего. Младшие 640K bytes ОП (512K bytes младшего блока плюс младшие 128K bytes старшего блока) используются в качестве системной памяти.

Использование остального объема ОП (384K bytes старшего блока) зависит от установленного режима адресации. При наличии режима расширенной адресации область 0E0000-0EFFFF используется в качестве памяти для программ поддержки режима расширенной адресации. Остальные области старшего блока ОП остаются в резерве.

При отсутствии режима расширенной адресации старшая область 384K bytes используется для расширения ОП за пределами максимального объема ОП, определяемого числом установленных дополнительных модулей памяти. Выходы младшего и старшего банков данных подключены соответственно к младшему и старшему байтам данных системной шины через шину MD.

Слово данных, размещенное на четной границе адреса (A0=0), считывается за 1 цикл обращения к памяти, по нечетному (A0=1) - за 2 цикла обращения. Выбор старшего и младшего банков определяется сигналом -BHE и адресным битом A0.

Выбор конкретного байта информации в ОП для записи или чтения производится узлом управления ОП по сигналам адреса и команд шины. Сигнал -RAM SEL вырабатывается для выбора младшей части (1M bytes) ОП, размещенной в процессоре. Сигналом запроса на регенерацию - DACK0 доступ к ОП блокируется. Выбор блоков ОП осуществляется посредством сигналов RAM CS1 (старший блок) и RAM CS0 (младший блок).

Сигналы -RAS МЛ и -RAS СТ вырабатываются по сигналам команд - MEMW или -MEMR. Сигналы -CAS0(1)МЛ и -CAS0(1)СТ вырабатываются в зависимости от комбинации сигналов A0 и -BHE и всегда неактивны в цикле регенерации.

ОП контролируется по паритету при считывании. Если из памяти считывается только один байт, контроль второго байта не производится. При обнаружении ошибки возникает немаскируемое прерывание (NMI).

При наличии неисправности ОП может реконфигурироваться блоком 512K bytes во время процедуры сброса системы по включению питания или клавиши "СБРОС" (SRESET). Это означает , что обнаруженный сбойный блок и исправный блок меняются местами. В порт 73 (разряд 0) при этом записывается бит, равный инверсии адресного разряда A19, который управляет в дальнейшем аппаратурным преобразованием A19 с учетом произведенной реконфигурации.

Порт 73 представляет собой 5-разрядный регистр, программно доступный как для записи, так и для считывания. Программно загружается во время процедуры сброса системы, в исходном состоянии сброшен.

Назначение разрядов порта 73 следующее:

1) разряд 0 - бит реконфигурации;

2) разряды 1-3 - код доступа к старшей области 384K bytes;

3) разряд 4 - бит режима расширенной адресации.

Регенерация памяти выполняется по сигналу -DACK0 из контроллера ПДП. Исходный запрос на регенерацию выдает процессорный таймер каждые 15 μs. Контроллер ПДП подтверждает этот запрос, модифицирует адрес на единицу и выдает сигналы -DACK0, -MEMR и адрес для цикла регенерации. ОП полностью регенерируется за 8 ms, т.е. выполняется 512 циклов регенерации с последовательной установкой 512 строчных регенерационных адресов (A0-A8), стробируемых сигналом -RAS. В режиме регенерации (-DACK0 активен) адресный разряд A0 мультиплексируется с адресным разрядом A9, использующемся в обычном режиме ОП.

ПЗУ имеет емкость 32K bytes и реализована на микросхемах К573РФ4 (8Kx8 bits). Информация может быть только считана из ПЗУ. Считывание производится словами. Узел управления ПЗУ формирует сигнал обращения к ПЗУ по команде шины MEMR и обращения в адресную область 0FE000-0FFFFF (см.табл. 4.7).

4.9. Таймер

4.9.1. Блок таймера вырабатывает для процессора три серии импульсных сигналов, частота и скважность которых определяются программированием трех каналов таймера, определяемых как канал 0, канал 1 и канал 2. Для программирования таймера используются команды обращения к портам таймера 040-043.

Таймер реализован на микросхеме КР580ВИ53.

Все три счетчика таймера модифицируются с частотой сигнала CLK TIMER, равной 1 MHz.

Счетчик 0 используется как системный таймер и его выход выдает запрос на внешнее маскируемое прерывание IRQ0 высшего приоритета. Счетчик 0 программируется на определенный временной интервал, по истечении которого выход счетчика становится высоким и вырабатывается запрос IRQ0. Выход счетчика остается высоким до тех пор, пока не будет произведено перепрограммирование счетчика.

Счетчик 1 используется для задания временного интервала циклов регенерации памяти и выработке запроса на регенерацию DRQ0. Сигнал вырабатывается с частотой CLK TIMER/N, где N число, записанное в счетчик 1 при программировании.

Счетчик 2 используется для выработки звукового сигнала, поступающего в динамик. Частота выдаваемого меандра при четном N равна CLK TIMER/N где N-число, записанное в счетчик 2 при программировании. Счетчик 2 имеет управляющий вход, разрешающий или запрещающий счет в зависимости от состояния бита 0 порта 61 (+GATE SPK). На управляющие входы счетчиков 0 и 1 подается неизменяемый потенциал разрешения счета.

4.10. Блок внешних прерываний

4.10.1. Блок внешних прерываний обеспечивает обработку 15 запросов внешних маскируемых прерываний.Аппаратурно реализован на двух контроллерах внешних прерываний КР1810ВН59А бКО.348.800-01 ТУ, объединенных каскадно, один из которых является главным, а другой - вспомогательным.

Выполняемая после включения электропитания инициализация контроллеров прерываний устанавливает следующие основные режимы их работы:

режим каскадирования и совместной работы с КР1810ВМ86М;

режим восприятия запросов по положительному фронту сигнала;

абсолютный фиксированный приоритет запросов с присвоением

высшего приоритета запросу IRQ0;

режим неавтоматического окончания процедуры прерывания, т.е. каждая программа обработки прерывания соответствующего уровня заканчивается командами контроллеров прерываний для сообщения последним об окончании процедуры прерывания данного уровня.

Абсолютный фиксированный приоритет запросов и режим неавтоматического окончания процедуры прерывания обеспечивают условие, при котором программа обработки любого запроса может быть прервана незамаскированным запросом более высокого приоритета.

Расположение прерываний в порядке убывания приоритета приведено в табл. 4.8.

Таблица 4.8

Запрос	Код типа	Назначение
IRQ0	08	Таймер
IRQ1	09	Клавиатура
IRQ8	70	Часы
IRQ9	71	ЕГА
IRQ10	72	Резерв
IRQ11	73	Резерв
IRQ12	74	Резерв
IRQ13	75	Сопроцессор (NPD)
IRQ14	76	НМД
IRQ15	77	Резерв
IRQ3	0B	Стык С2 (первый)
IRQ4	0C	Стык С2 (второй)
IRQ5	0D	Графический манипулятор
IRQ6	0E	НГМД
IRQ7	0F	Резерв

4.11. Прямой доступ к памяти

4.11.1. Прямой доступ к памяти реализован на базе четырех-канального контроллера ПДП КР1810ВТ37В бКО.348.800 ТУ, работающего на частоте 4 MHz. Обмен данными между устройствами ввода-вывода и памятью по каналам ПДП - побайтный. Каждый канал имеет 16-разрядные регистры текущего адреса и счетчика. Регистр адреса содержит 16 младших адресных битов A0 - A15, которые модифицируются на единицу после каждого цикла передачи соответствующего канала. Счетчик содержит количество передаваемых байтов. Каждый канал может програм- мироваться на передачу максимального блока данных в 64K bytes.После каждого цикла передачи содержимое счетчика уменьшается на единицу. Когда значение счетчика переходит из 0000 в FFFF, вырабатывается сигнал завершения передачи T/C.

Канал 0 ПДП используется для регенерации динамической опера-тивной памяти. Канал 1 свободен для использования дополнительными модулями. Каналы 2 и 3 используются соответственно адаптерами НГМД и НМД.

Старшие биты адреса памяти для ПДП (SA16-SA22) размещены в регистрах страниц, реализованных на микросхемах К555ИР26 адресуемых для записи как порты 80-83. Чтение содержимого нужного регистра на адресную шину для получения полного адреса производится соответствующим сигналом подтверждения захвата шины DACK0-DACK3. Для программного считывания эти регистры недоступны.

Соответствие сигналов DACK0-DACK3 адресам регистров страниц и номеру канала ПДП приведено в табл. 4.9.

Таблица 4.9

Номер канала ПДП	Регистр страниц	Сигнал подтверждения
Канал 0	83	-DACK0
Канал 1	83	-DACK1
Канал 2	81	-DACK2
Канал 3	82	-DACK3

Полный адрес, выдаваемый блоком ПДП при захвате шины, равен 23 разрядам (SA0-SA22). Младшие разряды SA0-SA15 выдаются контроллером ПДП, старшие SA16-SA22 - регистром страниц активного канала согласно табл. 4.9. Сигнал BHE в цикле ПДП генерируется инвертированием адресного бита SA0. Временную диаграмму цикла ПДП см. рис. 4.19.

4.12. Управляющее оборудование

4.12.1. Управляющее оборудование, включающее порты 61, 62, 70, 71, 73, обеспечивает программно-аппаратное управление узлами процессора.

Информация в восьмиразрядный порт 61 может программно записываться с шины данных в 6 триггеров, два оставшихся бита порта используются только для считывания управляющих сигналов процессора.

Выходные сигналы триггеров порта 61 используются в качестве управляющих сигналов процессора. При считывании порта 61 на шину данных поступают 8 управляющих сигналов. Соответствие управляющих сигналов битам порта 61 и их функции приведены в табл. 4.10.

Таблица 4.10

Разряд	Наименование	Назначение сигнала порта
0	+GATE SPK	Разрешение счёта счётчика 2 таймера: 1- разрешение счёта счётчика 2 таймера, 0- запрет счета.
1	+SPK DATA	Данные для динамика.
2	-EN RAM PCK	Разрешение ошибки паритета памяти: 1- запрет ошибки паритета памяти, 0- разрешение ошибки.
3	-EN I/O CH CK	Разрешение ошибки канала ввода/вывода: 1- запрет ошибки канала ввода/вывода, 0- разрешение ошибки.
4	+F=8MHz*	Режим синхронизатора: 1-первый режим синхронизатора, 0-второй режим синхронизатора
5	+T/C OUT2*	Выход счетчика 2 системного таймера (считывание)
6	Резерв	
7	Резерв	

* данные биты только считываются и недоступны для записи.

Логика управления звуковым сигналом с помощью битов 0 и 1 порта 61 приведена на рис. 2.1.

Если +GATE SPK (порт 61 бит 0) не активен (низкий), то выход счетчика +T/C OUT2 становится активным (высокий) и обеспечивается возможность программного формирования звука только сигналом +SPK DATA (порт 61 бит 1).

Порт 70 используется для программного управления прерыванием NMI. Установка или сброс триггера осуществляется программно. Если в записываемом байте D7=1, то триггер устанавливается в 1 и прерывание NMI разрешено, а если D7=0, то триггер сбрасывается и NMI запрещено. По включению электропитания или аппаратурному сбросу триггер разрешения NMI сбрасывается.

Использование портов 70, 71 для программного доступа к часам описано ниже (см. раздел 4.13).

Управляющий порт 62, являющийся конфигуратором системы, представляет собой набор триггеров и переключателей. Назначение битов порта 62 следующее:

биты 0, 1 используются для указания типа подключенного адаптера видеомонитора. Если биты 0,1 равны 00 - подключен единый графический адаптер (EGA); если равны 10 - подключен цветной графический адаптер 40x25; если равны 01 - подключен цветной графический адаптер 80x25; если равны 11 - подключен монохромный алфавитно-цифровой адаптер 80x25;

бит 2 используется для указания типа подключенных НГМД. Если он равен 0, то подключены НГМД на 80 дорожек, а если равен 1, то на 40 дорожек;

бит 3 используется для указания установки сопроцессора. Если бит равен 0 - не установлен сопроцессор, если равен 1 - сопроцессор установлен;

бит 4 (-NPD 4MHz) используется для указания частотных характеристик установленного арифметического сопроцессора. Если он равен 0, то установлен сопроцессор с тактовой частотой 4MHz. Если равен 1, то установлен сопроцессор с тактовой частотой 8MHz или сопроцессор не установлен;

бит 5 (-F EN) используется для управления кнопкой РЕЖИМ. Если он равен 0, то по кнопке РЕЖИМ или программно по записи в порт 0E0 производится переключение режимов синхронизатора. Если равен 1, то разрешено программное переключение режима синхронизатора и запрещено по кнопке РЕЖИМ. В этом случае по нажатию кнопки РЕЖИМ происходит прерывание NMI;

бит 6 при чтении используется для индикации сигнала ошибки дополнительной памяти (+I/O CH CK) и равен 1, если есть ошибка.

Бит 6 при записи используется для выработки сигнала установки (сброса) триггера блокировки очереди команд сопроцессора (RES QS). При записи 1 в этот бит, триггер устанавливается и блокирует (сбрасывает) очередь. При записи 0 в этот бит порта триггер сбрасывается и снимает блокировку очереди. При включении питания и нажатии кнопки СБРОС триггер блокировки очереди команд сопроцессора сбрасывается;

бит 7 используется для индикации сигнала ошибки основной памяти (+RAM PCK). Если равен 1, то есть ошибка.

Бит 5 порта 62 доступен для программного считывания (записи), а остальные биты доступны только для считывания.

Порт 73, используемый в схемах управления реконфигурацией памяти, содержит 5 триггеров.

Назначение битов порта следующее:

бит 0 используется для реконфигурации памяти по блокам 512K bytes (преобразуется разряд SA19);

биты 1-3 используются для увеличения объема памяти на 384K bytes (преобразуются разряды SA20-SA22);

бит 4 используется для указания режима расширенной адресации.

4.13. Часы-календарь реального времени

4.13.1. В состав процессора ПЭВМ ЕС1842 входит БИС часов реального времени с 64-байтной не разрушающейся памятью КР512ВИ1 (CMOS). Причем, функционирование этой БИС не нарушается и при выключенном питании ПЭВМ, благодаря подключению автономного питания от батареи.

4.13.2. Эта память содержит различную информацию, включая значение текущего времени и даты, а также, конфигурацию аппаратных средств (конфигуратор системы). Когда на ЭЛИ при загрузке системы индицируется сообщение "Выполнить установку", это означает, что либо конфигурация аппаратных средств не совпадает с информацией о конфигурации, записанной в конфигураторе системы, либо неисправна память конфигуратора.

В табл.4.11 приведено распределение памяти CMOS.

4.13.3. Работа с памятью CMOS осуществляется с помощью портов 70H,71H следующим образом:

чтобы читать байт из CMOS: OUT 70H,addr; затем IN 71H;

чтобы записать байт в CMOS: OUT 70H,addr; затем OUT 71H,данные; где: addr - адрес регистра памяти CMOS, к которому производится обращение.

Пример:
```
;------- читать тип НМД
        mov     al,12H
        out     70H,al          ;выбрать CMOS адрес 12H
        jmp     $+2             ;задержка для установки адреса
        in      al,71H          ;в AL читается тип НМД (0-15)
```

4.13.4. Адреса с 10H по 20H защищаются контрольной суммой, чтобы обнаружить либо неисправность батареи, либо искажение информации в памяти конфигуратора. Контрольная сумма - 16-разрядная сумма защищенных байтов.

Таблица 4.11

Адрес	Назначение	
00H-0dH	используется часами реального времени	
0eH	байт состояния диагностики POST	
0fH	байт состояния при выходе из виртуального режима	
10H	тип НГМД	= контрольная сумма информации конфигуратора (10H - 20H)
11H	резерв	
12H	тип НМД	
13H	резерв	
14H	байт оборудования	
15H-16H	объем базовой ОП	
17H-18H	объем расширенной ОП(>1M bytes)	
19H	тип НМД 1 (>15)	
1aH	тип НМД 2 (>15)	
1bH-2dH	резерв	
2eH-2fH	контрольная сумма адресов CMOS 10H - 20H	
30H-31H	расширенная память >1M bytes	
32H	текущий век в коде BCD (например, 19H)	
33H	общая информация	
34H-3fH	резерв	

4.14. Адаптер клавиатуры

4.14.1. Адаптер клавиатуры предназначен для организации интерфейса связи ПЭВМ с клавиатурой.

4.14.2. Обмен информацией с клавиатурой производится в последовательном коде.

В табл. 4.12.0 приведены сигналы интерфейса связи с клавиатурой, их наименование и распределение по контактам соединителя.

Таблица 4.12.0

Наименование сигнала	Контакт соединителя
ИНФ	02
ТАКТ	01
5В	05
0В	04

4.14.3. Логическая связь адаптера с клавиатурой производится по двунаправленным шинам ИНФ и ТАКТ. По шине ИНФ в адаптер поступают коды сканирования и ответные команды клавиатуры. Со стороны адаптера по шине ИНФ передаются команды процессора, управляющие работой клавиатуры. Передача и прием каждого разряда данных синхронизируется клавиатурой сигналами по шине ТАКТ.

4.14.4. Структура адаптера клавиатуры приведена на рис. 4.21.

4.14.5. Основным функциональным блоком адаптера является микросхема КР1816ВЕ48. Она представляет собой однокристальную микро-ЭВМ, работающую со встроенной перепрограммируемой памятью команд (ППЗУ) емкостью 1024 bytes.

Микро-ЭВМ содержит следующие узлы:

1) центральный восьмиразрядный процессор;

Структура адаптера клавиатуры




Рис. 4.21

2) оперативное запоминающее устройство данных емкостью 64 bytes;

3) интерфейс ввода-вывода (27 линий);

4) восьмиразрядный таймер-счетчик;

5) тактовый генератор.

Микро-ЭВМ имеет два уровня прерывания с приоритетом, восьми-уровневый стек, два банка регистров общего назначения.

4.14.6. Условное графическое изображение микросхемы приведено на рис. 4.22.

Назначение выводов микросхемы, используемых в адаптере, приведено в табл. 4.12.

Таблица 4.12

Номер вывода	Наименование вывода	Назначение
20	Земля	Земля
40	Электропитание 5 V	Основной источник электро-питания 5 V
26	Электропитание 5 V	Источник электропитания 5 V
27-34	Порт 1 P1[0]-P1[7]	Восьмиразрядный квазидвунаправленный порт
21-24, 35-38	Порт 2 P2[0]-P2[7]	Восьмиразрядный квазидвунаправленный порт
12-19	Порт 0 D0[0]-D[7]	Восьмиразрядный двунаправленный порт, содержимое которого может быть считано, или в него можно записать информацию синхронно с сигналами RD, WR



02
03
06
05
07
01
39
12
13
14
15
16
17
18
19
04
GN1
GN2
WRM
<>
INR
C
COM
CO1
<>
CO2
D
0
<>
2
0
1
2
3
4
5
6
7
SR
CPU
C548
<>
0
1
2
3
4
5
6
7
<>
2
0
1
2
3
4
5
6
7
RD
WR
ER
CE
27
28
29
30
31
32
33
34
21
22
23
24
35
36
37
38
10

Рис. 4.22

Номер вывода	Наименование вывода	Назначение
01	CO1	Вход, опрашиваемый командами условного перехода
39	CO2	Вход, опрашиваемый командами условного перехода
06	INR	Вход прерывания, если прерывание разрешено
10	WR	Выходной стробирующий сигнал при записи во внешнюю память данных и при записи информации из порта 0 во внешние устройства
04	SR	Вход для инициализации микро-ЭВМ
05	C	Как вход используется совместно с сигналом EA для пошагового выполнения команд. В автомати-ческом режиме на вход C подает-ся потенциал высокого уровня
07	COM	Входной сигнал, переключающий микро-ЭВМ в режим работы со встроенной или внешней памятью. На вход COM подается потенциал низкого уровня
02	GN1	Один из выводов, используемых для подключения кварца

Продолжение табл. 4.12

Номер вывода	Наименование вывода	Назначение
03	GN2	Второй вывод, используемый для подключения кварца

4.14.7. Встроенный тактовый генератор микро-ЭВМ работает от частоты от 1 до 6 MHz.

В адаптере задающая частота выбрана равной 6 MHz. При этом машинный цикл микро-ЭВМ составляет 2,5 ms.

4.14.8. Система команд микро-ЭВМ содержит 96 команд. За один машинный цикл выполняются 53 команды, 43 команды - за два машинных цикла.

4.14.9. Микро-ЭВМ программируется для поддержки интерфейса клавиатуры.

Микро-ЭВМ получает последовательные данные от клавиатуры, проверяет паритет, перекодирует коды сканирования в системные коды и предоставляет данные процессору, записывая их в выходной буфер. При записи данных в выходной буфер микро-ЭВМ формирует прерывание системы IRQ1.

Кроме того, микро-ЭВМ выполняет команды процессора, а также передает команды процессора в клавиатуру. Байты, посылаемые в клавиатуру, сопровождаются битом паритета. Клавиатура должна подтверждать все полученные данные. Очередная передача в клавиатуру не осуществляется до получения подтверждения на предыдущую посылку. Формат посылаемой в клавиатуру информации тот же, что при получении из клавиатуры.

Формат посылки при обмене с клавиатурой приведен на рис.4.23.




Рис. 4.23

4.14.10. Передача информации из процессора для клавиатуры или микро-ЭВМ производится через входной буфер, который связан с портом 1 микро-ЭВМ.

Адрес входного буфера может принимать значения 60 или 64. По адресу 64 записываются команды для микро-ЭВМ. По адресу 60 передаются команды для клавиатуры и данные в микро-ЭВМ.

4.14.11. При записи во входной буфер устанавливается триггер прерывания, выход которого выдает сигнал активного уровня на вход прерывания микро-ЭВМ. Сброс триггера прерывания производится битом 7 порта 2 после обработки прерывания.

4.14.12. В процессе обработки прерывания микро-ЭВМ анализирует адресный бит А2, запомненный на триггере А2 в момент записи во входной буфер. Таким образом определяется назначение передаваемых из процессора данных.

4.14.13. При считывании процессором выходного буфера в микро-ЭВМ должен выдаваться сигнал подтверждения. Для этого служит триггер считывания данных. Установка его производится по команде считывания порта 60, а выход опрашивается через бит 1 порта 2.

4.14.14. Восьмибитный регистр состояния содержит информацию о состоянии микро-ЭВМ и интерфейса. Регистр может быть прочитан по адресу 64 в любое время.

Назначение битов регистра состояния приведено в табл. 4.13.

Таблица4.13

Номер бита регистра состояния	Назначение бита
0	Бит индицирует занятость выходного буфера. Одновременно с записью в выходной буфер бит устанавливается в "1". После считывания выходного буфера бит сбрасывается в "0"
1	Бит индицирует занятость входного буфера. Бит устанавливается в "1" при записи во входной буфер и сбрасывается в "0" после считывания данных буфера микро-ЭВМ

Номер бита регистра состояния	Назначение бита
2	Системный флаг. При сбросе по включению электропитания бит сбрасывается в "0". Бит принимает значение "0" или "1" в соответствии со значением системного флага, записываемого в микро-ЭВМ
3	Бит индицирует назначение данных входного буфера. При записи данных по адресу 64 бит устанавливается в "1". При записи данных по адресу 60 бит устанавливается в "0"
4	Значение бита всегда равно "1"
5	Бит индицирует ошибку интерфейса в процедуре передачи данных в клавиатуру. Бит устанавливается в "1", если при инициализации передачи в клавиатуру адаптер не получает сигналов синхронизации в течение времени, превышающем 15 ms. Если передача синхронизировалась, но ответ от клавиатуры не пришел в течение 20 ms бит 5 одновременно с битом 6 также устанавливается в "1"
6	Бит индицирует ошибку интерфейса при приеме данных от клавиатуры. Бит устанавливается в "1", если передача символа была начата клавиатурой, но не завершена в течение 2 ms. Бит также устанавливается в "1", если ответ от клавиатуры не приходит в установленное время (20 ms)

Продолжение табл.4.13

Номер бита регистра состояния	Назначение бита
7	Бит индицирует ошибку паритета, обнаруженную адаптером при передаче данных от клавиатуры. Бит устанавливается в "1", если последний принятый символ имеет четный паритет. Бит устанавливается в "0", если последний принятый символ имеет нечетный паритет.

4.14.15. Занесение информации в выходной буфер и регистр состояния производится из порта 0 микро-ЭВМ. Стробируется это занесение сигналом WR под управлением бита 6 порта 2. Подключение выходного буфера к шине данных процессора происходит при считывании по адресу 60. Подключение регистра состояния к шине данных - при считывании по адресу 64.

4.14.16. Буфер вывода, изображенный на структурной схеме, служит для развязки выходных сигналов связи с клавиатуры.

4.14.17. Когда клавиатура готова переслать данные, она проверяет состояние шин обмена. Если сигнал ТАКТ в "0" (блокировка клавиатуры), данные запоминаются в буфере клавиатуры. Если сигналы ТАКТ и ИНФ в "1", клавиатуре разрешено пересылать данные. Эти данные синхронизируются клавиатурой. При установке адаптером линии ТАКТ в "0" после начала передачи из клавиатуры, возникает конфликтная ситуация. Если ситуация возникает до прихода фронта десятого импульса ТАКТ, клавиатура заканчивает передачу,

устанавливая "1" на линиях ТАКТ и ИНФ. Если ситуация происходит позже, клавиатура завершает передачу. В конце передачи из клавиатуры адаптер блокирует интерфейс, пока процессор не получит байт.

Если адаптер принимает символ с ошибкой паритета, посылается команда "повторить".

Если корректная информация не получена и при повторной передаче, в выходном буфере адаптера устанавливается код ошибки FF, а в регистре состояния - бит паритета.

Кроме того, адаптер таймирует время передачи. Если передача из клавиатуры не заканчивается через 2 ms, в выходной буфер устанавливается код FF, а в регистре состояния устанавливается в "1" бит 6.

4.14.18. Когда адаптер готов к пересылке данных в клавиатуру, он проверяет состояние интерфейса. Если вывод из клавиатуры начался, но не достиг десятого синхроимпульса, адаптер может прервать вывод установкой линии ТАКТ в "0". После десятого синхроимпульса адаптер должен завершить прием.

Если клавиатура не передает или вывод из клавиатуры прерывается, адаптер устанавливает линию ТАКТ в "0" на время более 60 ms. Когда адаптер готов пересылать свой стартовый бит (при этом линия ИНФ установлена в "0"), то линия ТАКТ устанавливается в "1". Если клавиатура обнаруживает запрос на пересылку, она считывает 11-битную посылку. Посылку 10-го бита клавиатура устанавливает линию ИНФ в "0". Этим она указывает адаптеру, что данные приняты.

Если клавиатура не начинает синхронизировать данные из адаптера через 15 ms или заканчивает эту синхронизацию ранее, чем через 2 ms, в выходной буфер адаптера помещается код FE, а в регистре состояния устанавливается в "1" бит 5.

Клавиатура должна подтверждать все передачи. Если ответный символ содержит ошибку паритета, в выходном буфере устанавливается

код FE, а в регистре состояния устанавливаются в "1" биты 7 и 5. Время ответа от клавиатуры лимитируется адаптером. Если это время превышает 20 ms, адаптер помещает в выходной буфер код FE, а в регистре состояния устанавливаются в "1" биты 5 и 6.

4.14.19. Команды процессора, выполняемые микро-ЭВМ, приведены в табл. 4.14. Коды команд представлены в шестнадцатеричном виде. Запись команд производится по адресу 64.

Таблица 4.14

Код команды	Функция команды
20	Передача текущего командного байта в выходной буфер
60	Загрузка командного байта. Эта команда двухбайтная. Следующий за ней байт является новым командным байтом и записывается по адресу 60
AA	Выполнение внутреннего диагностического теста микро-ЭВМ. Если при выполнении теста не обнаружено ошибок, в выходном буфере устанавливается код 55
AB	Тестирование интерфейса. По этой команде микро-ЭВМ тестирует линии ТАКТ и ИНФ от клавиатуры. Результат тестирования устанавливается в выходной буфер: 00 - ошибки не обнаружены; 01 - линия ТАКТ в состоянии "0"; 02 - линия ТАКТ в состоянии "1"; 03 - линия ИНФ в состоянии "0"; 04 - линия ИНФ в состоянии "1"
AD	Блокировка интерфейса клавиатуры
AE	Разрешение интерфейса клавиатуры

Код команды	Функция команды
D0	Чтение выходного порта микро-ЭВМ. По этой команде содержимое выходного порта микро-ЭВМ передается в выходной буфер адаптера. Четыре младших разряда выходного порта - всегда "1", бит 7 - сигнал ИНФ, передаваемый в клавиатуру, бит 6 - сигнал ТАКТ, передаваемый в клавиатуру, бит 5 - занятость входного буфера ("0" - занят, "1" - свободен), бит 4 - занятость выходного буфера ("1" - занят, "0" - свободен)
D1	Запись в выходной порт. Эта команда двухбайтная. Следующий за командой байт записывается по адресу 60 и располагается в соответствующих разрядах выходного порта
E0	Считывание линий ТАКТ и ИНФ от клавиатуры. По этой команде микро-ЭВМ считывает входные сигналы ТАКТ и ИНФ и располагает их в выходном буфере: ТАКТ - в бите 0, ИНФ - в бите 1

4.14.20. Назначение битов командного байта приведено в табл. 4.15.

Таблица 4.15

Номер бита командного байта	Назначение бита
0	При единичном значении этого бита разрешена выдача прерывания IRQ1 по заполнению выходного буфера
1	Значение бита всегда равно "0"
2	Системный флаг. Значение системного флага дублируется в регистре состояния
3	Значение бита всегда равно "1"
4	При единичном значении этого бита установкой "0" на линию ТАКТ блокируется интерфейс клавиатуры
5	Значение бита всегда равно "0"
6	При единичном значении этого бита в адаптере устанавливается режим совместимости с ППЭВМ ЕС1841. Микро-ЭВМ преобразует коды сканирования, получаемые от клавиатуры в коды, используемые ППЭВМ ЕС1841
7	Значение бита всегда равно "0"

4.14.21. Команды процессора, выполняемые клавиатурой, приведены в табл. 4.16. Команды могут передаваться клавиатуре в любое время. Клавиатура должна реагировать на них в течение времени, не превышающем 20 ms. Запись команд идет по адресу 60. Коды команд представлены в шестнадцатиричном виде.

Таблица 4.16

Код команды	Функция команды
FF	"Сброс" Процессор выдает команду "Сброс" для инициирования программ начальной установки и внутреннего диагностирования клавиатуры. Клавиатура подтверждает прием команды, выставляя сигнал подтверждения (FA), который принимается процессором до начала выполнения команды. В случае успешного приема FA адаптер устанавливает в "1" сигналы ТАКТ и ИНФ (в течении 500 ms) Тестирование длится 600-900 ms. После завершения тестирования при наличии разрешения интерфейса клавиатура выдает код AA
FE F7-FD	"Повторить" Процессор посылает эту команду при обнаружении ошибки передачи из клавиатуры. Команда посылается перед разрешением интерфейса для следующего вывода из клавиатуры. По команде "Повторить" клавиатура пытается повторить передачу последнего байта.
EF-F2,	"Нет операции" Эти команды - резервные. Клавиатура подтверждает их прием и продолжает выполнять предыдущую команду
F6	"Установка по умолчанию" Эта команда устанавливает в клавиатуре все состояния по умолчанию при включении электропитания. Клавиатура выставляет FA, обнуляет буфер, устанавливает состояние по

Код команды	Функция команды
	умолчанию и продолжает работу (если она была предварительно разрешена)
F5	"Блокировка после установки по умолчанию" Эта команда аналогична команде F6, только команда прерывает работу и ожидает следующую команду
F4	"Разрешение" Получив эту команду, клавиатура выдает FA, обнуляя буфер и начинает сканирование
F3	"Установка скорости повторения и задержки" Процессор использует эту команду для изменения скорости повторения при выдаче кода сканирования длительно нажатой клавиши и задержки, после которой начинается режим повторения. Параметры скорости и задержки определяются значением байта, следующего за командой. Биты 5 и 6 определяют величину задержки. Биты 0-4 - скорость повторения. Бит 7 должен быть равен 0. Задержка определяется следующим образом:сумму двоичных значений битов 5, 6 и "1" умножить на 250 ms. Значение задержки определяется с точностью 20 %. Период повторения определяется из выражения: (8 + A)*(2**B)*0,00417 s, где A - двоичное значение битов 2,1,0; B - двоичное значение битов 4 и 3. По этой команде клавиатура выставляет FA, прерывает работу и ожидает ввод параметра скорости повторения.

Код команды	Функция команды
	Затем клавиатура выставляет следующий байт FA, устанавливает скорость и задержку и продолжает работу, если она была предварительно разрешена. Если вместо параметра скорости и задержки принята какая-либо команда, то она выполняется без изменения существующих параметров. Однако, клавиатура не возобновляет сканирование без команды "Разрешение". Параметры, устанавливаемые клавиатурой по умолчанию при включении электропитания: скорость повторения - 10 символов в секунду ±20 %; задержка - 500 ms ±20 %
EE	"Эхо" Эта команда - средство диагностики. При получении этой команды клавиатура отвечает аналогичным кодом и продолжает работу, если она была предварительно разрешена
ED	"Установка/сброс индикаторов режимов" Процессор управляет четырьмя индикаторами режимов, находящимися на панели клавиатуры. Комбинации их включения зависят от команд процессора. Команда имеет формат: 1-ый байт - ED; 2-ой байт - выбор индикатора.

Код команды	Функция команды
	Формат 2-го байта: биты 7 - резерв, 6 - резерв, 5 - резерв, 4 - резерв, 3 - индикатор русского регистра, 2 - индикатор блокировки строчных букв, 1 - индикатор цифровой блокировки, 0 - индикатор блокировки экрана Приняв эту команду, клавиатура выставляет FA, прерывает работу и ожидает получения 2-го байта. После приема 2-го байта клавиатура опять выставляет FA, устанавливает индикаторы и продолжает работу, если она была предварительно разрешена. Если вместо 2-го байта получена какая-либо другая команда, то выполнение команды "Установка/сброс индикаторов режимов" прекращается без изменения состояния индикации, а начинает выполняться эта вновь полученная команда. Затем работа клавиатуры возобновляется

4.14.22. Команды клавиатуры, выдаваемые в ответ на команды процессора, приведены в табл. 4.17.

Таблица 4.17

Код команды	Функция команды
FE	"Повторить" Клавиатура выставляет эту команду при обнаружении ошибок во время приема информации
FA	"Подтверждение" Клавиатура должна отвечать кодом FA на любую команду процессора, кроме команд "Эхо" и "Повторить". Если во время передачи FA клавиатура прерывается процессором, выдача FA прекращается и происходит прием новой команды
00	"Переполнение" Этот код посылается в процессор при переполнении буфера клавиатуры
FD	"Диагностика отказов" При обнаружении неисправности клавиатура вырабатывает код диагностики отказов
F0	"Код отжатия" Для определения признака отжатия клавиатура посылает код F0. Вторым байтом передается код нажатия клавиши
AA	"Код завершения внутреннего диагностического теста клавиатуры"
EE	"Эхо" Код EE посылается в ответ на команду "Эхо" из процессора

4.16. Адаптер параллельного интерфейса

4.16.1. Адаптер параллельного интерфейса предназначен для организации подключения к ПЭВМ печатающих устройств, использующих интерфейс типа ИРПР-М.

Наименование сигналов интерфейса, их назначение и распределение по контактам соединителя адаптера приведены в табл. 4.37. Электрические параметры сигналов соответствуют параметрам ТТЛ.

4.16.2. Структура адаптера параллельного интерфейса приведена на рис. 4.44.

Основными функциональными частями адаптера являются:

1) дешифратор команд;

2) приемопередатчик;

3) регистр данных;

4) регистр управления;

5) три шинных буфера.

4.16.3. Дешифратор команд определяет режимы работы адаптеров и направление передачи информации на основании полученных из ЦП адресов порта и команд ввода-вывода.

Адреса портов ввода-вывода и устанавливаемые по ним режимы работы адаптера приведены в табл. 4.38.

4.16.4. В качестве приемопередатчика служит трехстабильный двунаправленный элемент, который связывает шину данных D0-D7 ЦП и шину данных BD0-BD7 адаптера.

Переход приемопередатчика в активное состояние производится в результате дешифрации одного из портов адаптера. Направление передачи информации определяется наличием или отсутствием команды считывания порта ввода-вывода. По низкому уровню сигнала -IOR информация с шины BD0-BD7 передается на системную шину D0-D7. По высокому уровню сигнала -IOR направление передачи информации переключается.

Таблица 4.37

Наименование сигнала	Контакт соединителя	Вход (выход)	Назначение сигнала
-STROBE	01	ВЫХ	Сигнал служит для считывания данных печатающим устройством. Длительность его должна быть более 0,5 ms. Считывание данных выполняется при низком уровне сигнала
DATA1	02	ВЫХ	Информационный разряд данных
DATA2	03	ВЫХ	,,
DATA3	04	ВЫХ	,,
DATA4	05	ВЫХ	,,
DATA5	06	ВЫХ	,,
DATA6	07	ВЫХ	,,
DATA7	08	ВЫХ	,,
DATA8	09	ВЫХ	,,
-ACKNLG	10	ВХ	Низкий уровень сигнала указывает на то, что печатающее устройство готово к приему очередных данных. Длительность сигнала 5 ms
PE	12	ВХ	Высокий уровень сигнала указывает на отсутствие бумаги в печатающем устройстве
SLCT	13	ВХ	Высокий уровень сигнала указывает на готовность печатающего устройства к работе

Наименование сигнала	Контакт соединителя	Вход (выход)	Назначение сигнала
-AUTOFEED	14	ВЫХ	При низком уровне сигнала бумага после печати автоматически подается на одну строку
-INIT	16	ВЫХ	Когда уровень этого сигнала становится низким, контроллер печатающего устройства сбрасывается в начальное состояние, а буфер печати очищается
BUSY	11	ВХ	Высокий уровень сигнала указывает на невозможность приема данных печатающим устройством
-ERROR	15	ВХ	При включенном состоянии печатающего устройства уровень сигнала становится низким при следующих условиях: 1) в ПУ нет бумаги; 2) ПУ в состоянии "Автоном"; 3) в ПУ зафиксирована ошибка
-SLCT IN	17	ВЫХ	Ввод данных в печатающее устройство возможен только при низком уровне сигнала

Структура адаптера параллельного интерфейса




Рис. 4.44

Таблица 4.38

Адрес порта ввода-вывода	Режим работы
378	Считывание или запись данных
37A	Считывание или запись управляющих сигналов
379	Считывание состояния

4.16.5. Однобайтный регистр данных служит для передачи символов из ЦП в ПУ. Прием информации с шины BD0-BD7 в регистр данных осуществляется по спаду сигнала -IOW при дешифрации режима "Запись данных". Выход регистра данных связан с соединителем ПУ таким образом, что младший бит символа передается по линии -DATA1, старший бит - по линии DATA8.

4.16.6. При необходимости информация, хранящаяся в регистре данных, может быть считана. Для этой цели служит шинный буфер 1. Он передает содержимое регистра данных на шину адаптера BD0-BD7 в режиме "Чтение данных". С шины адаптера информация через приемопередатчик транслируется на шину D0-D7.

4.16.7. Регистр управления имеет пятиразрядную структуру. Прием информации в регистр управления происходит с шины адаптера BD0-BD7 по спаду сигнала -IOW при дешифрации режима "Запись управления". Состояние четырех младших разрядов регистра передается на соединитель связи с ПУ и воспринимается как управляющая информация.

Пятый разряд регистра управления может использоваться в качестве маски прерывания от ПУ. При единичном значении пятого разряда ЦП будет получать прерывание по каждому сигналу ACKNLG.

Соответствие разрядов шины данных ЦП и сигналов интерфейса, выдаваемых в ПУ, приведено в табл. 4.39.

Таблица 4.39

Разряд шины данных ЦП	Сигнал интерфейса, выдаваемый в ПУ
D0	-STROBE
D1	-AUTOFEED
D2	INIT
D3	-SLCT IN

4.16.8. Контроль содержимого регистра управления производится в режиме "Чтение управления". При этом содержимое регистра управления передается на шину адаптера BD0-BD7 через шинный буфер 2, затем на шину D0-D7 с помощью приемопередатчика.

4.16.9. Для получения сигналов от ПУ используется режим "Чтение состояния".

В этом режиме информация от соединителя связи с ПУ транслируется через шинный буфер 3 на шину адаптера BD0-BD7 и через приемопередатчик передается на шину данных ЦП.

Соответствие сигналов интерфейса, поступающих от ПУ, и разрядов шины данных ЦП приведено в табл. 4.40.

4.16.10. Последовательность передачи данных по параллельному интерфейсу приведена на рис. 4.45.

При передаче данных в печатающее устройство необходимо учитывать состояние сигналов -ACKNLG, BUSY.

Очередная передача символа может выполняться только по низкому уровню сигнала BUSY или по приему сигнала -ACKNLG.

Последовательность передачи данных по параллельному интерфейсу




Рис. 4.45

Таблица 4.40

Разряд шины данных ЦП	Сигнал интерфейса, поступающий от ПУ
D3	-ERROR
D4	SLCT
D5	PE
D6	-ACKNLG
D7	-BUSY

4.17. Адаптер накопителя на гибких магнитных дисках

4.17.1. Структура адаптера НГМД приведена на рис. 4.46. На структурной схеме изображены основные блоки адаптера НГМД и связи между ними.

4.17.2. По командам, поступающим из ЦП, адаптер НГМД позволяет:

1) поддерживать формат данных на дискете, совместимый с форматом данных дискеты для IBM SYSTEM34;

2) кодировать данные по способу записи модифицированной частотой модуляции (МЧМ);

3) программировать длину записи данных: 128, 256, 512, 1024 байт на сектор;

4) программировать скорость перехода с дорожки на дорожку, время загрузки и разгрузки головки;

5) обеспечить мультисекторные и мультидорожечные операции;

6) обеспечить управление для четырех НГМД;

7) обеспечить сканирование данных - сканирование поля данных одного сектора или полей данных всех секторов цилиндра, побайтное

Структура адаптера НГМД




Рис. 4.46

сравнение данных из оперативного запоминающего устройства с данными, считанными с дискеты;

8) передавать данные в режиме ПДП или в режиме прерываний.

4.17.3. В состав адаптера НГМД входят следующие основные составные части:

1) дешифратор базового адреса;

2) узел сопряжения с системной шиной;

3) двунаправленный формирователь данных;

4) регистр управления;

5) контроллер НГМД;

6) дешифратор сигналов выбора НГМД;

7) генератор импульсов;

8) формирователь синхросерий;

9) узел формирования сигналов записи с предкомпенсацией;

10) узел фазового детектора;

11) генератор, управляемый напряжением (ГУН);

12) узел синхронизации данных воспроизведения;

13) фильтр низких частот (ФНЧ);

14) схема формирования запроса ПДП;

15) формирователь сигналов НГМД.

Дешифратор базового адреса осуществляет распознавание базового адреса программно доступных регистров адаптера НГМД.

Узел сопряжения с системной шиной управляет обменом информацией между ЦП и адаптером НГМД в соответствии с требованиями системного интерфейса.

Двунаправленный формирователь данных используется для согласования электрических параметров шины данных системы и внутренней магистрали данных адаптера НГМД.

Назначение разрядов регистра управления, имеющего системный адрес 3F2, приведено в табл. 4.41.

Таблица 4.41

Разряд	Назначение
0,1	Выбор НГМД
2	Сброс контроллера НГМД (при нулевом значении разряда)
3	Разрешение прерывания и ПДП
4	Включение мотора НГМД0
5	Включение мотора НГМД1
6	Включение мотора НГМД2
7	Включение мотора НГМД3

Формирователь синхросерий используется для синхронизации работы узлов адаптера НГМД.

Узел формирования сигналов записи управлением контроллера НГМД осуществляет предкомпенсацию и передачу данных в НГМД. Предкомпенсация сигналов записи осуществляется в соответствии с табл. 4.42.

Таблица 4.42

Код управления предкомпенсацией (PS0PS1)	Временное расположение сигналов записи
00	Номинальное
01	Задержанное на такт от номинального
10	Опережающее на такт от номинального
11	Запрещенная кодовая комбинация

Узел фазового детектора осуществляет преобразование рассогласованных фаз сигналов на входах в импульсах зарядного или разрядного тока, поступающие на вход ФНЧ.

ФНЧ обеспечивает модуляцию частоты ГУН в соответствии с колебаниями скорости НГМД и подавляет модуляцию, вызванные мгновенными фазовыми искажениями сигналов воспроизведения.

ГУН осуществляет подстройку частоты и фазы своих колебаний в соответствии с сигналами воспроизведения данных, поступающих с НГМД.

Узел синхронизации данных предназначен для временного стробирования данных воспроизведения.

4.17.4. Контроллер НГМД содержит два программно доступных порта: регистр основного состояния (РОС), имеющий системный адрес 3F4, и регистр данных (РД), имеющий системный адрес 3F5.

4.17.5. РОС только считывается ЦП и используется для организации обмена информацией между ЦП и адаптером НГМД. Назначение разрядов РОС и соответствующие им режимы приведены в табл. 4.43.

Таблица 4.43

Разряд	Режим	Назначение
0	НГМД0 занят	НГМД0 находится в режиме поиска
1	НГМД1 занят	НГМД1 находится в режиме поиска
2	НГМД2 занят	НГМД2 находится в режиме поиска
3	НГМД3 занят	НГМД3 находится в режиме поиска
4	Контроллер	Выполняется передача информации из РД во внутренний регистр контроллера НГМД или наоборот
5	Режим выполнения	Устанавливается только в фазе выполнения команды, если передача данных происходит в режиме прерывания

Разряд	Режим	Назначение
6	Направление передачи	Если разряд установлен в единичное значение, то происходит вывод информации; если разряд установлен в нулевое значение, то происходит ввод информации
7	Готовность	Указывает, что ГД готов к обмену информацией с ЦП

При установке любого из разрядов 0-3 контроллер НГМД не воспринимает команды записи или считывания.

Разряды 6 и 7 могут быть использованы для выполнения обмена "Запрос-ответ". Они указывают, когда данные готовы и в каком направлении будут переданы по системной шине. Максимальное время между последним сигналом "Запись в порт ввода-вывода" или последним сигналом "Чтение порта ввода-вывода" во время фаз команды или результата и установкой разряда 7 составляет 12 ms. По этой причине каждый раз, когда считывается РОС, ЦП будет ждать 12 ms, т.е. до момента, когда произойдет сброс разряда 4 РОС.

4.17.6. Регистр РД (в действительности состоящий из нескольких стековых регистров, где в каждый конкретный момент по шине данных доступен только один регистр) запоминает данные, команды, параметры и информацию о состоянии НГМД. Байты данных считываются или записываются в РД по порядку для программирования или для получения результата после выполнения отдельной команды. В фазе результата через РД считываются регистры состояния, хранящие информацию о результате выполнения заданной команды и о состоянии НГМД. Каждая выполняемая команда определяет количество регистров состояния, которое должно быть считано. Назначение разрядов регистра состояния

и соответствующие режимы приведены в табл. 4.44.

Таблица 4.44

Разряд	Режим	Назначение
7,6	Код прерывания	00 - нормальное завершение команды; 01 - ненормальное завершение команды (выполнение команды началось,но было завершено безуспешно); 10 - недействительная команда; 11 - ненормальное завершение команды (во время выполнения команды сигнал "Готовность" от НГМД изменил свое состояние)
5	Окончание поиска	Завершение команды поиска
4	Проверка оборудования	Получен сигнал "Ошибка" от НГМД, или сигнал "Дорожка 00" не появился после 77 сигналов "Шаг" при выполнении команды "Рекалибровать"
3	Не готов	НГМД находится в состоянии "Не готов" при получении команд "Чтение данных" и "Запись данных" или при считывании или записи данных на одностороннюю дискету
2	Адрес головки	Указывает номер выбранной головки
1,0	Выбор НГМД	Указывается номер НГМД

Назначение разрядов регистра состояния 1 приведено в табл. 4.45.

Таблица 4.45

Разряд	Наименование	Назначение
7	Конец цилиндра	Происходит обращение к сектору после последнего обращения к последнему сектору цилиндра
6	-	Не используется
5	Ошибка в данных	Ошибка кода циклического контроля в поле идентификатора сектора или в поле данных
4	Переполнение	Нарушено время обслуживания запросов на передачу данных
3	-	Не используется
2	Нет данных	При выполнении команд не найден необходимый сектор
1	Запись защищена	В НГМД установлена защищенная дискета
0	Пропадающий маркер адреса	Не обнаружен маркер идентификатора сектора

Назначение разрядов регистра состояния 2 приведено в табл. 4.46.

Таблица 4.46

Разряд	Наименование	Назначение
7	-	Не используется
6	Служебный маркер	В идентификаторе сектора обнаружен адресный маркер стертых данных

Разряд	Наименование	Назначение
5	Ошибка в поле данных	Ошибка кода циклического контроля в поле данных
4	Сбойный цилиндр	Номер цилиндра в идентификаторе сектора отличается от номера цилиндра, переданного в контроллер НГМД
3	Условие "Равно" удовлетворено	При выполнении команды "Сканирование" удовлетворено условие "Равно"
2	Сканирование не удовлетворено	Команда "Сканирование" не выполнилась
1	Плохой цилиндр	На дискете обнаружен сбойный цилиндр
0	Пропадающий маркер данных	Контроллер НГМД не может обнаружить маркер данных или маркер стертых данных

Назначение разрядов регистра состояния 3 приведено в табл. 4.47

Таблица 4.47

Разряд	Наименование	Назначение
7	Ошибка	Получен сигнал "Ошибка" из НГМД
6	Защищенная запись	Получен сигнал"Запись защищена" из НГМД
5	Готово	Получен сигнал "Готовность" из НГМД
4	Дорожка 00	Получен сигнал "Дорожка 00" из НГМД
3	Двусторонний	Получен сигнал "Двусторонний" из НГМД
2	Адрес головки	Определяет номер головки
1,0	Выбор НГМД	Определяет номер НГМД

4.17.7. Адаптер НГМД обеспечивает выполнение 15 команд. Каждая команда инициируется мультибайтной передачей из процессора основной системы, а результат после выполнения команды должен быть передан мультибайтной передачей обратно в ЦП. Такой мультибайтный обмен информацией между ЦП и адаптером НГМД логично представлен в виде трех фаз команды:

1) в фазе команды адаптер НГМД получает информацию, требуемую для выполнения отдельной операции из ЦП;

2) в фазе выполнения адаптер НГМД выполняет заданную операцию;

3) в фазе результата информация о выполненной команде делается доступной ЦП.

Во время фаз команды и результата регистр основного состояния должен считываться процессором перед каждым байтом информации, записанным или считанным из регистра данных. После считывания или записи байта данных в РД ЦП будет ждать 12 ms перед считыванием РОС Разряды 6 и 7 РОС должны быть установлены в единичное значение перед считыванием каждого байта из РД.

Во время фазы выполнения РОС не надо считывать. Если передача данных осуществляется в режиме прерываний,то передача каждого байта данных инициируется сигналом прерывания. Генерация сигнала считывания или записи будет сбрасывать прерывание адаптера НГМД после выдачи данных на системную шину. Если ЦП не может достаточно быстро (каждые 13 ms) обрабатывать прерывания, то может проверять регистр основного состояния и функции разряда 7 точно такие, как сигнала прерывания.

В режиме предоставления прямого доступа к памяти, в фазе выполнения, перед передачей байта данных генерируется сигнал "Запрос на ПДП". Контроллер ПДП отвечает на этот запрос сигналами подтверждения ПДП и считывания или записи. После завершения фазы

выполнения генерируется сигнал прерывания, что означает начало фазы результата.

Во время фазы результата должны быть считаны байты результата. Адаптер НГМД не будет воспринимать новую команду.

Байты данных, которые посылаются в адаптер НГМД для формирования фазы команды, и байты, считанные в фазе результата, должны быть расположены в определенном порядке. Не разрушаются укорочение фазы команды и результата. После посылки последнего байта в фазе команды в адаптер НГМД автоматически начинается фаза выполнения, затем после передачи в адаптер НГМД автоматически начинается фаза выполнения, затем после передачи последнего байта данных в фазе выполнения команды, т.е. готов к выполнению новой команды, когда передан последний байт данных в фазе результата.

4.17.8. Адаптер НГМД выполняет следующие команды:

1) "Чтение данных";

2) "Чтение идентификатора сектора";

3) "Чтение стертых данных";

4) "Чтение дорожки";

5) "Сканирование "равно";

6) "Сканирование "меньше или равно";

7) "Сканирование "больше или равно";

8) "Запись данных";

9) "Запись стертых данных";

10) "Форматизовать дорожку";

11) "Поиск";

12) "Рекалибровать";

13) "Указать";

14) "Снять состояние прерывания";

15) "Снять состояние привода".

Состояние шины данных при выполнении команд адаптера НГМД

приведено в табл. 4.48.

Таблица 4.48

Команда	Шина данных								Примечание
	D7	D6	D5	D4	D3	D2	D1	D0	
Чтение данных	MT	MF	SK	0	0	1	1	0	фаза команды
	X	X	X	X	X	HD	US1	US0	
				C					
				H					
				R					
				N					
			EOT						
			GPL						
			DTL						
									фаза выполнения
									фаза результата
			ST0						
			ST1						
			ST2						
				C					
				H					
				R					
				N					
Чтение стертых данных	MT	MF	SK	0	1	1	0	0	фаза команды
	X	X	X	X	X	HD	US1	US0	
				C					
				H					

Таблица 4.48

Команда	Шина данных								Примечание
	D7	D6	D5	D4	D3	D2	D1	D0	
				R					
				N					
			EOT						
			GPL						
			DTL						
									Фаза выполнения
									Фаза результата
			ST0						
			ST1						
			ST2						
				C					
				H					
				R					
				N					
Запись	MT	MF	0	0	0	1	0	1	Фаза команды
данных	X	X	X	X	X	HD	US1	US0	
				C					
				H					
				R					
				N					
			EOT						
			GPL						
			DTL						

Таблица 4.48

Команда	Шина данных								Примечание
	D7	D6	D5	D4	D3	D2	D1	D0	
									Фаза выполнения
									Фаза результата
			ST0						
			ST1						
			ST2						
				C					
				H					
				R					
				N					
Запись	MT	MF	0	0	1	0	0	1	Фаза команды
стертых	X	X	X	X	X	HD	US1	US0	
данных				C					
				H					
				R					
				N					
			EOT						
			GPL						
			DTL						
									Фаза выполения
									Фаза результата
			ST0						
			ST1						
			ST2						

Таблица 4.48

Команда	Шина данных								Примечание
	D7	D6	D5	D4	D3	D2	D1	D0	
				C					
				H					
				R					
				N					
Чтение до-	0	MF	SK	0	0	0	1	0	Фаза команды
рожки А	X	X	X	X	X	HD	US1	US0	
				C					
				H					
				R					
				N					
			EOT						
			GPL						
			DTL						
									Фаза выполнения
									Фаза результата
			ST0						
			ST1						
			ST2						
				C					
				H					
				R					
				N					

Таблица 4.48

Команда	Шина данных								Примечание
	D7	D6	D5	D4	D3	D2	D1	D0	
Чтение иден-	0	MF	0	0	1	0	1	0	Фаза команды
тификатора	X	X	X	X	X	HD	US1	US0	Фаза выполнения
сектора									Фаза результата
			ST0						
			ST1						
			ST2						
				C					
				H					
				R					
				N					
Форматизо-	0	MF	0	0	1	1	0	1	Фаза команды
вать дорожку	X	X	X	X	X	HD	US1	US0	
				N					
			SC						
			GPL						
				D					
									Фаза выполнения
									Фаза результата
			ST0						
			ST1						
			ST2						
				C					

Таблица 4.48

Команда	Шина данных								Примечание
	D7	D6	D5	D4	D3	D2	D1	D0	
				H					
				R					
				N					
Сканирование	MT	MF	SK	1	0	0	0	1	Фаза команды
на "равно"	X	X	X	X	X	HD	US0	US0	
				C					
				H					
				R					
				N					
			EOT						
			GPL						
			STP						
									Фаза выполнения
									Фаза результата
			ST0						
			ST1						
			ST2						
				C					
				H					
				R					
				N					

Таблица 4.48

Команда	Шина данных								Примечание
	D7	D6	D5	D4	D3	D2	D1	D0	
Сканирование	MT	MF	SK	1	1	0	0	1	Фаза команды
на "больше"	X	X	X	X	X	HD	US1	US0	
или "равно"				C					
				H					
				R					
				N					
			EOT						
			GPL						
			STP						
									Фаза выполнения
									Фаза результата
			ST0						
			ST1						
			ST2						
				C					
				H					
				R					
				N					
Сканирование	MT	MF	SK	1	1	1	0	1	Фаза команды
на "меньше"	X	X	X	X	X	HD	US1	US0	
или "равно"				C					
				H					
				R					

Таблица 4.48

Команда	Шина данных D7	D6	D5	D4	D3	D2	D1	D0	Примечание
				N					
			EOT						
			GPL						
			STP						
									Фаза выполнения
									Фаза результата
			ST0						
			ST1						
			ST2						
				C					
				H					
				R					
				N					
Рекалибро-	0	0	0	0	0	1	1	1	Фаза команды
вать	X	X	X	X	X	0	US1	US0	
									Фаза выполнения
Указать	0	0	0	0	0	0	1	1	Фаза команды
	SRT				HUT				
	HLT							ND	

Таблица 4.48

Команда	Шина данных								Примечание
	D7	D6	D5	D4	D3	D2	D1	D0	
Поиск	0	0	0	0	1	1	1	1	Фаза команды
	X	X	X	X	X	HD	US1	US0	
			NCN						
									Фаза выполнения
Снять состояние прерывания	0	0	0	0	1	0	0	0	Фаза команды
			ST0						Фаза результата
			PSN						
Снять состояние НГМД	0	0	0	0	0	1	0	0	Фаза команды
	X	X	X	X	X	HD	US1	US0	
			ST3						Фаза результата

Примечания:

1. X означает, что данный разряд может быть установлен в нулевое либо в единичное значение.

2. MT=1 - будет выполняться мультидорожечная операция.

3. MF=1 - кодирование по способу МЧМ.

4. SK=1 - пропуск адресного маркера стертых данных.

5. HD - номер головки.

6. US1, US0 - выбор НГМД.

7. C - номер цилиндра.

8. H - адрес головки.

9. R - номер сектора.

10.N - количество байтов в секторе (00-128, 01-256, 10-512, 11-1024).

11. EOT - номер последнего сектора на цилиндре.

12. GPL - длина промежутка.

13. DTL - длина данных в секторе (действительно при N=00).

14. ST0 - регистр состояния 0.

15. ST1 - регистр состояния 1.

16. ST2 - регистр состояния 2.

17. ST3 - регистр состояния 3.

18. STP - межсекторное смещение.

19. SRT - время скорости шага.

20. HUT - время разгрузки головки.

21. HLT - время загрузки головки.

22. ND - режим передачи данных.

23. NCN - номер нового цилиндра.

24. FCN - номер текущего цилиндра.

25. SC - количество секторов на цилиндре.

4.17.9. Адаптер НГМД генерирует сигнал "Запрос прерывания" в следующих случаях:

1) при возникновении фазы результата команд "Чтение данных", "Чтение дорожки", "Чтение идентификатора сектора", "Чтение стертых данных", "Запись данных", "Форматизовать дорожку", "Запись стертых данных", "Сканирование";

2) при изменении состояния сигнала "Готовность" НГМД;

3) при окончании команд "Поиск" или "Рекалибровать";

4) в фазе выполнения в режиме прерываний.

Прерывания, обусловленные причинами 2 и 3, должны быть опре-делены с помощью команды "Снять состояние прерывания".

4.17.10. Управление накопителем и выполнение операций в адаптере НГМД предусматривает использование формата записи дорожки. Формат дорожки приведен на рис. 4.47.

Начало и конец дорожки определяется индексом. Первое поле - зазор индекса, который составляет 32 bytes 4E.

На каждой дорожке размещается 8 или 9 секторов, в зависимости от операционной системы. Каждый сектор включает 574 bytes. Каждый сектор, формат которого приведен на рис. 4.48, содержит идентификатор сектора, зазор идентификатора и блок данных.

Идентификатор сектора состоит из маркера идентификатора и идентификатора адреса. Маркер идентификатора включает: 12 bytes 00, 3 bytes A1, 1 byte FE.

Идентификатор адреса содержит:

1) первый байт - адрес дорожки;

2) второй байт - сторона дискеты;

3) третий байт - номер сектора;

4) четвертый байт - длина сектора;

5) 2 bytes - код циклического контроля.

Зазор идентификатора содержит 22 bytes 4E.

Блок данных состоит из маркера данных и поля данных. Маркер данных включает: 12 bytes 00, 3 bytes A1, 1 byte FB и F8.

FB означает, что данные верны и что все поле данных может быть прочитано. F8 означает маркер стертых данных.

Поле данных содержит:

512 bytes данных;

2 bytes - код циклического контроля.

Зазор блока данных содержит 80 bytes 4E.

После последнего блока данных находится зазор блока данных.

Формат дорожки



Рис. 4.47

Формат сектора

Идентификатор сектора		Зазор идентифи-катора	Блок данных		
Маркер идентификатора	Идентификатор адреса		Маркер данных	Поле данных	Код цикличес-кого контроля

Рис. 4.48

4.17.11. Параметры, которые могут программироваться, следующие:

1) количество байт в секторе;

2) длина промежутка;

3) длина данных в секторе;

4) время скорости шага;

5) время разгрузки головки;

6) время загрузки головки.

5. Базовая система управления вводом-выводом

5.1. Состав и назначение

5.1.1. Базовая система управления вводом-выводом (БСУВВ) обеспечивает управление базовым комплектом устройств ввода-вывода, подключенным к ПЭВМ.

Программы БСУВВ написаны на языке "Ассемблер" и хранятся в ПЗУ емкостью 32K bytes (4x8K bytes).

Передача и обработка всех параметров, используемых при выполнении программ БСУВВ, осуществляется через регистры ЦП.

В состав БСУВВ входят:

1) программы тестирования и инициализации, выполняемые по включению электропитания;

2) программы обслуживания устройств ввода-вывода;

3) сервисные программы.

5.1.2. Программы тестирования и инициализации проверяют правильность функционирования базового комплекта ПЭВМ и завершаются загрузкой системы, если ПЭВМ работоспособна.

5.1.3. К программам обслуживания ввода-вывода относятся:

1) программа обработки прерывания клавиатуры;

2) программа обработки прерывания НМД;

3) программа обработки прерывания НГМД;

4) программа обслуживания видеомонитора;

5) программа обслуживания НМД;

6) программа обслуживания НГМД;

7) программа обслуживания адаптеров последовательного интерфейса;

8) программа обслуживания клавиатуры;

9) программа обслуживания печатающего устройства;

5.1.4. К сервисным программам относятся:

1) программа поддержки системных функций;

2) программа загрузки системы;

3) программа обработки прерывания от клавиатуры по клавише СТОП;

4) программа вывода на печать содержимого буфера видеомонитора;

5) программа обработки прерывания таймера;

6) программа определения состава оборудования;

7) программа определения размера системной памяти;

8) программа установки-считывания времени суток;

9) программа передачи управления процедуре пользователя при прерывании от таймера.

Каждая точка входа в программы обслуживания устройств ввода-вывода и сервисные программы доступна через систему прерываний и определяется вектором прерывания.

Распределение векторов прерывания приведено в табл.5.1.

Таблица 5.1

Шестнадцатеричный код вектора прерывания	Назначение вектора прерывания
05	Вывод на печать содержимого буфера видеомонитора
08	Обработка прерывания таймера
09	Обработка прерывания клавиатуры
76	Обработка прерывания НМД
0E	Обработка прерывания НГМД
10	Обслуживание видеомонитора

Шестнадцатеричный код вектора прерывания	Назначение вектора прерывания
11	Определение состава оборудования
12	Определение размера памяти
13	Обслуживание НМД и НГМД
14	Обслуживание адаптеров последовательного интерфейса
15	Поддержка системных функций
16	Обслуживание клавиатуры
17	Обслуживание печатающего устройства
18	Программный сброс
19	Загрузка системы
1A	Установка-считывание времени суток
1B	Обработка прерывания от клавиатуры по клавише СТОП
1C	Адрес программы пользователя, вызываемой по прерыванию от таймера
1D	Адрес таблицы видеопараметров
1E	Адрес таблицы параметров НГМД
1F	Адрес таблицы пользовательского дополнительного знакогенератора
40	Обслуживание НГМД

Вызов программ БСУВВ осуществляется аппаратурно или программно по команде INT XXH.

Аппаратурно вызываются программы обработки прерывания от таймера, клавиатуры, НМД, НГМД. Программы обслуживания видеомонитора, клавиатуры, НМД, НГМД, печатающего устройства, адаптеров последовательного интерфейса, а также сервисные программы вызываются программно.

Например, для вызова программы обслуживания видеомонитора пользователь должен задать команду INT 10H.

Перед началом выполнения каждой программы пользователь должен задать в регистрах ЦП информацию, необходимую для выполнения данной функции.

Если программа БСУВВ выполняет несколько функций, то в регистре AH задается код выполняемой функции.

5.2. Программы тестирования и инициализации, выполняемые по сбросу системы

5.2.1. При включении электропитания процессор вырабатывает сигнал сброса RESET, который приводит в исходное состояние все устройства ПЭВМ. Затем начинается выполнение программ тестирования и инициализации системы.

При успешном завершении тестов загружается операционная система, после чего ПЭВМ готова к работе.

Если при выполнении тестирования обнаружены ошибки, то подается звуковой сигнал, либо код ошибки выводится на экран видеомонитора.

Значения звуковых сигналов приведены в табл. 5.2.

Таблица 5.2

Звуковой сигнал		Значение сигнала
длинный	короткий	
1	1	Ошибка контроллера прерываний процессора
1	3	Адаптер видеомонитора (буфер регенерации, строчный СИ)
1	3	Адаптер видеомонитора (буфер регенерации, контроллер атрибутов, кадровый СИ)
0	3	Были ошибки при сбросе
0	1	Тестирование окончено. Стартовала IPL

5.3. Программы обработки прерывания

5.3.1. Программа обработки прерывания таймера (вектор прерывания 8Н) обрабатывает прерывания, аппаратурно возникающие от нулевого канала таймера, на вход которого подается сигнал с частотой 1,000 MHz, делящийся на величину 54936 для обеспечения 18,2 прерываний в секунду.

При обработке прерывания корректируется программный счетчик, хранящийся в памяти по адресу 046СН (младшая часть счетчика) и адресу 046ЕН (старшая часть счетчика) и используемый для установки времени суток.

Дополнительно в функции программы входит коррекция счетчика, управляющего двигателем НГМД. После обнуления счетчика двигатель выключается.

Имеется возможность передавать управление программе

пользователя с частотой прерывания таймера (18,2 прерываний в секунду). Для этого в программе обработки таймера выдается команда INT 1CH, соответствующая вектору прерывания, в котором задается адрес программы пользователя. Для подключения к вектору прерывания 1CH необходимо по адресу 0070H задать адрес пользовательской программы.

5.3.2. Программа обработки прерывания клавиатуры (вектор прерывания 9H) обрабатывает прерывания, возникающие при нажатии и отжатии клавиши клавиатуры. Программа считывает код сканирования клавиши в регистр AL. Нулевое состояние разряда 7 в коде сканирования означает, что клавиша нажата, единичное состояние разряда 7 - клавиша отжата. В результате выполнения программы в регистре AX формируется слово, старший байт которого (AH) содержит код сканирования, а младший (AL) - код ASCII. Эта информация помещается в буфер клавиатуры, состоящий из 16 слов (kb_buffer 041E). После заполнения шестнадцати слов буфера подается звуковой сигнал, и вводимый символ теряется.

Указатель вершины буфера клавиатуры для записи (buffer_tail) находится по адресу 041CH. Указатель вершины буфера для чтения (buffer_head) находится по адресу 041AH.

Клавиша ПЕЧ вызывает прерывание INT 5H (Print Screen).

Клавиша СТОП вызывает остановку выполнения программы.

Одновременное нажатие клавиш УПР и СТОП вызывает прерывание INT 1BH (Control break).

Одновременное нажатие клавиш АЛТ и ПЕЧ вызывает прерывание INT 15H (Attention, SYS_Req).

Флажки управляющих клавиш ЗГЛ, РЕГ, Р/А, УПР, АЛТ, РУС, ВСТ запоминаются в следующих ячейках памяти:

0417H - kb_flag;

0418H - kb_flag_1;

0497H - kb_flag_2;

0496H - kb_flag_3;

04E6H - kb_flag_3.

При одновременном нажатии клавиш УПР, АЛТ и УД в ячейки памяти с адресом 0:472 устанавливается константа 1234H и осуществляется переход программы на адрес FE05BH (Start).

Программа поддерживает работу клавиатуры EC1842.A003, а также клавиатуры, совместимой по кодам сканирования с расширенной клавиатурой фирмы IBM.

Переключение с одного типа клавиатуры на другой осуществляется одновременным нажатием клавиш УПР, АЛТ и ВСТ.

Одновременное нажатие клавиш УПР, АЛТ и + вызывает усиление звука, индицирующего нажатие клавиши.

Одновременное нажатие клавиш УПР, АЛТ и - вызывает уменьшение звука, индицирующего нажатие клавиши.

Для перехвата кодов сканирования клавиатуры используется прерывание INT 15H (AH=4FH), управление которому передается после считывания порта данных клавиатуры (60H). После возврата из прерывания INT 15H, программа, если не установлен флажок переноса CF, переходит на выход из прерывания (EOI).

Для изменения кодов ASCII можно использовать прерывание INT 15H (AH=4EH), задав в ES:SI адрес начала таблицы кодов, заменяющей таблицу, расположенную в ПЗУ, и имеющей следующую структуру:

коды комбинации с нажатой клавишей АЛТ - 88 bytes;

коды комбинации с нажатой клавишей УПР - 88 bytes;

коды нижнего регистра - 88 bytes;

коды верхнего регистра - 88 bytes;

коды нижнего регистра (русский) - 88 bytes;

коды верхнего регистра (русский) - 88 bytes;

коды третьих символов (нажата Р/А) - 43 bytes.

5.3.3. Программа обработки прерывания НМД (вектор прерывания 76Н) устанавливает третий канал ПДП в нерабочее состояние после окончания выполнения операций НМД.

5.3.4. Программа обработки прерывания НГМД (вектор прерывания 0ЕН) устанавливает признак прерывания в ячейке памяти 003ЕН. Этот признак указывает на окончание выполнения операции НГМД.

5.4. Программы обслуживания устройств ввода-вывода, сервисные программы

5.4.1. Программа вывода на печать содержимого буфера видеомонитора (INT 5H) вызывается одновременным нажатием клавиши ПЕЧ и клавиши переключения регистров. Позиция курсора сохраняется до завершения процедуры обработки прерывания. Повторное нажатие названных клавиш во время обработки прерывания игнорируется.

5.4.2. Программа обслуживания прерывания видеомонитора (INT 10H) обеспечивает работу с одноцветным и многоцветным видеомониторами, которые подключаются к системному электронному модулю через единый графический адаптер (ЕГА).

Тип подключенного видеомонитора и режим его работы устанавливается с помощью специальных переключателей, находящихся на плате процессора. Программа обслуживания прерывания видеомонитора (INT 10H) при выполнении функции установки режима работы (АН=0) считывает состояние переключателей в память по адресу 0410Н (equip_flag) и определяет, какой видеомонитор имеется в системе путем анализа разрядов 4 и 5 считанного байта.

ЕГА работает в алфавитно-цифровом и графическом режимах с адресацией всех точек.

Для поддержки информации на экране дисплея используется буфер дисплея объемом 256К байт.

Он позволяет хранить несколько страниц экрана в зависимости от режима работы адаптера.

Страница, отображаемая на экране, называется активной.

Программа обеспечивает выполнение нескольких функций, код которых задается в регистре AH.

5.4.2.1. Функция "Установить режим работы EGA" (AH=0) устанавливает в регистре AL режим работы EGA.

БСУВВ поддерживает режимы работы EGA, приведенные в табл. 5.3. При использовании одноцветного видеомонитора под количеством цветов следует понимать количество уровней яркости.

Таблица 5.3

Режим	Тип информа-ции	Коли-чество цветов	Формат экрана для знаков	Адрес буфера	Формат знако-места	Коли-чество страниц	Формат экрана для графики
0	Алфавит-но-цифро-вая	16	40x25	B8000	8x8	8	320x200
1	Алфавит-но-цифро-вая	16	40x25	B8000	8x8	8	320x200
2	Алфавит-но-цифро-вая	16	80x25	B8000	8x8	8	640x200
3	Алфавит-но-цифро-вая	16	80x25	B8000	8x8	8	640x200
4	Графичес-кая	4(16)	40x25	B8000	8x8	1	320x200
5	Графичес-кая	4(16)	40x25	B8000	8x8	1	320x200
6	Графичес-кая	2(16)	80x25	B8000	8x8	1	640x200
0DH	Графичес-кая	16	40x25	A0000	8x8	8	320x200
0EH	Графичес-кая	16	80x25	A0000	8x8	4	640x200

Режим	Тип информа-ции	Коли-чество цветов	Формат экрана для знаков	Адрес буфера	Формат знако-места	Коли-чество страниц	Формат экрана для графики
0*	Алфавит-но-цифро-вая	16(64)	40x25	B8000	8x14	8	320x350
1*	Алфавит-но-цифро-вая	16(64)	40x25	B8000	8x14	8	320x350
2*	Алфавит-но-цифро-вая	16(64)	80x25	B8000	8x14	8	640x350
3*	Алфавит-но-цифро-вая	16(64)	80x25	B8000	8x14	8	640x350
010H	Графичес-кая	16(64)	80x25	A0000	8x14	2	640x350

* - данный режим возможен при использовании двухрежимного видеомонитора.

5.4.2.2. Функция "Установить размер курсора" (AH=1H) задает размер курсора и управление им.

Разряды 0-4 регистра CH определяют начальную границу курсора, а разряды 0-4 регистра CL - его конечную границу.

Разряды 6 и 5 управляют курсором:

1) 00 - курсор мерцает с аппаратурно заданной частотой, равной 1/16 частоты кадровой развертки;

2) 01 - курсор исчезает. Отображаемый курсор всегда мерцает.

5.4.2.3. Для выполнения функции "Установить текущую позицию курсора" (AH=2H) необходимо задать координаты курсора:

в регистре BH - номер страницы;

в регистре DH - номер строки;

в регистре DL - номер колонки.

5.4.2.4. Для функции "Считать текущую позицию курсора и его размер" (AH=3H) необходимо задать значение отображаемой страницы:

BH - номер отображаемой страницы.

Координаты курсора считываются в регистры:

DH, DL - текущее значение строки, колонки курсора;

CH, CL - текущее значение начала и конца строки курсора.

5.4.2.5. После выполнения функции "Считывание позиции светового пера" (AH=4H) регистры содержат следующую информацию:

AH - 0 или 1 (0 - световое перо не включено, 1 - световое перо включено);

DH, DL - координаты светового пера (строка, колонка);

CH - растровая строка (0 - 199);

CX - растровая строка новых графических режимов;

BX - номер точки в строке (0 - 319, 639).

5.4.2.6. Для выполнения функции "Установить активную страницу" (AH=5H) в регистре AL необходимо задать значение новой активной страницы:

1) 0-7 - для режимов 0-3,0DH;

2) 0-3 - для режима 0EH;

3) 0-1 - для режима 10H;

4) 0 - для режимов 4-6.

Значения режимов те же, что и для функции AH=0.

5.4.2.7. Функция "Переместить блок символов вверх" (AH=6H) перемещает символы в пределах заданной области вверх по экрану, заполняя нижние строки пробелами с заданным атрибутом.

Для выполнения функции необходимо задать параметры:

1) в регистре AL - количество перемещаемых строк. Для очистки блока регистра AL=0;

2) в регистре CX - координаты левого верхнего угла блока (номера строки и колонки);

3) в регистре DX - координаты правого нижнего угла блока;

4) в регистре BH - атрибут символа заполнители.

5.4.2.8. Функция "Переместить блок символов вниз" (AH=7H) перемещает символы в пределах заданной области вниз по экрану, заполняя верхние строки пробелами с заданным атрибутом.

Для выполнения этой функции необходимо задать те же параметры, что и для функции AH=6H.

5.4.2.9. Функция "Считать атрибут и код символа, находящегося в текущей позиции курсора" (AH=8H) считывает атрибут и код символа и помещает их в регистр AX (AL - код символа, AH - атрибут символа).

Для выполнения функции в регистре BH необходимо задать номер отображаемой страницы (только в алфавитно-цифровом режиме).

5.4.2.10. Функция "Записать атрибут и код символа в текущую позицию курсора" (AH=9H) помещает код символа и его атрибут в текущую позицию курсора.

Для выполнения функции необходимо задать следующие параметры:

1) в регистре BH - номер отображаемой страницы;

2) в регистре CX - количество записываемых символов;

3) в регистре AL - код символа;

4) в регистре BL - атрибут символа (в алфавитно-цифровом режиме) или цвет символа (в графическом режиме). При записи точки разряд 7 регистра BL устанавливается в "1".

5.4.2.11. Функция "Записать символ в текущую позицию курсора" (AH=0AH) помещает символ в текущую позицию курсора, атрибут не изменяется.

Для выполнения функции необходимо задать следующие параметры:

1) в регистре BH - номер отображаемой страницы;

2) в регистре CX - количество повторений символа;

3) в регистре AL - код записываемого символа.

5.4.2.12. При выполнении функции "Установить цветовую палитру"(AH=0BH) используются два варианта.

Для первого варианта в регистре BH задается ноль, а в регистре BL - значения пяти младших разрядов, используемых для выбора цветовой палитры (цвет заднего плана для многоцветного графического режима 320x200 или цвет каймы для алфавитно-цифрового режима 40x25 или 80x25).

Для второго варианта в регистре BH задается "1", а в регистре BL - номер цветовой палитры (0 или 1).

Палитра 0 состоит из зеленого (1), красного (2) и желтого (3) цветов, палитра 1 - из голубого (1), фиолетового (2) и белого (3). При работе с одноцветным видеомонитором цвета палитры заменяются соответствующими градациями яркости.

5.4.2.13. Функция "Записать точку" (AH=0CH) определяет относительный адрес байта внутри буфера видеомонитора, по которому должна быть записана точка с заданными координатами.

Координаты точки задаются в регистрах BH (страница), DX (строка) и CX (колонка). В регистре AL задается цвет выводимой точки. Если разряд 7 регистра AL установлен в "1", то выполняется

операция ИСКЛЮЧАЮЩЕЕ ИЛИ (XOR) над значением точки из буфера и значением точки из регистра AL.

5.4.2.14. Функция "Считать точку" (AH=0DH) определяет относительный адрес байта внутри буфера видеомонитора, по которому должна быть считана точка с заданными координатами.

Перед выполнением функции в регистрах задаются те же параметры, что и для функции AH=0CH.

После выполнения в регистре AL находится значение считанной точки.

5.4.2.15. Функция "Записать телетайп" (AH=0EH) помещает символ в буфер видеомонитора с одновременной установкой позиции курсора и передвижением курсора на экране.

Перед выполнением функции в регистре AL задается код выводимого символа, в регистре BL - цвет переднего плана экрана (для графического режима).

Ширина экрана управляется предварительной установкой режима.

5.4.2.16. Функция "Получить текущее состояние" (AH=0FH) считывает текущее состояние из памяти и размещает его в следующих регистрах:

1) AH - количество колонок (40 или 80);

2) AL - текущий режим работы. Значения режимов те же, что и для функции AH=0;

3) BH - номер активной страницы.

5.4.2.17. При выполнении функции "Установить регистры палитры" (AH=10H) регистры имеют следующие значения:

1) для AL = 0 (установка индивидуального регистра палитры):

BL - установка регистра палитры;

BH - установка значения;

2) для AL = 1H (установка режима сплошного сканирования):

BH - установка значения;

3) для AL = 2H (установка сплошного сканирования и всех регистров палитры):

ES:DX - семнадцатибайтная таблица. Байты 0-15 - значения палитры. Байт 16 - значение сплошного сканирования;

4) для AL = 3H (включение бита яркости/мерцания):

BL = 0 - разрешение яркости;

BL = 1 - разрешение мерцания.

5.4.2.18. Функция "Загрузить знакогенератор пользователя" (AH=11H) позволяет пользователю загружать знакогенератор любым алфавитом.

Для выполнения функции в регистрах должна быть задана следующая информация :

1) для AL = 00 или 10H (загрузка алфавита пользователя):

ES:BP - адрес таблицы пользователя;

CX - количество передаваемых символов;

DX - смещение символа в таблице;

BL - загружаемый блок;

BH - количество байт на символ;

2) для AL = 01H или 11H (установка монохромного ПЗУ):

BL - загружаемый блок;

3) для AL = 02H или 12H (ПЗУ двойных точек):

BL - загружаемый блок;

4) для AL = 03H (установка спецификатора блока):

BL - спецификатор блока знакогенератора.

D3-D2 - третий бит атрибута равен единице, знакогенератор 0-3;

D1-D0 - третий бит атрибута равен нулю, знакогенератор 0-3.

При использовании функции со значениями регистра AL 10H, 11H и 12H необходимо иметь ввиду, что:

нулевая страница должна быть активной;

точки (байт/символ) рассчитываются;

строки рассчитываются следующим образом:

INT[(200 или 350)/количество точек] - 1;

высота экрана рассчитывается следующим образом:

(количество строк + 1)*(количество колонок)*2;

контроллер программируется следующим образом:

R09H = (количество точек - 1) - максимальное количество линий сканирования (только в режиме 7);

R0AH = (количество точек - 2) - начало курсора;

R0BH = 0 - конец курсора;

R12H = [(количество строк + 1)*(количество точек)]-1 - конец отображения по вертикали;

R14H = точки - позиции подчеркивания.

Расчеты регистров должны соответствовать значениям исходной таблицы, иначе результат непредсказуем;

5) для AL = 20H (графика пользователя. INT 01FH, 8x8) в регистрах ES:BP задается адрес таблицы пользователя;

6) для AL = 21H (графика пользователя) в регистрах задается следующая информация:

ES:BP - адрес таблицы пользователя;

CX - количество точек (байт на символ);

BL - спецификатор строк (0 - пользователь, DL - строка, 1 - 0EH, 2 - 19H, 3 - 2BH);

7) для AL = 22H (установка ПЗУ 8x14) в регистре BL задается спецификатор строк;

8) для AL = 23H (ПЗУ двойных точек) в регистре BL задается спецификатор строк;

9) для AL = 30H (информация) в регистрах задается следующая информация:

ES:BP - адрес таблицы;

CX - точки;

DL - строки;

BH - возврат указателя (0 - INT 1FH, 1 - INT 44H, 2 - ПЗУ 8x14, 3 - ПЗУ двойных точек, 4 - ПЗУ двойных точек, вершина, 5 - ПЗУ алфавита 8x14).

5.4.2.19. Для функции "Альтернативный выбор" (AH=12H) регистры содержат следующую информацию:

BL = 10H - возврат EGA информации;

BH = 0 - многоцветный режим <3><D><X>;

BH = 1 - одноцветный режим <3><B><X>;

BL - размер памяти (00 - 064K, 01 - 128K, 10 - 192K, 11 - 256K);

CH - биты признаков;

CL - установка ключей;

BL = 20 - произвольный выбор программы печати экрана.

5.4.2.20. Функция "Переслать цепочку символов" (AH=13H) позволяет пересылать символы четырьмя способами, тип которых задается в регистре AL:

1) AL=0 - символ, символ, символ, ...
В регистре BL задается атрибут, курсор не движется;

2) AL=1 - символ, символ, символ, ...
В регистре BL задается атрибут, курсор движется;

3) AL=2H - символ, атрибут, символ, атрибут, ...
Курсор не движется;

4) AL=3H - символ, атрибут, символ, атрибут, ...
Курсор движется.

Кроме того, необходимо задать в регистрах:

ES:BP - начальный адрес цепочки символов;

CX - количество символов;

DH,DL - номер строки и колонки для начала записи;

BH - номер страницы.

5.4.3. Программа определения состава оборудования (INT 11H) передает в регистр AX конфигурацию системы.

Значение разрядов регистра AX приведено на рис. 5.1.

Разряды 6 и 7 устанавливаются только в том случае, если разряд 0 установлен в "1".

5.4.4. Программа определения размера памяти (INT 12H) передает в регистр AX объем памяти в Кбайтах.

5.4.5. Программы обслуживания НМД и НГМД вызываются по команде INT 13H. Выбор типа устройства НМД или НГМД выбирается по адресу устройства, задаваемому в регистре DL. Если содержимое регистра DL будет меньше 80H, то выполняется программа обслуживания НГМД, если содержимое регистра DL больше 80H - то программа обслуживания НМД.

5.4.5.1. Программа обслуживания НМД выполняет функции, коды которых задаются в регистре AH:

1) AH=00 - сброс НМД;

2) AH=01 - считать байт состояния;

3) AH=02H - считать указанные сектора в память;

4) AH=03H - записать указанные сектора из памяти;

5) AH=04H - проверить указанные сектора;

6) AH=05H - форматизовать указанную дорожку;


7) AH=06H - форматизовать указанную дорожку и установить флажки неверного сектора;

8) AH=07H - форматизовать устройство, начиная с указанной дорожки;

9) AH=08H - прочитать параметры подключенного НМД;

10) AH=09H - установить параметры устройства. Адрес, соответствующий вектору прерывания 41H указывает на блок параметров;

Регистр AX



Значение разрядов	Тип подключенного ЭЛИ и режим его работы
00	ЕГА
01	40X25,черно-белый режим цветного графического ЭЛИ
10	80X25,черно-белый режим цветного графического ЭЛИ
11	80X25,черно-белый режим монохромного ЭЛИ

Тип НГМД (0 - 80 цилиндров, 1 - 40 цилиндров)

Наличие сопроцессора (1 - есть, 0 - нет).

Загрузка системы с НГМД (должен быть 1)

Рис. 5.1

11) AH=0AH - длинное считывание;

12) AH=0BH - длинная запись. Данные считывание-запись включают 512 плюс 4 байта ECC;

13) AH=0CH - позиционирование;

14) AH=0DH - селективный сброс диска;

15) AH=0EH - считать буфер сектора;

16) AH=0FH - записать буфер сектора;

17) AH=10H - проверить готовность устройства;

18) AH=11H - рекалибровать;

19) AH=12H - диагностика памяти контроллера;

20) AH=13H - диагностика устройства;

21) AH=14H - внутренняя диагностика контроллера.

При выполнении функций НМД используются следующие регистры:

регистр DL - номер устройства (допускаются значения 80H-81H, контролируемое значение);

регистр DH - номер головки (допускаются значения 0-7, неконтролируемое значение);

регистр CH - номер цилиндра (допускаются значения 0-1023, неконтролируемое значение);

регистр CL - номер сектора (допускаются значения 1-17, неконтролируемое значение). Старшие 2 разряда номера цилиндра размещены в двух старших разрядах регистра CL (всего 10 разрядов);

регистр AL - количество секторов (1-80H, для длинного считывания-записи - 1-79H). Значение чередования для форматизации - 1-16D;

регистры ES:BX -адрес области оперативной памяти для считывания и записи данных (проверка не требуется).

После выполнения программы регистр AH содержит байт состояния выполненной функции.

Байт состояния НМД может иметь следующие значения:

1) FF - ошибка при считывании состояния;

2) BB - неопределенная ошибка (не относится к типам 1,2,3);

3) 80 - тайм-аут;

4) 40 - сбой позиционирования;

5) 20 - сбой контроллера;

6) 11 - скорректированная ошибка ECC;

7) 10 - ошибка кода циклического контроля при считывании;

8) 0B - дефектная дорожка;

9) 09 - переход адреса через сегмент (64K);

10) 07 - ошибка таблицы параметров НМД;

11) 05 - ошибка сброса;

12) 04 - сектор не найден;

13) 02 - не обнаружен маркер идентификатора сектора;

14) 01 - команда отвергнута.

В случае успешного окончания программы в регистре AH находится "0", признак CF=0.

Если программа завершается с ошибкой, то в регистре AH находится код ошибки, а признак CF=1.

Ошибка 11H показывает, что считанные данные имеют ошибку, которая была исправлена алгоритмом ECC. После перезаписи данных ошибка может не повториться. Регистр AL содержит длину пакета ECC.

Если в процессе выполнения программы были затребованы параметры устройства, то регистры содержат следующую информацию:

DL - количество подключенных устройств (0-2);

DH - максимальное используемое значение номера головки;

CH - максимальное используемое значение номера цилиндра;

CL - максимальное используемое значение номера сектора и старших разрядов номера цилиндра.

5.4.5.2. Программа обслуживания накопителя на гибком магнитном диске (INT 13H или INT 40H) выполняет одиннадцать функций, код которых задается в регистре AH:

1) AH=0 - сбросить НГМД;

2) AH=1 - считать байт состояния НГМД. Состояние соответствует последней выполняемой операции и передается в регистр AH из посто - янно распределенной области оперативной памяти с адресом 00441H (diskette_status);

3) AH=2H - считать указанные сектора в память;

4) AH=3H - записать указанные сектора;

5) AH=4H - проверить указанные сектора;

6) AH=5H - форматизовать указанную дорожку;

7) AH=8H - считать параметры устройства;

8) AH=15H - считать тип НГМД;

9) AH=16H - проверить состояние линии переключения;

10) AH=17H - установить режим работы устройства;

11) AH=18H - установить параметры устройства для форматизации.

Для выполнения функций записи, считывания, проверки,форматиза-ции в регистрах должна быть задана следующая информация:

DL - номер устройства (0-3, контролируемое значение);

DH - номер головки (0-1, неконтролируемое значение);

CH - номер дорожки (0-39, неконтролируемое значение);

CL - номер сектора (1-8, неконтролируемое значение);

AL - количество секторов (1-8, неконтролируемое значение).

Для выполнения функции форматизации необходимо сформировать в памяти четырехбайтную таблицу для каждого сектора, содержащую сле-дующую информацию:

номер дорожки;

номер головки;

номер сектора;

количество байт в секторе (00 - 128 байт, 01 - 256 байт, 02 - 512 байт, 03 - 1024 байта).

Адрес таблицы задается в регистрах ES:BX.

После выполнения программы в регистре AH находится байт состояния НГМД.

Байт состояния НГМД имеет следующие значения:

80 - тайм-аут;

40 - сбой позиционирования;

20 - сбой контроллера;

10 - ошибка кода циклического контроля при считывании;

09 - переход адреса через границу сегмента, кратную 64K bytes;

08 - переполнение;

06 - сигнал "Замена дискеты" активен;

04 - сектор не найден;

03 - защита записи;

02 - не обнаружен маркер идентификатора сектора;

01 - команда отвергнута.

При успешном завершении программы признак CF=0, в противном случае - признак CF=1 (регистр AH содержит код ошибки).

Регистр AL содержит количество реально считанных секторов.

Для выполнения функции "Считать параметры устройства" в регистре DL задается номер устройства. После выполнения функции регистры содержат следующую информацию:

ES:DI - адрес таблицы параметров;

CH - максимальный номер дорожки;

CL - разряды 7, 6 (старшие 2 бита номера дорожки), разряды 5 - 0 (максимальный сектор на дорожке);

DH - максимальный номер головки;

DL - количество устройств;

BH - 0;

BL - тип устройства;

AX - 0.

Если указанное устройство отсутствует, то AX=BX=CX=DX=DI=ES=0.

Для выполнения функции "Считать тип НГМД" в регистре DL задается номер устройства. После выполнения функции регистр AL содержит тип устройства (AL=02, переключаемое устройство).

Для выполнения функции "Проверить состояние линии переключения" в регистре DL необходимо задать номер устройства. После выполнения функции в diskette_status устанавливается:

00 - сигнал "Замена дискеты" не активен;

06 - сигнал "Замена дискеты" активен..

Для выполнения функции "Установить режим работы устройства" в регистре DL необходимо задать номер устройства. После выполнения функции регистр AL содержит следующую информацию:

00 - неверный запрос;

01 - режим 360 для сорокацилиндрового дисковода;

02 - режим 360 для восьмидесятицилиндрового дисковода;

03 - режим 720 для восьмидесятицилиндрового дисковода;

04 - режим 720 в устройстве 720.

Для выполнения функции "Установить параметры устройства для форматизации" необходимо задать в регистрах следующую информацию:

DL - номер устройства;

CH - количество цилиндров;

CL - количество секторов на дорожку.

После выполнения функции в регистрах ES:DI находится адрес таблицы параметров.

Адрес программы обслуживания накопителя на гибком магнитном

диске записывается в вектор 40H в процедуре сброса по включению электропитания.

5.4.6. Программа обслуживания адаптеров последовательного интерфейса (INT 14H) служит для передачи информации по стыку С2.

Перед выполнением программы в регистре AH (разряды 1 и 0) необходимо задать код одной из четырех выполняемых функций:

1) 00 - инициализация адаптера;

2) 01 - передача символа;

3) 10 - прием символа из канала связи;

4) 11 - прочитать состояние.

В регистре DX находится номер адаптера:

DX=0 - первый адаптер;

DX=1 - второй адаптер.

Информация может передаваться в обычном и сжатом формате. Для обычного формата разряд 3 регистра AH устанавливается в "1", для сжатого - в "0".

Входные данные для всех форматов задаются в регистрах AH, AL, DX. Все регистры (кроме AX) сохраняют свои значения.

5.4.6.1. При приеме и передаче данных в сжатом формате в регистре AL находится байт данных.

Значения разрядов регистров при инициализации приведены на рис. 5.2.

Выходные данные находятся в регистрах AL и AH и представлены на рис. 5.3.

5.4.6.2. Входные данные, задаваемые в регистрах AH и AL (при инициализации), для обычного формата приведены на рис. 5.4.

При приеме и передаче регистр AL содержит байт данных.

Выходные данные те же, что и при сжатом формате.

5.4.7. Программа поддержки системных функций (INT 15H) выполняет несколько функций, код которых задается в регистре AH:

Регистр AL

Скорость	Контроль	Стоп-бит	Длина

Разряды	*Значение*
1 0	*7 бит*
1 1	*8 бит*

Разряд	*Значение*
0	*1*
1	*2*

Разряды	*Значение*
0 0	*Не используется*
0 1	*Нечетный*
1 0	*Не используется*
1 1	*Четный*

Разряды	*Значение скорости*
0 0 0	*110*
0 0 1	*150*
0 1 0	*300*
0 1 1	*600*
1 0 0	*1200*
1 0 1	*2400*
1 1 0	*4800*
1 1 1	*9600*

Рис. 5.2

Регистр AH



Регистр AL





Рис. 5.3

Регистр AH



Регистр AL




Рис. 5.4

1) АН = 4Е - заменить кодовую таблицу. Функция заменяет таблицу кодов, расположенную в ПЗУ. Более подробно она описана в п. 5.3.2 настоящего документа;

2) АН = 4F - перехват кодов сканирования клавиатуры. Перед выполнением функции в регистре AL находится код сканирования, а признак CF=1. Если после выполнения функции CF=1, то регистр AL содержит новый код сканирования, если CF=0, то код сканирования не меняется;

3) АН = 85Н - прерывание типа SYSREQ возникает при нажатых клавишах АЛТ и ПЕЧ (содержимое регистра AL=0), или при отжатых клавишах АЛТ и ПЕЧ (содержимое регистра AL=1);

4) АН = 87Н - переслать блок. Параметры пересылаемого блока указываются в таблице, структура которой приведена на рис. 5.5.

Адрес таблицы задается в регистрах ES:SI. Количество пересылаемых слов задается в регистре СХ. После выполнения функции содержимое регистров, кроме АХ, не изменяется.

На выходе АН = 0 и CF = 0, если нет нарушений при пересылке, а при обнаружении ошибки паритета данных памяти при пересылке устанавливается АН=1 и CF=1;

5) АН = 88Н - определить объем дополнительной памяти. После выполнения программы в регистре АХ находится объем дополнительной памяти в Кбайтах. Если дополнительная память присутствует, то признак CF=0, в противном случае - содержимое регистра АХ=0 и признак CF=1;

6) АН = 90Н - устройство занято (DEVICE BUSY). При выполнении этой функции система находится в состоянии ожидания прерываний. Функция имеет несколько типов, задаваемых в регистре AL:

00 - НМД (t_me_out);

01Н - НГМД (time_out);



16 байт
Счетчик (2 байта)
Адрес источника (3 байта)
8 байт источника
Счетчик.
Адрес приемника (3 байта)
8 байт приемника

Рис. 5.5

02H - клавиатура (no time_out);

0FDH - занятость при включении мотора НГМД;

0FEH - печать (time_out);

7) AH = 91H - прерывание комплектно. Используется в паре с функцией AH=90H и устанавливается в том случае, если ожидаемое прерывание произошло;

8) AH = 0C0H - прочитать конфигуратор системы.

После выполнения программы в регистрах ES:BX устанавливается адрес таблицы конфигуратора системы, в регистре AH=0 и признак CF равен 0.

Значение байтов таблицы конфигуратора системы и их назначение приведено в табл. 5.4.

Таблица 5.4

Структура таблицы конфигуратора	Назначение	Шестнадцати-ричное значение	Примечание
	Длина таблицы	0014	Длина таблицы конфигуратора занимает два байта
Байт 1	Тип модели	FE	
Байт 2	Модификация модели	0	
Байт 3	Версия БСУВВ	1	
Байт 4		90	X000 0000 X = 1- НМД использует канал 3 ПДП

Структура таблицы конфигуратора	Назначение	Шестнадцати-ричное значение	Примечание
			0- канал 3 ПДП не используется 0X00 0000 X = 1- каскадирование прерываний 0- нет каскадиро- вания прерыва- ний 00X0 0000 X = 1- часы реального времени доступ- ны 0- часы реального времени не дос- тупны 000X 0000 X = 1- программа обработки прерывания клавиатуры расширяется через INT 15H

Структура таблицы конфигуратора	Назначение	Шестнадцати-ричное значение	Примечание
			0- программа обработки прерывания клавиатуры не расширяется
Байт 5	Резерв	0	
Байт 6	"	0	
Байт 7	"	0	
Байт 8	"	0	
Байт 9	"	0	
Байт 10	"	0	
Байт 11	"	0	
Байт 12	"	0	
Байт 13	Версия в ряду ПЭВМ ЕС	C0	
Байт 14	Коэффициент деления при регенерации	7	
Байт 15	Коэффициент деления тайме-ра (байт 0)	DB	
Байт 16	Коэффициент деления тайме-ра (байт 1)	C7	

Структура таблицы конфигуратора	Назначение	Шестнадцати-ричное значение	Примечание
Байт 17	Резерв	0	
Байт 18	"	0	
Байт 19	"	0	
Байт 20	"	0	

5.4.8. Программа обслуживания клавиатуры (INT 16H) считывает в регистр AX код сканирования клавиши и код ASCII из буфера клавиатуры.

Программа выполняет несколько функций, код которых задается в регистре AH:

1) AH=0 - считать следующий символ из буфера клавиатуры. После выполнения программы в регистре AH находится код сканирования клавиши, а в регистре AL - код ASCII;

2) AH=1H - определить наличие информации в буфере (если буфер заполнен, то ZF=0; если он пуст, то ZF=1). После выполнения функции в регистре AX находится информация, считанная из буфера;

3) AH=2H - возврат текущего состояния в регистр AL из постоянно распределенной рабочей области памяти с адресом 0417H (kb_flag);

4) AH = 5H - записать в буфер клавиатуры. Для выполнения функции необходимо задать в регистре CL код ASCII, а в регистре CH - код сканирования.

В случае успешного завершения программы AL=00, если AL=01, то буфер заполнен;

5) AH = 10H - считать расширенный код из буфера. После выполнения функции регистр AH содержит код сканирования, а регистр AL - код ASCII;

6) AH = 11H - определить заполненность буфера расширенным кодом. Регистр AL содержит код ASCII, регистр AH код сканирования. Если буфер пустой, то признак ZF=1, в противном случае ZF=0;

7) AH = 12H - считать текущее состояние ячейки 0:417H (kb_flag) в регистр AL, в AH - расширенное состояние.

5.4.9. Программа обслуживания печатающего устройства (INT 17H) выполняет три функции, код которых задается в регистре AH:

1) AH=0 - печать знака, код которого задается в регистре AL. Если в результате выполнения функции знак не передан в печатающее устройство, то в нулевом разряде регистра AH устанавливается "1" (тайм-аут);

2) AH=1H - инициализация печатающего устройства. После выполнения функции в регистре AH находится байт состояния печатающего устройства;

3) AH=2H - считывание байта состояния печатающего устройства.

При выполнении всех функций в регистре DX необходимо задать ноль (адрес печатающего устройства).

Значение разрядов байта состояния печатающего устройства приведено на рис. 5.6.

5.4.10. Программа сброса системы (INT 18H) выполняет передачу управления по адресу F000:E05B для повторного сброса и инициализации системы.

5.4.11. Программа загрузки системы (INT 19H) выполняет загрузку системы с НГМД или НМД.

Загрузка операционной системы осуществляется путем считывания информации с НГМД или НМД (цилиндр 0, сектор 1, поверхность 0) в память по адресу 0000:7C00.

Загрузка операционной системы осуществляется в следующей последовательности:

1) производится попытка загрузить операционную систему с НГМД 1 (НГМД A).

2) если НГМД не готово или если после четырехкратной попытки чтения данных фиксируется сбой, то производится попытка загрузки с НМД.

Значение разрядов байта состояния печатающего устройства




Рис. 5.6

Прочитанный с НМД блок данных должен содержать код 55AA в двух последних байтах считанного сектора. В противном случае считается, что НМД отформатирован с ошибкой.

При невозможности загрузки с НГМД и НМД выполняется команда INT 18H, в результате выполнения которой происходит переход на повторный цикл тестирования и инициализации системы.

5.4.12. Программа установки-считывания времени суток (INT 1AH) выполняет несколько функций, код которых задается в регистре AH:

1) AH = 0 - считать текущее состояние часов. После выполнения команды регистры CX и DX содержат старшую и младшую части счетчика.

Если регистр AL содержит "0", то счет идет в течение одних суток, при любом другом значении счет переходит на следующие сутки;

2) AH = 1 - записать текущее состояние часов. Регистры CX и DX содержат старшую и младшую части счетчика. Счетчик модифицируется 18,2 раза в секунду;

3) AH = 2 - считать реальное время (из CMOS). После выполнения функции регистры содержат следующую информацию:

CH - часы;

CL - минуты;

DH - секунды;

4) AH = 3 - установить реальное время (в CMOS). Для выполнения функции необходимо в регистрах задать следующую информацию:

CH - часы;

CL - минуты;

DH - секунды;

DL - 1 (разрешить сохранение даты);

5) AH = 4 - считать дату (из CMOS). После выполнения функции регистры содержат следующую информацию:

CH - век (19 или 20);

CL - год;

DH - месяц;

DL - день;

6) AH = 5 - установить дату (в CMOS). Для выполнения функции необходимо в регистрах задать следующую информацию:

CH - век;

CL - год;

DH - месяц;

DL - день;

7) AH = 6 - установить будильник (максимальное значение 23:59:59). Для выполнения функции необходимо в регистрах задать следующую информацию:

CH - часы;

CL - минуты;

DH - секунды;

8) AH = 7 - сбросить будильник.

ПЕРЕЧЕНЬ СОКРАЩЕНИЙ

БСУВВ - базовая система управления вводом-выводом

ГК - графический контроллер

ГУН - генератор, управляемый напряжением

ЕГА - единый графический адаптер

КА - контроллер атрибутов

КВП - контроллер виртуальной памяти

КС - контроллер синхронизации

КЭЛТ - контроллер электронно-лучевой трубки

МГИ - манипулятор графической информации

МП - микропроцессор

НГМД - накопитель на гибких магнитных дисках

ОП - оперативная память

ПДП - прямой доступ памяти

ПЗУ - постоянное запоминающее устройство

РД- регистр данных

РОС - регистр основного состояния

ФНЧ - фильтр низких частот

ЦГА - цветной графический адаптер

ЦП - центральный процессор