Serie ESP32

Ficha de datos


Incluido:

ESP32-D0WD

ESP32-D0WDQ6

ESP32-D2WD

ESP32-S0WD



Machine Translated by Google

Acerca de esta guía

Este documento proporciona las especificaciones de la familia de chips ESP32.

Historial de revisiones

Para cualquier cambio en este documento a lo largo del tiempo, consulte la última página.

Notificación de cambio de documentación

Espressif envía notificaciones por correo electrónico para mantener a sus clientes informados sobre los cambios en la documentación técnica. Suscríbase en www.espressif.com/es/subscribe.

Proceso de dar un título

Descargue los certificados de los productos Espressif desde www.espressif.com/es/certificados.

Aviso de exención de responsabilidad y derechos de autor

La información de este documento, incluidas las referencias URL, está sujeta a cambios sin previo aviso. ESTE DOCUMENTO SE PROPORCIONA TAL CUAL, SIN GARANTÍA ALGUNA, INCLUIDAS LAS DE COMERCIABILIDAD, NO INFRACCIÓN, IDONEIDAD PARA UN FIN ESPECÍFICO O CUALQUIER OTRA GARANTÍA DERIVADA DE CUALQUIER PROPUESTA, ESPECIFICACIÓN O MUESTRA.

Se declina toda responsabilidad, incluida la responsabilidad por la infracción de cualquier derecho de propiedad, relacionada con el uso de la información contenida en este documento. No se conceden aquí licencias expresas ni implícitas, por impedimento legal ni de ningún otro modo, sobre ningún derecho de propiedad intelectual. El logotipo de miembro de Wi-Fi Alliance es una marca registrada de Wi-Fi Alliance. El logotipo de Bluetooth es una marca registrada de Bluetooth SIG.

Todos los nombres comerciales, marcas comerciales y marcas registradas mencionadas en este documento son propiedad de sus respectivos dueños y quedan reconocidas por la presente.

Copyright © 2019 Espressif Inc. Todos los derechos reservados.

Contenido

| 1 Descripción general | |
|--|----|
| 1.1 Soluciones destacadas | |
| 1.1.1 Solución de consumo ultrabaja | |
| 1.1.2 Solución de integración completa | |
| 1.2 Características principales de Wi-Fi | |
| 1.3 Características principales de BT | 2 |
| 1.4 MCU y funciones avanzadas | 2 |
| 1.4.1 CPU y memoria | 2 |
| 1.4.2 Relojes y temporizadores | 3 |
| 1.4.3 Interfaces periféricas avanzadas | 3 |
| 1.4.4 Seguridad | 3 |
| 1.5 Aplicaciones (Lista no exhaustiva) | 2 |
| 1.6 Diagrama de bloques | ŧ |
| Definiciones de 2 pines | |
| Definiciones de 2 pines | 6 |
| 2.1 Disposición de los pines | 6 |
| 2.2 Descripción del pin | 7 |
| 2.3 Esquema de energía | 9 |
| 2.4 Pasadores de flejado | 10 |
| 3 Descripción funcional | 13 |
| 3.1 CPU y memoria | 13 |
| 3.1.1 CPU | 13 |
| 3.1.2 Memoria interna | 13 |
| 3.1.3 Flash externo y SRAM | 14 |
| 3.1.4 Mapa de memoria | 14 |
| 3.2 Temporizadores y perros guardianes | 16 |
| 3.2.1 Temporizadores de 64 bits | 16 |
| 3.2.2 Temporizadores de | 16 |
| vigilancia 3.3 Relojes del | 17 |
| sistema 3.3.1 Reloj de la CPU | 17 |
| 3.3.2 Reloj RTC | 17 |
| 3.3.3 Reloj PLL de audio | 17 |
| 3.4 Radio | 17 |
| 3.4.1 Receptor de 2,4 GHz | 18 |
| 3.4.2 Transmisor de 2,4 GHz | 18 |
| 3.4.3 Generador de reloj | 18 |
| 3.5 Wi-Fi | 18 |
| 3.5.1 Radio y banda base Wi-Fi | 18 |
| 3.5.2 MAC de Wi-Fi | 19 |
| 3.6 Bluetooth | 19 |
| 3.6.1 Radio Bluetooth y banda base | 19 |
| 3.6.2 Interfaz Bluetooth | 20 |
| 3.6.3 Pila Bluetooth | 20 |

| 3.6.4 Controlador de enlace Bluetooth | 20 |
|--|----------|
| 3.7 RTC y gestión de bajo consumo | 21 |
| 4 Periféricos y sensores | 23 |
| 4.1 Descripciones de periféricos y sensores 4.1.1 Interfaz | 23 |
| de entrada/salida de propósito general (GPIO) | 23 |
| 4.1.2 Convertidor analógico-digital (ADC) | 23 |
| 4.1.3 Sensor Hall | 24 |
| 4.1.4 Convertidor digital a analógico (DAC) | 24 |
| 4.1.5 Sensor táctil | 24 |
| 4.1.6 Coprocesador de consumo ultrabaja 4.1.7 | 24 24 |
| Interfaz MAC Ethernet 4.1.8 Controlador de host SD/SDIO/MMC | 25 |
| 4.1.9 Controlador esclavo SDIO/SPI | 25 |
| | 26 |
| 4.1.10 Transmisor receptor asíncrono universal (UART) 4.1.11 Interfaz I²C | 26 |
| 4.1.12 Interfaz I²S | 26 |
| 4.1.13 Control remoto por infrarrojos | 26 |
| 4.1.14 Contador de pulsos | 26 |
| 4.1.15 Modulación por ancho de pulso (PWM) | 26 |
| 4.1.16 LED PWM | 27 |
| 4.1.17 Interfaz periférica en serie (SPI) | 27 |
| 4.1.18 Acelerador | 27 |
| 4.2 Configuraciones de pines periféricos | 28 |
| 5 Características eléctricas | 33 |
| 5.1 Valores nominales máximos absolutos | 33 |
| 5.2 Condiciones de funcionamiento recomendadas | 33 |
| 5.3 Características de CC (3,3 V, 25 °C) | 34 |
| 5.4 Calificaciones de confiabilidad | 34 |
| 5.5 Especificaciones de consumo de energía de RF | 35 |
| 5.6 Radio Wi-Fi | 35 |
| 5.7 Radio Bluetooth | 36 |
| 5.7.1 Receptor – Velocidad de datos básica | 36 |
| 5.7.2 Transmisor – Velocidad de datos básica | 36 |
| 5.7.3 Receptor: velocidad de datos mejorada | 37 |
| 5.7.4 Transmisor: velocidad de datos mejorada | 37 |
| 5.8 Radio Bluetooth LE | 38 |
| 5.8.1 Receptor | 38 |
| 5.8.2 Transmisor | 38 |
| 6 Información del paquete | 39 |
| 7 Número de pieza e información de pedido | 40 |
| 8 recursos de aprendizaje | 41 |
| 8.1 Documentos de lectura obligatoria | 41 |

Machine Translated by Google

| 8.2 Recursos imprescindibles | 41 |
|--|----|
| Apéndice A – Listas de pines del ESP32 | 42 |
| A.1. Notas sobre las listas de pines del ESP32 | 42 |
| A.2. Matriz GPIO A.3. | 44 |
| Ethernet_MAC | 49 |
| A.4. IO_MUX | 49 |
| | |
| Historial de revisiones | 51 |

Lista de tablas

| Descripcion del pin | , |
|---|----|
| 2 Descripción de los parámetros de encendido y reinicio del ESP32 | 10 |
| 3 pasadores de flejado | 11 |
| 4 Descripciones de los parámetros de configuración y tiempos de espera para el pasador de flejado | 12 |
| 5 Mapeo de memoria y periféricos | 15 |
| 6 Consumo de energía por modos de energía | 21 |
| 7 Características del ADC | 23 |
| 8 Resultados de calibración del ADC | 23 |
| 9 GPIO de detección capacitiva disponibles en ESP32 10 | 24 |
| Configuraciones de pines periféricos 11 | 28 |
| Clasificaciones máximas absolutas 12 | 33 |
| Condiciones de funcionamiento recomendadas 13 | 33 |
| Características de CC (3,3 V, 25 °C) | 34 |
| 14 Calificaciones de confiabilidad | 34 |
| 15 Especificaciones de consumo de energía de RF | 35 |
| 16 Características de la radio Wi-Fi | 35 |
| 17 Características del receptor: velocidad de datos básica | 36 |
| 18 Características del transmisor: velocidad de datos básica | 36 |
| 19 Características del receptor: velocidad de datos mejorada | 37 |
| 20 Características del transmisor: velocidad de datos mejorada | 37 |
| 21 Características del receptor – BLE | 38 |
| 22 Características del transmisor – BLE | 38 |
| 23 Información de pedidos de ESP32 | 40 |
| 24 notas sobre las listas de pines del ESP32 | 42 |
| 25 GPIO_Matriz | 44 |
| 26 Ethernet_MAC | 49 |

Lista de figuras

| 1 | Diagrama de bloques funcionales | 5 |
|------|--|----|
| Disp | posición de 2 pines ESP32 (QFN 6*6, vista superior) | 6 |
| Disp | posición de 3 pines del ESP32 (QFN 5*5, vista superior) | 7 |
| 4 Es | squema de energía ESP32 | 9 |
| 5 Ti | iempo de encendido y reinicio del ESP32 | 9 |
| 6 Ti | iempos de configuración y retención del pasador de flejado | 11 |
| 7 Es | structura de mapeo de direcciones | 14 |
| Paq | quete de 8 QFN48 (6 x 6 mm) | 39 |
| Paq | quete 9 QFN48 (5x5 mm) | 39 |
| 101 | Número de pieza ESP32 | 40 |

1. Descripción general

1. Descripción general

El ESP32 es un chip combinado de Wi-Fi y Bluetooth de 2,4 GHz, diseñado con la tecnología de 40 nm de ultrabajo consumo de TSMC. Está diseñado para lograr el mejor rendimiento de potencia y RF, demostrando robustez, versatilidad y fiabilidad en una amplia variedad de aplicaciones y escenarios de consumo.

La serie de chips ESP32 incluye los ESP32-D0WDQ6, ESP32-D0WD, ESP32-D2WD y ESP32-S0WD. Para obtener más información sobre los números de pieza y la información de pedido, consulte la sección "Número de pieza e información de pedido".

1.1 Soluciones destacadas

1.1.1 Solución de consumo ultrabaja

El ESP32 está diseñado para aplicaciones móviles, wearables y del Internet de las Cosas (IoT). Incorpora todas las características de vanguardia de los chips de bajo consumo, como la sincronización de reloj de grano fino, múltiples modos de potencia y escalado dinámico de potencia. Por ejemplo, en una aplicación de concentrador de sensores IoT de bajo consumo, el ESP32 se activa periódicamente y solo cuando se detecta una condición específica. Su bajo ciclo de trabajo minimiza el consumo de energía del chip. La salida del amplificador de potencia también es ajustable, lo que contribuye a un equilibrio óptimo entre el alcance de comunicación, la velocidad de datos y el consumo de energía.

Nota:

Para obtener más información, consulte la Sección 3.7 RTC y gestión de bajo consumo.

1.1.2 Solución de integración completa

ESP32 es una solución altamente integrada para aplicaciones loT con Wi-Fi y Bluetooth, con alrededor de 20 componentes externos. El ESP32 integra un conmutador de antena, un balun de RF, un amplificador de potencia, un amplificador de recepción de bajo ruido, filtros y módulos de gestión de energía. Por lo tanto, la solución completa ocupa un espacio mínimo en la placa de circuito impreso (PCB). área.

El ESP32 utiliza CMOS para radio y banda base totalmente integradas en un solo chip, a la vez que integra circuitos de calibración avanzados que permiten que la solución elimine imperfecciones del circuito externo o se ajuste a cambios en las condiciones externas. Por lo tanto, la producción en masa de soluciones ESP32 no requiere equipos de prueba Wi-Fi costosos y especializados.

1.2 Características principales de Wi-Fi

- 802.11 b/g/n
- 802.11 n (2,4 GHz), hasta 150 Mbps
- WMM
- TX/RX A-MPDU, RX A-MSDU
- Bloqueo inmediato ACK
- Desfragmentación
- Monitoreo automático de balizas (hardware TSF)
- 4 × interfaces Wi-Fi virtuales

- Soporte simultáneo para los modos Infrastructure Station, SoftAP y Promiscuous
 Tenga en cuenta que cuando ESP32 está en modo Estación, realizando un escaneo, se cambiará el canal SoftAP.
- · Diversidad de antenas

Nota:

Para obtener más información, consulte la Sección 3.5 Wi-Fi.

1.3 Características principales de BT

- Compatible con las especificaciones Bluetooth v4.2 BR/EDR y BLE
- Transmisor de clase 1, clase 2 y clase 3 sin amplificador de potencia externo
- · Control de potencia mejorado
- Potencia de transmisión de +12 dBm
- Receptor NZIF con sensibilidad BLE de -97 dBm
- Salto de frecuencia adaptativo (AFH)
- HCl estándar basado en SDIO/SPI/UART
- UART HCI de alta velocidad, hasta 4 Mbps
- Controlador de modo dual Bluetooth 4.2 BR/EDR BLE
- Conexión síncrona orientada/extendida (SCO/eSCO)
- CVSD y SBC para códec de audio
- Bluetooth Piconet y Scatternet
- Multiconexiones en BT clásico y BLE
- Publicidad y escaneo simultáneos

1.4 MCU y funciones avanzadas

1.4.1 CPU y memoria

- Microprocesador(es) LX6 de 32 bits de uno o dos núcleos Xtensa®, hasta 600 MIPS (200 MIPS para ESP32-S0WD, 400 MIPS para ESP32-D2WD)
- ROM de 448 KB
- 520 KB de SRAM
- 16 KB de SRAM en RTC
- QSPI admite múltiples chips flash/SRAM

1.4.2 Relojes y temporizadores

- · Oscilador interno de 8 MHz con calibración
- · Oscilador RC interno con calibración
- Oscilador de cristal externo de 2 MHz ~ 60 MHz (40 MHz solo para funcionalidad Wi-Fi/BT)
- Oscilador de cristal externo de 32 kHz para RTC con calibración
- Dos grupos de temporizadores, incluidos 2 temporizadores de 64 bits y 1 organismo de control principal en cada grupo
- Un temporizador RTC
- Organismo de control de la RTC

1.4.3 Interfaces periféricas avanzadas

- 34 × GPIO programables
- ADC SAR de 12 bits hasta 18 canales
- 2 DAC de 8 bits
- 10 × sensores táctiles
- 4 × SPI
- 2 × I2S
- 2 × I²C
- 3 × UART
- 1 host (SD/eMMC/SDIO)
- 1 esclavo (SDIO/SPI)
- Interfaz MAC Ethernet con soporte DMA dedicado e IEEE 1588
- CAN 2.0
- IR (TX/RX)
- Motor PWM
- LED PWM hasta 16 canales
- Sensor Hall

1.4.4 Seguridad

- · Arranque seguro
- Cifrado Flash
- OTP de 1024 bits, hasta 768 bits para clientes
- Aceleración de hardware criptográfico:
 - $-\mathsf{AES}$
 - Hash (SHA-2)
 - RSA
 - ECC

- Generador de números aleatorios (RNG)

1.5 Aplicaciones (Lista no exhaustiva)

- Concentrador de sensores loT genérico de bajo consumo
- Registradores de datos loT genéricos de bajo consumo
- Cámaras para transmisión de vídeo
- Dispositivos OTT (transmisión de alta velocidad)
- Reconocimiento de voz
- Reconocimiento de imágenes
- Red de malla
- Domótica
 - Control de luz
 - Enchufes inteligentes
 - Cerraduras de puertas inteligentes
- Edificio inteligente
 - Iluminación inteligente
 - Monitoreo energético
- Automatización industrial
 - Control inalámbrico industrial
 - Robótica industrial
- Agricultura inteligente
 - Invernaderos inteligentes
 - Riego inteligente

- Robótica agrícola
- · Aplicaciones de audio
 - Reproductores de música de Internet
 - Dispositivos de transmisión en vivo
 - Reproductores de radio por Internet
 - Auriculares de audio
- Aplicaciones para el cuidado de la salud
 - Vigilancia de la salud
 - Monitores para bebés
- Juguetes con Wi-Fi
 - Juquetes de control remoto
 - Juguetes con detección de proximidad
 - Juguetes educativos
- Electrónica portátil
 - Relojes inteligentes
 - Pulseras inteligentes
- Aplicaciones para comercio minorista y restauración
 - Máquinas POS
 - Robots de servicio

1.6 Diagrama de bloques




Figura 1: Diagrama de bloques funcionales

Nota:

Los productos de la serie ESP32 se diferencian entre sí en términos de su compatibilidad con flash integrado y la cantidad de CPU. Para más detalles, consulte el número de pieza y la información de pedido.

2. Definiciones de pines

2.1 Disposición de los pines




Figura 2: Disposición de pines del ESP32 (QFN 6*6, vista superior)




Figura 3: Disposición de pines del ESP32 (QFN 5*5, vista superior)

Nota

Para obtener detalles sobre los números de pieza del ESP32 y el embalaje correspondiente, consulte Número de pieza e información de pedido. información.

2.2 Descripción del pin

Tabla 1: Descripción de pines

| Nombre | No. T | No. Tipo Función | | | |
|---------------|--------------|------------------|--|--|--|
| | Cosa análoga | | | | |
| VDDA | 1 | PAG | Fuente de alimentación analógica (2,3 V – 3,6 V) | | |
| LNA_IN | 2 | Entrad | a y salida RF de E/S Fuente | | |
| VDD3P3 | 3 | PAG | de alimentación analógica (2,3 V – 3,6 V) | | |
| VDD3P3 | 4 | PAG | Fuente de alimentación analógica (2,3 V – 3,6 V) | | |
| | | | VDD3P3_RTC | | |
| SENSOR_VP | 5 | ı | GPIO36, ADC1_CH0, RTC_GPIO0 | | |
| SENSOR_CAPP 6 | | ı | GPIO37, ADC1_CH1, RTC_GPIO1 | | |
| SENSOR_CAPN 7 | | ı | GPIO38, ADC1_CH2, RTC_GPIO2 | | |
| SENSOR_VN | 8 | ı | GPIO39, ADC1_CH3, RTC_GPIO3 | | |
| | | | Alto: Encendido; habilita el chip | | |
| CHIP_PU | 9 | I | Bajo: Apagado; el chip se apaga Nota: | | |
| | | | No deje el pin CHIP_PU flotando. | | |

| Nombre | No. Tipo Fund | ción | | | |
|---------------------------------------|---|------------------------------------|------------------------|--|-----------------------------|
| VDET 1 | 10 yo | GPIO34, ADC1_CH6, RTC_G | PIO4 | | |
| VDET_2 | 11 I | GPIO35, ADC1_CH7, RTC_G | | | |
| 32K_XP | 12 E/S GPIO: | | | trada de oscilador de cristal de 32,768 | kHz) |
| 32K_XN | | | | ilida de oscilador de cristal de 32,768 kl | · |
| GPIO25 | | 25, ADC2_CH8, RTC_GPIO6, DA | | | |
| GPIO26 | | 26, ADC2_CH9, RTC_GPIO7, DA | | | |
| GPIO27 | | 27, ADC2_CH7, RTC_GPIO17, 1 | | . DV | |
| Estante de gestión de artiens minites | | | | | TMS |
| MTDI | _ | 12, ADC2 CH5, RTC GPIO15, 1 | | | HS2 DATA2, SD DATA2, MTDI |
| VDD3P3_RTC 19 P | | Fuente de alimentación de entrad | | | |
| MTCK | 20 E/S GPIO | 13, ADC2_CH4, RTC_GPIO14, T | · | | HS2_DATOS3, SD_DATOS3, MTCK |
| MTDO | | <u> </u> | | D3, HSPICS0, HS2_CMD, SD_CMD, N | |
| GPIO2 | | 2, ADC2_CH2, RTC_GPIO12, TC | | | HSPIWP, HS2_DATA0, SD_DATA0 |
| GPIO0 | |), ADC2_CH1, RTC_GPIO11, TC | | | |
| GPIO4 | | | | ER, HSPIHD, HS2_DATA1, SD_DATA | 1 |
| | | | | SDIO | |
| GPIO16 | 25 E/S GPIO | 16, HS1_DATA4, U2RXD, | | EMAC_CLK_OUT | |
| VDD_SDIO | 26 P | Fuente de alimentación de sa | ida: 1,8 V o el mism | o voltaje que VDD3P3_RTC | |
| GPIO17 | 27 E/S GPIO | 17, HS1_DATA5, U2TXD, 28 E/S | GPIO9, | EMAC_CLK_OUT_180 | |
| DATOS SD_2 | HS1_DATA2, | U1RXD, | | SD_DATA2, SPIHD | |
| SD_DATOS_3 | 29 E/S GPIO | 10, HS1_DATA3, U1TXD, | | SD_DATA3, SPIWP | |
| SD_CMD | 30 E/S GPIO | 11, HS1_CMD, U1RTS, | | SD_CMD, SPICS0 | |
| SD_CLK | 31 E/S GPIO6 | 3, HS1_CLK, | U1CTS, | SD_CLK, SPICLK | |
| SD_DATOS_0 | 32 E/S GPIO7 | , HS1_DATA0, U2RTS, | | SD_DATA0, SPIQ | |
| DATOS SD_1 | 33 E/S GPIO8 | , HS1_DATA1, U2CTS, | | SD_DATA1, SPID | |
| | ' | | VDD3F | P3_CPU | |
| GPIO5 | 34 E/S GPIO | , HS1_DATA6, VSPICS0, | | EMAC_RX_CLK | |
| GPIO18 | 35 E/S GPIO | 8, HS1_DATA7, VSPICLK | | | |
| GPIO23 | 36 E/S GPIO2 | 3, HS1_STROBE, VSPID | | | |
| VDD3P3_CPU 37 P | | Fuente de alimentación de entrada | para E/S de CPU (1,8 V | - 3,6 V) | |
| GPIO19 | 38 E/S GPIO | 9, U0CTS, | VSPIQ, | EMAC_TXD0 | |
| GPIO22 | 39 E/S GPIO2 | 22, U0RTS, | VSPIWP, | EMAC_TXD1 | |
| U0RXD | 40 E/S GPIO | , U0RXD, | CLK_OUT2 | | |
| U0TXD | 41 E/S GPIO | , U0TXD, | CLK_OUT3, EMA | .C_RXD2 | |
| GPIO21 | 42 E/S GPIO2 | 21, | VSPIHD, | EMAC_TX_ES | |
| Cosa análoga | | | | | |
| VDDA | 43 P | Fuente de alimentación analógic | a (2,3 V – 3,6 V) | | |
| XTAL_N | 44 O Salida de cristal externa | | | | |
| XTAL_P | 45 yo | Entrada de cristal externa | | | |
| VDDA | 46 P | Fuente de alimentación analógic | a (2,3 V – 3,6 V) | | |
| CAP2 | 47 yo Se conecta a un condensador de 3 nF y una resistencia de 20 kΩ en paralelo a CAP1 | | | | |
| CAP1 | 48 yo | Se conecta a un condensador | en serie de 10 nF a | tierra. | |
| Tierra | 49 P | Suelo | | <u> </u> | |

Nota:

- Los pines GPIO16, GPIO17, SD_CMD, SD_CLK, SD_DATA_0 y SD_DATA_1 del ESP32-D2WD se utilizan para conectar el flash incorporado y no se recomiendan para otros usos.
- Para obtener una guía de referencia rápida sobre el uso de los pines IO_MUX, Ethernet MAC y GIPO Matrix del ESP32, consulte Apéndice Listas de pines del ESP32.
- En la mayoría de los casos, la conexión del puerto de datos entre el ESP32 y el flash externo es la siguiente: SD_DATA0/SPIQ = SD_DATA1/SPID = IO0/DI, SD_DATA2/SPIHD = IO3/HOLD#, SD_DATA3/SPIWP = IO2/WP#.

2.3 Esquema de energía

Los pines digitales del ESP32 se dividen en tres dominios de potencia diferentes:

- · VDD3P3_RTC
- · VDD3P3_CPU
- · VDD_SDIO

VDD3P3_RTC también es la fuente de alimentación de entrada para RTC y CPU.

VDD3P3_CPU también es la fuente de alimentación de entrada para la CPU.

VDD_SDIO se conecta a la salida de un LDO interno cuya entrada es VDD3P3_RTC. Cuando VDD_SDIO se conecta a la misma red de PCB que VDD3P3_RTC, el LDO interno se desactiva automáticamente. El diagrama del esquema de alimentación se muestra a continuación:




Figura 4: Esquema de energía del ESP32

El LDO interno puede configurarse a 1,8 V, o al mismo voltaje que VDD3P3_RTC. Puede apagarse por software para minimizar la corriente de la memoria flash/SRAM durante el modo de suspensión profunda.

Notas sobre CHIP_PU:

La siguiente ilustración muestra el tiempo de encendido y reinicio del ESP32. Se detallan los parámetros. en la Tabla 2.




Figura 5: Tiempo de encendido y reinicio del ESP32

Tabla 2: Descripción de los parámetros de encendido y reinicio del ESP32

| Parámetros | Descripción | Mín. | Unidad |
|------------|---|------|--------|
| a0 | Tiempo transcurrido entre la activación de los rieles de 3,3 V y la activación de CHIP_PU | 50 | μs |
| t1 | Duración del nivel de señal CHIP_PU < VIL_nRST (consulte su valor en | 50 | μs |
| | Tabla 13 Características de CC) para reiniciar el chip | | |

• En escenarios donde el ESP32 se enciende y se apaga repetidamente al cambiar los rieles de alimentación, mientras hay un capacitor grande en el riel VDD33 y CHIP_PU y VDD33 están conectados, simplemente apagar el riel de alimentación CHIP_PU y volver a encenderlo inmediatamente puede causar un ciclo de descarga de energía incompleto y una falla en el reinicio adecuado del chip.

Podría requerirse un circuito de descarga adicional para acelerar la descarga del condensador grande en el riel VDD33, lo que garantizará un reinicio correcto al encender el ESP32. Encuentre el circuito de descarga en la Figura "Esquemas de periféricos ESP32-WROOM-32", en la Hoja de datos del ESP32-WROOM-32.

Cuando se utiliza una batería como fuente de alimentación para los chips y módulos de la serie ESP32, se recomienda un supervisor de voltaje de alimentación para evitar fallos de arranque por bajo voltaje. Se recomienda a los usuarios reducir el valor de CHIP_PU si la alimentación del ESP32 es inferior a 2,3 V. Para el circuito de reinicio, consulte la Figura "Esquemas de periféricos ESP32-WROOM-32" en la Hoja de datos del ESP32-WROOM-32

Notas sobre la fuente de alimentación:

• El voltaje de funcionamiento del ESP32 varía de 2,3 V a 3,6 V. Cuando se utiliza una sola fuente de alimentación, el voltaje recomendado de la fuente de alimentación es de 3,3 V y su corriente de salida recomendada es de 500 mA o más.

Cuando se utiliza VDD_SDIO de 1,8 V como fuente de alimentación para la memoria flash/PSRAM externa, se debe añadir una resistencia de puesta a tierra de 2 kohmios a VDD_SDIO. Para el diseño del circuito, consulte la Figura 3. Esquemas del ESP32-WROVER. en la hoja de datos ESP32-WROVER.

• Cuando se utilizan las tres fuentes de alimentación digitales para controlar periféricos, por ejemplo, flash de 3,3 V, deben cumplir con las especificaciones de los periféricos.

2.4 Pasadores de flejado

ESP32 tiene cinco pines de conexión:

- MTDI
- GPI00
- GPIO2
- MTDO
- GPIO5

El software puede leer los valores de estos cinco bits desde el registro "GPIO_STRAPPING".

Durante la liberación del reinicio del sistema del chip (reinicio al encender, reinicio del reloj de tiempo real (RTC) y reinicio por caída de tensión), los pestillos de los pines de sincronización muestrean el nivel de voltaje como bits de sincronización de "0" o "1" y los mantienen hasta que el chip se apaga. Los bits de sincronización configuran el modo de arranque del dispositivo, el voltaje de funcionamiento de VDD_SDIO y otros ajustes iniciales del sistema.

Cada pin de flejado se conecta a su pull-up/pull-down interno durante el reinicio del chip. Por lo tanto, si un pin de flejado está desconectado o el circuito externo conectado es de alta impedancia, el pull-up/pull-down interno débil determinará el nivel de entrada predeterminado de los pines de flejado.

Para cambiar los valores de los bits de flejado, los usuarios pueden aplicar las resistencias pull-down/pull-up externas o utilizar el host

GPIO del MCU para controlar el nivel de voltaje de estos pines cuando se enciende el ESP32.

Después de restablecer la liberación, los pasadores de sujeción funcionan como pasadores de función normal.

Consulte la Tabla 3 para obtener una configuración detallada del modo de arranque mediante pasadores de sujeción.

Tabla 3: Pasadores de flejado

| Voltaje del LDO interno (VDD_SDIO) | | | | | | |
|------------------------------------|---------------|----------------------------------|--|------------------------------|------------------------------|--|
| Alfiler | Por defecto | 3,3 | V | 1,8 V | | |
| Menú des | plegable MTDI | (|) | | 1 | |
| | | | Modo de arranque | | | |
| Alfiler | Por defecto | Arrano | jue SPI | Descarga | ar Boot | |
| GPIO0 Pull- | -up | | 1 | (|) | |
| Desplegable GPIO2 No me importa 0 | | |) | | | |
| | | Habilitar o deshabilitar la impr | esión del registro de depuración en U0 | TXD durante el arranque | | |
| Alfiler | Por defecto | U0TXD Alte | ernancia | U0TXD S | ilencioso | |
| Dominadas | MTDO | | 1 | (|) | |
| | | | Sincronización del esclavo SDIO | | | |
| Alfiler | Day defeate | Muestreo de flanco descendente | Muestreo de flanco descendente | Muestreo de borde ascendente | Muestreo de borde ascendente | |
| Alliler | Por defecto | Salida de flanco descendente | Salida de borde ascendente | Salida de flanco descendente | Salida de borde ascendente | |
| Dominadas | MTDO | 0 | 0 | 1 | 1 | |
| GPIO5 Pull- | -up | 0 | 1 | 0 | 1 | |

Nota:

• El firmware puede configurar bits de registro para cambiar las configuraciones de "Voltaje de LDO interno (VDD_SDIO)" y "Tiempo de SDIO Slave", después del arranque.

Para los chips ESP32 que incorporan memoria flash, los usuarios deben tener en cuenta el nivel lógico de MTDI. Por ejemplo, ESP32-D2WD contiene un flash incorporado que opera a 1,8 V, por lo tanto, el MTDI debe estar alto.

La siguiente ilustración muestra los tiempos de configuración y retención del pin de flejado antes y después de la señal CHIP_PU

El nivel de presión arterial aumenta. Los detalles sobre los parámetros se enumeran en la Tabla 4.




Figura 6: Tiempos de configuración y retención del pasador de flejado

Tabla 4: Descripciones de los parámetros de configuración y tiempos de espera para el pasador de flejado

| Parámetros | Descripción | Mín. | Unidad |
|------------|--|------|--------|
| a0 | Tiempo de configuración antes de que CHIP_PU pase de bajo a alto | 0 | EM |
| t1 | Tiempo de retención después de que CHIP_PU se vuelve alto | 1 | EM |

3. Descripción funcional

Este capítulo describe las funciones integradas en ESP32.

3.1 CPU y memoria

3.1.1 CPU

ESP32 contiene uno o dos microprocesadores Xtensa® LX6 de 32 bits de bajo consumo con las siguientes características:

- Tubería de 7 etapas para soportar una frecuencia de reloj de hasta 240 MHz (160 MHz para ESP32-S0WD y ESP32-D2WD)
- El conjunto de instrucciones de 16/24 bits proporciona una alta densidad de código
- · Soporte para unidad de punto flotante
- Soporte para instrucciones DSP, como un multiplicador de 32 bits, un divisor de 32 bits y un MAC de 40 bits
- Soporte para 32 vectores de interrupción de aproximadamente 70 fuentes de interrupción

Las interfaces de CPU simple o dual incluyen:

- Interfaz RAM/ROM Xtensa para instrucciones y datos
- Interfaz de memoria local Xtensa para un acceso rápido a los registros periféricos
- Fuentes de interrupción externas e internas
- · JTAG para depuración

3.1.2 Memoria interna

La memoria interna del ESP32 incluye:

- 448 KB de ROM para arranque y funciones principales
- 520 KB de SRAM en chip para datos e instrucciones
- 8 KB de SRAM en RTC, que se denomina memoria rápida RTC y se puede utilizar para el almacenamiento de datos; se accede a ella por la CPU principal durante el arranque RTC desde el modo de suspensión profunda.
- 8 KB de SRAM en RTC, que se denomina memoria LENTA RTC y a la que puede acceder el coprocesador durante El modo de sueño profundo.
- 1 Kbit de eFuse: se utilizan 256 bits para el sistema (dirección MAC y configuración del chip) y el resto
 768 bits están reservados para aplicaciones del cliente, incluido el cifrado flash y la identificación del chip.
- · Flash incorporado

Nota:

- Los productos de la serie ESP32 se diferencian entre sí en términos de su compatibilidad con flash incorporado y su tamaño.
 Para obtener más detalles, consulte el número de pieza y la información de pedido.
- ESP32-D2WD tiene una memoria flash integrada de 16 Mbit y 40 MHz, conectada a través de los pines GPIO16, GPIO17, SD_CMD, SD_CLK, SD_DATA_0 y SD_DATA_1.

3.1.3 Flash externo y SRAM

El ESP32 admite múltiples chips flash y SRAM QSPI externos. Puede encontrar más detalles en el capítulo SPI del Manual de Referencia Técnica del ESP32. ESP32 también admite el cifrado/descifrado de hardware basado en AES para proteger los programas y datos de los desarrolladores en flash.

ESP32 puede acceder a la memoria flash QSPI externa y a SRAM a través de cachés de alta velocidad.

• Se pueden asignar hasta 16 MB de flash externo al espacio de memoria de instrucciones de la CPU y a la memoria de solo lectura espacio simultáneamente.

Al asignar memoria flash externa a la memoria de instrucciones de la CPU, se pueden asignar hasta 11 MB + 248 KB simultáneamente. Tenga en cuenta que si se asignan más de 3 MB + 248 KB, el rendimiento de la caché se reducirá debido a las lecturas especulativas de la CPU.

- Cuando la memoria flash externa se asigna a un espacio de memoria de datos de solo lectura, se pueden asignar hasta 4 MB a la vez.
 tiempo. Se admiten lecturas de 8 bits, 16 bits y 32 bits.
- La SRAM externa se puede asignar al espacio de memoria de datos de la CPU. Se admiten hasta 8 MB de SRAM y hasta 4 Se pueden asignar MB a la vez. Se admiten lecturas y escrituras de 8 bits, 16 bits y 32 bits.

Nota:

Una vez inicializado el ESP32, el firmware puede personalizar la asignación de SRAM externa o flash al espacio de direcciones de la CPU.

3.1.4 Mapa de memoria

La estructura del mapeo de direcciones se muestra en la Figura 7. El mapeo de memoria y periféricos del ESP32 se muestra en la Tabla 5.




Figura 7: Estructura de mapeo de direcciones

Tabla 5: Mapeo de memoria y periféricos

| Categoría | Objetivo | Dirección de inicio | Dirección final | Tamaño |
|-------------|----------------------|---------------------|-----------------|----------------|
| | ROM interna 0 | 0x4000_0000 | 0x4005_FFFF | 384 KB |
| | ROM interna 1 | 0x3FF9_0000 | 0x3FF9_FFFF | 64 KB |
| | SRAM interna 0 | 0x4007_0000 | 0x4009_FFFF | 192 KB |
| Incorporado | SRAM interna 1 | 0x3FFE_0000 | 0x3FFF_FFFF | 128 KB |
| Memoria | SIVAWI III CIII a I | 0x400A_0000 | 0x400B_FFFF | 120 KB |
| Wichiona | SRAM interna 2 | 0x3FFA_E000 | 0x3FFD_FFFF | 200 KB |
| | | 0x3FF8_0000 | 0x3FF8_1FFF | 8 KB |
| | Memoria rápida RTC | 0x400C_0000 | 0x400C_1FFF | OND |
| | Memoria LENTA RTC 0x | 5000_0000 | 0x5000_1FFF | 8 KB |
| Externo | Flash externo | 0x3F40_0000 | 0x3F7F_FFFF | 4 MB |
| | Flash externo | 0x400C_2000 | 0x40BF_FFFF | 11 MB + 248 KB |
| Memoria | SRAM externa | 0x3F80_0000 | 0x3FBF_FFFF | 4 MB |
| | Registro DPort | 0x3FF0_0000 | 0x3FF0_0FFF | 4 KB |
| | Acelerador AES | 0x3FF0_1000 | 0x3FF0_1FFF | 4 KB |
| | Acelerador RSA | 0x3FF0_2000 | 0x3FF0_2FFF | 4 KB |
| | Acelerador SHA | 0x3FF0_3000 | 0x3FF0_3FFF | 4 KB |
| | Arranque seguro | 0x3FF0_4000 | 0x3FF0_4FFF | 4 KB |
| | Tabla de caché MMU | 0x3FF1_0000 | 0x3FF1_3FFF | 16 KB |
| | Controlador PID | 0x3FF1_F000 | 0x3FF1_FFFF | 4 KB |
| | UART0 | 0x3FF4_0000 | 0x3FF4_0FFF | 4 KB |
| | SPI1 | 0x3FF4_2000 | 0x3FF4_2FFF | 4 KB |
| | SPI0 | 0x3FF4_3000 | 0x3FF4_3FFF | 4 KB |
| | Entrada/Salida de GP | 0x3FF4_4000 | 0x3FF4_4FFF | 4 KB |
| | RTC | 0x3FF4_8000 | 0x3FF4_8FFF | 4 KB |
| | MUX de E/S | 0x3FF4_9000 | 0x3FF4_9FFF | 4 KB |
| | Esclavo SDIO | 0x3FF4_B000 | 0x3FF4_BFFF | 4 KB |
| Periférico | UDMA1 | 0x3FF4_C000 | 0x3FF4_CFFF | 4 KB |
| | 12S0 | 0x3FF4_F000 | 0x3FF4_FFFF | 4 KB |
| | UART1 | 0x3FF5_0000 | 0x3FF5_0FFF | 4 KB |
| | 12C0 | 0x3FF5_3000 | 0x3FF5_3FFF | 4 KB |
| | UDMA0 | 0x3FF5_4000 | 0x3FF5_4FFF | 4 KB |
| | Esclavo SDIO | 0x3FF5_5000 | 0x3FF5_5FFF | 4 KB |
| | RMT | 0x3FF5_6000 | 0x3FF5_6FFF | 4 KB |
| | PCNT | 0x3FF5_7000 | 0x3FF5_7FFF | 4 KB |
| | Esclavo SDIO | 0x3FF5_8000 | 0x3FF5_8FFF | 4 KB |
| | LED PWM | 0x3FF5_9000 | 0x3FF5_9FFF | 4 KB |
| | Controlador Efuse | 0x3FF5_A000 | 0x3FF5_AFFF | 4 KB |
| | Cifrado Flash | 0x3FF5_B000 | 0x3FF5_BFFF | 4 KB |
| | PWM0 | 0x3FF5_E000 | 0x3FF5_EFFF | 4 KB |
| | TIMG0 | 0x3FF5_F000 | 0x3FF5_FFFF | 4 KB |
| | TIMG1 | 0x3FF6_0000 | 0x3FF6_0FFF | 4 KB |
| | SPI2 | 0x3FF6_4000 | 0x3FF6_4FFF | 4 KB |

| Categoría | Objetivo | Dirección de inicio | Dirección final | Tamaño |
|-----------|-----------------------------------|---------------------|-----------------|--------|
| | SPI3 | 0x3FF6_5000 | 0x3FF6_5FFF | 4 KB |
| | SYSCON | 0x3FF6_6000 | 0x3FF6_6FFF | 4 KB |
| | I2C1 | 0x3FF6_7000 | 0x3FF6_7FFF | 4 KB |
| | SDMMC | 0x3FF6_8000 | 0x3FF6_8FFF | 4 KB |
| | EMAC | 0x3FF6_9000 | 0x3FF6_AFFF | 8 KB |
| | PWM1 | 0x3FF6_C000 | 0x3FF6_CFFF | 4 KB |
| | 12S1 | 0x3FF6_D000 | 0x3FF6_DFFF | 4 KB |
| | UART2 | 0x3FF6_E000 | 0x3FF6_EFFF | 4 KB |
| | PWM2 | 0x3FF6_F000 | 0x3FF6_FFFF | 4 KB |
| | PWM3 | 0x3FF7_0000 | 0x3FF7_0FFF | 4 KB |
| | Connector de colorena, administra | 0x3FF7_5000 | 0x3FF7_5FFF | 4 KB |

3.2 Temporizadores y perros guardianes

3.2.1 Temporizadores de 64 bits

Hay cuatro temporizadores de propósito general integrados en el ESP32. Todos son temporizadores genéricos de 64 bits basados en en preescaladores de 16 bits y temporizadores de subida y bajada con capacidad de recarga automática de 64 bits.

Los temporizadores cuentan con:

- Un preescalador de reloj de 16 bits, de 2 a 65536
- Un temporizador de 64 bits
- Temporizador de subida/bajada configurable: incremental o decremental.
- Detención y reanudación del contador de base de tiempo
- Recarga automática en caso de alarma
- · Recarga instantánea controlada por software
- Generación de interrupciones de nivel y de borde

3.2.2 Temporizadores de vigilancia

El ESP32 tiene tres temporizadores de vigilancia: uno en cada uno de los dos módulos de temporizador (llamado Temporizador de vigilancia principal,

o MWDT) y uno en el módulo RTC (llamado Temporizador de Vigilancia RTC o RWDT). Estos temporizadores de vigilancia son

destinado a recuperarse de una falla imprevista que provoca que el programa de aplicación abandone su secuencia normal. A

El temporizador de vigilancia tiene cuatro etapas. Cada etapa puede activar una de tres o cuatro acciones posibles al expirar el tiempo.

Su período de tiempo programado, a menos que el watchdog esté alimentado o deshabilitado. Las acciones son: interrupción, reinicio de la CPU, núcleo Reinicio y reinicio del sistema. Solo el RWDT puede activar el reinicio del sistema y reiniciar todo el chip, incluyendo...

El propio RTC. Se puede configurar un tiempo de espera para cada etapa individualmente.

Durante el arranque flash, el RWDT y el primer MWDT se inician automáticamente para detectar y recuperarse del arranque. problemas.

Los perros guardianes ESP32 tienen las siguientes características:

- Cuatro etapas, cada una de las cuales se puede configurar o desactivar por separado
- Un período de tiempo programable para cada etapa

3. Descripción funcional

- Una de tres o cuatro acciones posibles (interrupción, reinicio de CPU, reinicio del núcleo y reinicio del sistema) al expirar el cada etapa
- · Contador de caducidad de 32 bits
- Protección contra escritura que evita que la configuración de RWDT y MWDT se altere inadvertidamente
- · Protección de arranque flash SPI

Si el proceso de arranque desde una memoria flash SPI no se completa dentro de un período de tiempo predeterminado, el sistema de vigilancia reiniciará todo el sistema.

3.3 Relojes del sistema

3.3.1 Reloj de la CPU

Al reiniciar, se selecciona una fuente de reloj de cristal externa como reloj predeterminado de la CPU. Esta fuente también se conecta a un PLL para generar un reloj de alta frecuencia (normalmente 160 MHz).

Además, el ESP32 cuenta con un oscilador interno de 8 MHz. La aplicación puede seleccionar la fuente de reloj: la fuente de reloj de cristal externa, el reloj PLL o el oscilador interno de 8 MHz. La fuente de reloj seleccionada controla el reloj de la CPU directamente o por división, según la aplicación.

3.3.2 Reloi RTC

El reloj RTC tiene cinco fuentes posibles:

- reloj de cristal externo de baja velocidad (32 kHz)
- Reloj de cristal externo dividido por 4
- Oscilador RC interno (normalmente de unos 150 kHz y ajustable)
- oscilador interno de 8 MHz
- reloj interno de 31,25 kHz (derivado del oscilador interno de 8 MHz dividido por 256)

Cuando el chip está en modo de consumo normal y necesita un acceso más rápido a la CPU, la aplicación puede elegir el reloj de cristal externo de alta velocidad dividido por 4 o el oscilador interno de 8 MHz. Cuando el chip funciona en modo de bajo consumo, la aplicación elige el reloj de cristal externo de baja velocidad (32 kHz), el reloj RC interno o el reloj interno de 31,25 kHz.

3.3.3 Reloi PLL de audio

El reloj de audio se genera mediante el PLL fraccional N de ruido ultrabajo. Para más detalles, consulte el capítulo "Reinicio y Reloj" del Manual de Referencia Técnica del ESP32.

3.4 Radio

La radio ESP32 consta de los siguientes bloques:

- Receptor de 2,4 GHz
- Transmisor de 2,4 GHz
- sesgo y reguladores
- Balun y conmutador de transmisión-recepción

3. Descripción funcional

• generador de reloj

3.4.1 Receptor de 2,4 GHz

El receptor de 2,4 GHz demodula la señal de RF de 2,4 GHz a señales de banda base en cuadratura y las convierte al dominio digital mediante dos convertidores analógico-digitales (ADC) de alta resolución y alta velocidad. Para adaptarse a las condiciones variables del canal de señal, el ESP32 integra filtros de RF, control automático de ganancia (AGC), circuitos de cancelación de compensación de CC y filtros de banda base.

3.4.2 Transmisor de 2,4 GHz

El transmisor de 2,4 GHz modula las señales de banda base en cuadratura a la señal de RF de 2,4 GHz y alimenta la antena con un amplificador de potencia CMOS (semiconductor de óxido metálico complementario) de alta potencia. El uso de calibración digital mejora aún más la linealidad del amplificador de potencia, lo que permite un rendimiento de vanguardia con hasta +20,5 dBm de potencia para transmisiones 802.11b y +18 dBm para transmisiones 802.11n.

Se integran calibraciones adicionales para cancelar cualquier imperfección de radio, como:

- · Fuga del portador
- · Coincidencia de fase I/Q
- · No linealidades de banda base
- · No linealidades de RF
- · Adaptación de antena

Estas rutinas de calibración integradas reducen la cantidad de tiempo necesario para probar el producto y hacen que el equipo de prueba sea innecesario.

3.4.3 Generador de reloj

El generador de reloj produce señales de reloj en cuadratura de 2,4 GHz tanto para el receptor como para el transmisor. Todos los componentes del generador de reloj están integrados en el chip, incluyendo inductores, varactores, filtros, reguladores y divisores.

El generador de reloj incorpora circuitos de calibración y autodiagnóstico. Las fases de reloj en cuadratura y el ruido de fase están optimizados en el chip mediante algoritmos de calibración patentados que garantizan el máximo rendimiento del receptor y del... transmisor.

3.5 Wi-Fi

El ESP32 implementa un protocolo TCP/IP y un protocolo MAC Wi-Fi 802.11 b/g/n completo. Es compatible con el Conjunto de Servicios Básicos (BSS). Las operaciones de STA y SoftAP se realizan bajo la Función de Control Distribuido (DCF). La gestión de energía se gestiona con mínima interacción con el host para minimizar el tiempo de actividad.

3.5.1 Radio y banda base Wi-Fi

La radio y banda base Wi-Fi ESP32 admiten las siguientes funciones:

- 802.11b/g/n
- 802.11n MCS0-7 en ancho de banda de 20 MHz y 40 MHz
- 802.11n MCS32 (RX)

- Intervalo de guarda de 0,4 µs 802.11n
- · hasta 150 Mbps de velocidad de datos
- Recepción de STBC 2×1
- · Hasta 20,5 dBm de potencia de transmisión
- · Potencia de transmisión ajustable
- Diversidad de antenas

El ESP32 admite diversidad de antenas con un interruptor de RF externo. Uno o más GPIO controlan el interruptor de RF y seleccionan la mejor antena para minimizar los efectos del desvanecimiento del canal.

3.5.2 MAC de Wi-Fi

La MAC Wi-Fi del ESP32 aplica automáticamente las funciones del protocolo de bajo nivel. Son las siguientes:

- 4 × interfaces Wi-Fi virtuales
- Modo de estación BSS de infraestructura simultánea/modo SoftAP/modo promiscuo
- · Protección RTS, protección CTS, ACK de bloqueo inmediato
- Desfragmentación
- TX/RX A-MPDU, RX A-MSDU
- TXOP
- WMM
- CCMP (CBC-MAC, modo contador), TKIP (MIC, RC4), WAPI (SMS4), WEP (RC4) y CRC
- Monitoreo automático de balizas (hardware TSF)

3.6 Bluetooth

ESP32 integra un controlador de enlace Bluetooth y una banda base Bluetooth, que llevan a cabo los protocolos de banda base y otras rutinas de enlace de bajo nivel, como modulación/demodulación, procesamiento de paquetes, procesamiento de flujo de bits, salto de frecuencia, etc.

3.6.1 Radio Bluetooth y banda base

La radio y banda base Bluetooth ESP32 admiten las siguientes funciones:

- Potencias de salida de transmisión de clase 1, clase 2 y clase 3 y un rango de control dinámico de hasta 24 dB
- Modulación $\pi/4$ DQPSK y 8 DPSK
- Alto rendimiento en sensibilidad del receptor NZIF con más de 97 dB de rango dinámico
- Operación de clase 1 sin PA externo
- La SRAM interna permite la transferencia de datos a máxima velocidad, voz y datos combinados y funcionamiento completo de piconet.
- Lógica para corrección de errores de avance, control de errores de encabezado, correlación de código de acceso, CRC, demodulación, generación de flujo de bits cifrado, blanqueamiento y conformación de pulsos de transmisión
- ACL, SCO, eSCO y AFH

- · Códec de audio SBC
- · Gestión de energía para aplicaciones de bajo consumo
- SMP con AES de 128 bits

3.6.2 Interfaz Bluetooth

- Proporciona interfaz UART HCI, hasta 4 Mbps
- Proporciona interfaz SDIO/SPI HCI
- Proporciona interfaz de audio PCM/I2S

3.6.3 Pila Bluetooth

La pila Bluetooth del ESP32 es compatible con las especificaciones Bluetooth v4.2 BR/EDR y BLE.

3.6.4 Controlador de enlace Bluetooth

El controlador de enlace opera en tres estados principales: en espera, conexión y rastreo. Permite múltiples conexiones y otras operaciones, como consulta, búsqueda y emparejamiento simple seguro, y, por lo tanto, habilita Piconet y Scat.

Internet. A continuación se presentan las características:

- · Bluetooth clásico
 - Descubrimiento de dispositivos (consulta y escaneo de consulta)
 - Establecimiento de conexión (página y escaneo de página)
 - Multiconexiones
 - Recepción y transmisión asincrónica de datos
 - Enlaces síncronos (SCO/eSCO)
 - Interruptor maestro/esclavo
 - Salto de frecuencia adaptativo y evaluación de canales
 - Cifrado de transmisión
 - Autenticación y cifrado
 - Emparejamiento simple seguro
 - Gestión de redes multipunto y scatternet
 - Modo olfateo
 - Transmisión esclava sin conexión (transmisor y receptor)
 - Control de potencia mejorado
 - Ping
- Bluetooth de bajo consumo
 - Publicidad
 - Escaneo
 - Publicidad y escaneo simultáneos
 - Múltiples conexiones

- Recepción y transmisión asincrónica de datos
- Salto de frecuencia adaptativo y evaluación de canales
- Actualización de parámetros de conexión
- Extensión de longitud de datos
- Cifrado de capa de enlace
- LE Ping

3.7 RTC y gestión de bajo consumo

Con el uso de tecnologías avanzadas de administración de energía, ESP32 puede cambiar entre diferentes modos de energía.

• Modos de potencia

Modo activo: La radio del chip está encendida. El chip puede recibir, transmitir o escuchar.

- Modo de suspensión del módem: La CPU está operativa y el reloj es configurable. La base Wi-Fi/Bluetooth...
 La banda y la radio están deshabilitadas.
- Modo de suspensión ligera: La CPU se pausa. La memoria RTC y los periféricos RTC, así como el ULP
 El coprocesador está en funcionamiento. Cualquier evento de activación (MAC, host, temporizador RTC o interrupciones externas) activará
 Sube el chip.
- Modo de suspensión profunda: Solo se encienden la memoria RTC y los periféricos RTC. Wi-Fi y Bluetooth.
 Los datos de conexión se almacenan en la memoria RTC. El coprocesador ULP está operativo.
- Modo de hibernación: El oscilador interno de 8 MHz y el coprocesador ULP están desactivados. La recuperación del RTC
 La memoria está apagada. Solo un temporizador RTC en el reloj lento y ciertas entradas y salidas GPIO de RTC están activas.
 El temporizador RTC o los GPIO RTC pueden despertar el chip del modo de hibernación.

Tabla 6: Consumo de energía por modos de energía

| Modo de energía | Descripción | | | Consumo de energía |
|-------------------------|---|---|--|--|
| Activo (RF funcionando) | Paquete de transmisión de Wi-Fi Paquete de transmisión Wi-Fi/BT | | | Por favor refiérase a Tabla 15 para más detalles. |
| suspensión del módem | La CPU es encendido. | Wi-Fi/BT Rx y escucha * 240 MHz * 160 MHz Velocidad normal: 80 MHz | Chip(s) de doble núcleo Chip(s) de un solo núcleo N/l Chip(s) de doble núcleo 27 Chip(s) de un solo núcleo 27 Chip(s) de doble núcleo 20 n | 1 mA ~ 44 mA mA ~ 34 mA A ~ 31 mA |
| Sueño ligero | Chip(s) de un solo núcleo 20 - | | | 0,8 mA |
| Sueño profundo | El coprocesador ULP está encendido. Patrón monitoreado por sensor ULP Temporizador RTC + Temporizador | | | . 150 μA . 100 μA al 1 % de trabajo . 10 μA |
| Hibernación | RTC de memoria | | | 5 μA |
| Apagado | RTC solamente CHIP_PU está configurado en nivel bajo, el chip está apagado. | | | 0,1 μΑ |

Nota:

- * Entre la serie ESP32 de SoC, ESP32-D0WDQ6 y ESP32-D0WD tienen una frecuencia de CPU máxima de 240 MHz, ESP32-D2WD y ESP32-S0WD tienen una frecuencia de CPU máxima de 160 MHz.
- Cuando el Wi-Fi está habilitado, el chip alterna entre los modos Activo y Suspensión del módem. Por lo tanto, el consumo de energía... cambia en consecuencia.
- En el modo de suspensión del módem, la frecuencia de la CPU cambia automáticamente. La frecuencia depende de la carga de la CPU y Los periféricos utilizados.
- Durante el sueño profundo, cuando el coprocesador ULP está encendido, los periféricos como GPIO e l²C pueden funcionar
- Cuando el sistema funciona en el patrón monitoreado por el sensor ULP, el coprocesador ULP trabaja con el sensor ULP. periódicamente y el ADC trabaja con un ciclo de trabajo del 1%, por lo que el consumo de energía es de 100 µA.

4. Periféricos y sensores

4.1 Descripciones de periféricos y sensores

4.1.1 Interfaz de entrada/salida de propósito general (GPIO)

ESP32 tiene 34 pines GPIO a los que se les pueden asignar varias funciones programando los registros apropiados.

Hay varios tipos de GPIO: solo digitales, habilitados para analógicos, habilitados para táctil capacitivo, etc. Habilitados para analógicos Los GPIO y los GPIO con capacidad táctil capacitiva se pueden configurar como GPIO digitales.

La mayoría de los GPIO digitales se pueden configurar como pull-up o pull-down internos, o configurarse con alta impedancia. Cuando

Configurada como entrada, el valor de entrada se puede leer a través del registro. La entrada también puede configurarse para disparo por flanco.

o disparador de nivel para generar interrupciones de CPU. La mayoría de los pines de E/S digitales son bidireccionales, no inversores y triestado.

Incluye búferes de entrada y salida con control triestado. Estos pines se pueden multiplexar con otras funciones, como

SDIO, UART, SPI, etc. (Puede encontrar más detalles en el Apéndice, Tabla IO_MUX). Para operaciones de bajo consumo, Los GPIO se pueden configurar para mantener sus estados.

4.1.2 Convertidor analógico-digital (ADC)

El ESP32 integra convertidores analógicos/digitales (ADC) SAR de 12 bits y admite mediciones en 18 canales (pines analógicos). El coprocesador

ULP del ESP32 también está diseñado para medir voltaje mientras opera en modo de suspensión, lo que permite...

Bajo consumo de energía. La CPU puede reactivarse mediante un umbral o mediante otros factores desencadenantes.

Con la configuración adecuada, los ADC se pueden configurar para medir voltaje en un máximo de 18 pines.

En la Tabla 7 se describen las características del ADC.

Tabla 7: Características del ADC

| Parámetro | Descripción | | mínima y | máxima |
|--|---|------|----------|--------|
| Controlador RTC DNL (no linealidad diferencial); ADC conectado a un capacitor externo de 100 nF; | | -7 7 | | LSB |
| INL (No linealidad integral) | Entrada de señal CC; temperatura ambiente a 25 °C; Wi-Fi y Bluetooth desactivados | | LSB | |
| | Controlador RTC | - | 200 ks | os |
| Frecuencia de muestreo | Controlador DIG | - | 2 | Msps |

Notas:

- Cuando atten=3 y el resultado de la medición es superior a 3000 (voltaje a aprox. 2450 mV), la precisión del ADC será peor que lo descrito en la tabla anterior.
- Para obtener mejores resultados de DNL, los usuarios pueden realizar múltiples pruebas de muestreo con un filtro o calcular el valor promedio.

De forma predeterminada, existen diferencias de ±6 % en los resultados medidos entre chips. El ESP-IDF proporciona un par de calibraciones.

<u>métodos Pa</u>ra el ADC1. Los resultados tras la calibración con el valor Vref de eFuse se muestran en la Tabla 8. Para una mayor precisión,

Los usuarios pueden aplicar otros métodos de calibración proporcionados en ESP-IDF o implementar los suyos propios.

Tabla 8: Resultados de calibración del ADC

| Parámetro | Descripción | Mínimo | Máximo | Unidad |
|-------------|---|--------|--------|--------|
| | Atten=0, rango de medición efectivo de 100–950 mV | -23 | 23 | mV |
| Error total | Atten=1, rango de medición efectivo de 100–1250 mV –30 | | 30 | mV |
| Lifortotal | Atten=2, rango de medición efectivo de 150–1.750 mV –40 | | 40 | mV |
| | Atten=3, rango de medición efectivo de 150–2450 mV –60 | | 60 | mV |

4.1.3 Sensor Hall

El ESP32 integra un sensor Hall basado en una resistencia de N portadoras. Cuando el chip está en el campo magnético, el Hall...

El sensor desarrolla un pequeño voltaje lateralmente en la resistencia, que puede medirse directamente mediante el ADC.

4.1.4 Convertidor digital a analógico (DAC)

Se pueden utilizar dos canales DAC de 8 bits para convertir dos señales digitales en dos salidas de señal de voltaje analógicas.

La estructura de diseño se compone de cadenas de resistencias integradas y un búfer. Este DAC dual admite la fuente de alimentación como...

Referencia de voltaje de entrada. Los dos canales DAC también admiten conversiones independientes.

4.1.5 Sensor táctil

ESP32 tiene 10 GPIO de detección capacitiva, que detectan variaciones inducidas al tocar o acercarse a los GPIO.

con un dedo u otros objetos. El diseño de bajo ruido y la alta sensibilidad del circuito permiten una detección relativamente

Se pueden usar almohadillas pequeñas. También se pueden usar conjuntos de almohadillas para detectar un área mayor o más puntos.

Los 10 GPIO con detección capacitiva se enumeran en la Tabla 9.

Tabla 9: GPIO de detección capacitiva disponibles en ESP32

| Nombre de la señal de detección capacitiva | Nombre del pin |
|--|---|
| ТО | GPIO4 |
| T1 | GPI00 |
| T2 | GPIO2 |
| Т3 | MTDO |
| Т4 | MTCK |
| T5 | MTDI |
| Т6 | Shinton in profits the actions disclose |
| Т7 | GPIO27 |
| Т8 | 32K_XN |
| Т9 | 32K_XP |

4.1.6 Coprocesador de consumo ultrabaja

El procesador ULP y la memoria RTC permanecen encendidos durante el modo de suspensión profunda. Por lo tanto, el desarrollador puede Almacenar un programa para el procesador ULP en la memoria lenta RTC para acceder a los dispositivos periféricos, temporizadores internos y sensores internos durante el modo de suspensión profunda. Esto es útil para diseñar aplicaciones donde la CPU necesita... ser despertado por un evento externo, o un temporizador, o una combinación de los dos, mientras se mantiene un consumo mínimo de energía consumo.

4.1.7 Interfaz MAC Ethernet

Se proporciona un controlador de acceso a medios (MAC) compatible con IEEE-802.3-2008 para comunicaciones LAN Ethernet. ESP32 requiere un dispositivo de interfaz física externa (PHY) para conectarse al bus LAN físico (par trenzado, fibra, etc.). El PHY se conecta al ESP32 mediante 17 señales de MII o nueve señales de RMII. Las siguientes características son: compatible con la interfaz Ethernet MAC (EMAC):

- Velocidades de 10 Mbps y 100 Mbps
- · Controlador DMA dedicado que permite transferencia de alta velocidad entre la SRAM dedicada y la MAC Ethernet

- Trama MAC etiquetada (soporte VLAN)
- Operación half-duplex (CSMA/CD) y full-duplex
- · Subcapa de control MAC (tramas de control)
- Generación y eliminación de CRC de 32 bits
- · Varios modos de filtrado de direcciones para direcciones físicas y de multidifusión (direcciones de multidifusión y de grupo)
- Código de estado de 32 bits para cada trama transmitida o recibida
- FIFO internos para almacenar en búfer las tramas de transmisión y recepción. Tanto el FIFO de transmisión como el de recepción son de 512 bits. palabras (32 bits)
- Hardware PTP (Protocolo de tiempo de precisión) de acuerdo con IEEE 1588 2008 (PTP V2)
- Salida de reloj de 25 MHz/50 MHz

4.1.8 Controlador de host SD/SDIO/MMC

Hay un controlador de host SD/SDIO/MMC disponible en ESP32, que admite las siguientes funciones:

- Memoria digital segura (memoria SD versión 3.0 y versión 3.01)
- E/S digital segura (SDIO versión 3.0)
- Arquitectura de transporte avanzada de electrónica de consumo (CE-ATA versión 1.1)
- Tarjetas multimedia (MMC versión 4.41, eMMC versión 4.5 y versión 4.51)

El controlador permite una salida de reloj de hasta 80 MHz en tres modos de bus de datos diferentes: 1 bit, 4 bits y 8 bits. Admite dos tarjetas SD/SDIO/MMC4.41 en un modo de bus de datos de 4 bits. También admite una tarjeta SD que funciona a...
1,8 V.

4.1.9 Controlador esclavo SDIO/SPI

El ESP32 integra una interfaz de dispositivo SD que cumple con la especificación de tarjeta SDIO versión 2.0, estándar de la industria, y permite que un controlador host acceda al SoC mediante la interfaz y el protocolo del bus SDIO. El ESP32 actúa como esclavo en el bus SDIO. El host puede acceder directamente a los registros de la interfaz SDIO y a la memoria compartida mediante un motor DMA, maximizando así el rendimiento sin comprometer los núcleos del procesador.

El controlador esclavo SDIO/SPI admite las siguientes funciones:

- Modos de transferencia SPI, SDIO de 1 bit y SDIO de 4 bits en todo el rango de reloj de 0 a 50 MHz
- Muestreo configurable y borde de reloj de conducción
- Registros especiales para acceso directo por host
- Interrumpe al host para iniciar la transferencia de datos
- Carga automática de datos de bus SDIO y descarte automático de datos de relleno
- Tamaño de bloque de hasta 512 bytes
- Vectores de interrupción entre el host y el esclavo, permitiendo que ambos se interrumpan entre sí
- Admite DMA para transferencia de datos

4.1.10 Transmisor receptor asíncrono universal (UART)

El ESP32 cuenta con tres interfaces UART: UART0, UART1 y UART2, que proporcionan comunicación asíncrona (RS232 y RS485) y compatibilidad con IrDA, con velocidades de hasta 5 Mbps. UART gestiona por hardware las señales CTS y RTS, así como el control de flujo por software (XON y XOFF). El controlador DMA o la CPU pueden acceder a todas las interfaces.

4.1.11 Interfaz I²C

ESP32 tiene dos interfaces de bus l²C que pueden servir como maestro o esclavo l²C, según la configuración del usuario.

Las interfaces I2C admiten:

- Modo estándar (100 Kbit/s)
- Modo rápido (400 Kbit/s)
- Hasta 5 MHz, aunque limitado por la fuerza de pull-up de SDA
- Modo de direccionamiento de 7 bits/10 bits
- · Modo de direccionamiento dual

Los usuarios pueden programar registros de comando para controlar las interfaces I2C, de modo que tengan más flexibilidad.

4.1.12 Interfaz I2S

El ESP32 dispone de dos interfaces l²S estándar. Pueden operar en modo maestro o esclavo, en modos de comunicación full-duplex y half-duplex, y pueden configurarse para operar con una resolución de 8/16/32/48/64 bits como canales de entrada o salida. Admite una frecuencia de reloj BCK de 10 kHz a 40 MHz. Cuando una o ambas interfaces l²S se configuran en modo maestro, el reloj maestro puede enviarse al externo.

DAC/CÓDEC.

Ambas interfaces I²S cuentan con controladores DMA dedicados. Son compatibles con las interfaces PDM y BT PCM.

4.1.13 Control remoto por infrarrojos

El control remoto infrarrojo admite ocho canales de transmisión y recepción remota por infrarrojos. Al programar la forma de onda del pulso, es compatible con varios protocolos infrarrojos. Los ocho canales comparten un bloque de memoria de 512 x 32 bits para almacenar la forma de onda de transmisión o recepción.

4.1.14 Contador de pulsos

El contador de pulsos captura pulsos y cuenta sus flancos mediante siete modos. Cuenta con ocho canales, cada uno de los cuales captura cuatro señales simultáneamente. Las cuatro señales de entrada incluyen dos señales de pulso y dos señales de control.

Cuando el contador alcanza un umbral definido, se genera una interrupción.

4.1.15 Modulación por ancho de pulso (PWM)

El controlador de Modulación por Ancho de Pulso (PWM) se puede utilizar para controlar motores digitales y luces inteligentes. El controlador consta de temporizadores PWM, el operador PWM y un submódulo de captura dedicado. Cada temporizador proporciona temporización de forma síncrona o independiente, y cada operador PWM genera una forma de onda para un canal PWM. El submódulo de captura dedicado puede capturar con precisión eventos con temporización externa.

4.1.16 LED PWM

El controlador LED PWM puede generar 16 canales independientes de formas de onda digitales con períodos configurables y deberes.

Los 16 canales de formas de onda digitales operan con un reloj APB de 80 MHz. Ocho de estos canales tienen la opción de usar el reloj oscilador de 8 MHz. Cada canal puede seleccionar un temporizador de 20 bits con un rango de conteo configurable, mientras que su precisión de trabajo puede alcanzar hasta 16 bits en un período de 1 ms.

El software puede modificar el trabajo inmediatamente. Además, cada canal admite automáticamente el aumento o la disminución gradual del trabajo, lo cual resulta útil para el generador de gradientes de color RGB LED.

4.1.17 Interfaz periférica en serie (SPI)

El ESP32 cuenta con tres SPI (SPI, HSPI y VSPI) en modo esclavo y maestro, en modos de comunicación full-duplex de 1 línea y half-duplex de 1, 2 y 4 líneas. Estos SPI también admiten las siguientes funciones SPI de propósito general:

- Cuatro modos de formato de transferencia SPI, que dependen de la polaridad (CPOL) y la fase (CPHA) del SPI reloj
- Hasta 80 MHz (La velocidad real que puede alcanzar depende de los pads seleccionados, el trazado de PCB, las características periféricas) características, etc.)
- FIFO de hasta 64 bytes

Todos los SPI también pueden conectarse a la memoria flash/SRAM externa y a la pantalla LCD. Cada SPI puede ser atendido por controladores DMA.

4.1.18 Acelerador

El ESP32 está equipado con aceleradores de hardware para algoritmos generales, como AES (FIPS PUB 197), SHA (FIPS PUB 180-4), RSA y ECC, que admiten operaciones aritméticas independientes, como la multiplicación de enteros grandes y la multiplicación modular de enteros grandes. La longitud máxima de operación para RSA, ECC, multiplicación de enteros grandes y multiplicación modular de enteros grandes es de 4096 bits.

Los aceleradores de hardware mejoran considerablemente la velocidad de operación y reducen la complejidad del software. Además, admiten el cifrado de código y el descifrado dinámico, lo que garantiza que el código en la memoria flash no sea pirateado.

4.2 Configuraciones de pines periféricos

Tabla 10: Configuraciones de pines periféricos

| Interfaz | Señal | Alfiler | Función |
|---------------|--------------------------------------|---------------------------------------|----------------------------------|
| | ADC1_CH0 | SENSOR_VP | |
| | ADC1_CH1 | SENSOR_CAPP | |
| | ADC1_CH2 | SENSOR_CAPN | |
| | ADC1_CH3 | SENSOR_VN | |
| | ADC1_CH4 | 32K_XP | |
| | ADC1_CH5 | 32K_XN | |
| | ADC1_CH6 | VDET_1 | |
| | ADC1_CH7 | VDET_2 | |
| ADC | ADC2_CH0 | GPIO4 | Dos ADC SAR de 12 bits |
| | ADC2_CH1 | GPIO0 | |
| | ADC2_CH2 | GPIO2 | |
| | ADC2_CH3 | MTDO | |
| | ADC2_CH4 | MTCK | |
| | ADC2_CH5 | MTDI | |
| | ADC2_CH6 | Sistema de gestión de activos mondes. | |
| | ADC2_CH7 | GPIO27 | |
| | ADC2_CH8 | GPIO25 | |
| | ADC2_CH9 | GPIO26 | |
| DAC | DAC_1 | GPIO25 | Du BAO di Altin |
| | DAC_2 | GPIO26 | Dos DAC de 8 bits |
| | TOQUE0 | GPIO4 | |
| | TOQUE1 | GPIO0 | |
| | TOQUE2 | GPIO2 | |
| | TOQUE3 | MTDO | |
| Sensor táctil | TOQUE4 | MTCK | Sensores táctiles capacitivos |
| Correct tacti | TOQUE5 | MTDI | Sensores tactiles capacitivos |
| | TOQUE6 | Sistema de gestión de activos mindes. | |
| | TOQUE7 | GPIO27 | |
| | TOQUE8 | 32K_XN | |
| | TOQUE9 | 32K_XP | |
| | MTDI | MTDI | |
| ITAC | MTCK | MTCK | |
| JTAG | Sidena de pistido de activos activis | Sistema de gedon de autinos moletres | JTAG para depuración de software |
| | MTDO | MTDO | |

| Interfaz | Señal | Alfiler | Función | |
|------------------|------------------------|---|---|--|
| | HS2_CLK | Sistema de gestión de activos misules | | |
| | HS2_CMD | MTDO | | |
| Host SD/SDIO/MMC | HS2_DATOS0 | GPIO2 | Admits tarists de mamaria CD estándar V/2 04 | |
| Controlador | HS2_DATOS1 | GPIO4 | Admite tarjeta de memoria SD estándar V3.01 | |
| | HS2_DATOS2 | MTDI | | |
| | HS2_DATOS3 | МТСК | | |
| | PWM0_OUT0~2 | | Tres canales de temporizadores de 16 bits generan | |
| | PWM1_SALIDA_ENTRADA0~2 | | | |
| | PWM0_FLT_IN0~2 | | | |
| PWM del motor | PWM1_FLT_IN0~2 | Cualquier pin GPIO | Formas de onda PWM. Cada canal tiene un par de señales de salida, tres de detección de fallos | |
| | PWM0_CAP_IN0~2 | Cualquier pin GFIO | señales, tres señales de captura de eventos y | |
| | PWM1_CAP_IN0~2 | | tres señales de sincronización. | |
| | PWM0_SYNC_IN0~2 | | ues senales de sindivinzadon. | |
| | PWM1_SYNC_IN0~2 | | | |
| | SD_CLK | Sistema de gestión de autinos ministes | | |
| | SD_CMD | MTDO | Interfer SDIO que cumple con la | |
| Esclavo SDIO/SPI | SD_DATA0 | GPIO2 | Interfaz SDIO que cumple con la | |
| Controlador | SD_DATA1 | GPIO4 | Tarjeta SDIO 2.0 estándar de la industria | |
| | SD_DATA2 | MTDI | - especificación | |
| | SD_DATA3 | MTCK | | |
| | U0RXD_in | | Dos dispositivos UART con hardware control de flujo y DMA | |
| | U0CTS_in | | | |
| | U0DSR_en | | | |
| | Salida U0TXD | | | |
| | Salida U0RTS | | | |
| | Salida U0DTR | | | |
| UART | U1RXD_in | Cualquier pin GPIO | | |
| | U1CTS_en | | | |
| | Salida U1TXD | | | |
| | Salida U1RTS | | | |
| | U2RXD_in | | | |
| | U2CTS_en | | | |
| | Salida U2TXD | | | |
| | Salida U2RTS | | | |
| | I2CEXT0_SCL_in | | | |
| | I2CEXT0_SDA_in | | | |
| | I2CEXT1_SCL_in | 1 | re dispositivos I2C on medo osolovo o mosotro | |
| I ² C | I2CEXT1_SDA_in | Cualquier pin CDIC D | | |
| . • | Salida I2CEXT0_SCL | Cualquier pin GPIO Dos dispositivos I²C en modo esclavo o maestro | | |
| | Salida I2CEXT0_SDA | | | |
| | Salida I2CEXT1_SCL | | | |
| | Salida I2CEXT1_SDA | 1 | | |
| | | 1 | | |

| Interfaz | Señal | Alfiler | Función | | | |
|--------------------------------|-------------------------|--------------------|---|--|--|--|
| LED PWM | ledc_hs_sig_out0~7 | | 16 canales independientes a 80 MHz de reloj/RTC | | | |
| LED F VVIVI | ledc_ls_sig_out0~7 | Cualquier pin GPIO | CLK. Precisión de trabajo: 16 bits. | | | |
| | I2S0I_DATA_in0~15 | | | | | |
| | I2S0O_BCK_en | | | | | |
| | 12S0O_WS_in | | | | | |
| | I2S0I_BCK_en | | | | | |
| | 12S0I_WS_in | | | | | |
| | I2S0I_H_SYNC | | | | | |
| | I2S0I_V_SYNC | | | | | |
| | I2S0I_H_HABILITAR | | | | | |
| | Salida I2S0O_BCK | | | | | |
| | Salida I2S0O_WS | | | | | |
| | Salida I2S0I_BCK | | | | | |
| | Salida I2S0I_WS | | Entrada y salida estéreo desde/hacia el códec de audio; | | | |
| 128 | I2S0O_DATOS_salida0~23 | Cualquier pin GPIO | salida de datos LCD paralela; entrada de datos de cámara | | | |
| | I2S1I_DATA_in0~15 | | paralela | | | |
| | I2S1O_BCK_en | | | | | |
| | 12S1O_WS_in | | | | | |
| | I2S1I_BCK_en | | | | | |
| | 12S1I_WS_in | | | | | |
| | I2S1I_H_SYNC | | | | | |
| | I2S1I_V_SYNC | | | | | |
| | I2S1I_H_HABILITAR | | | | | |
| | Salida I2S1O_BCK | | | | | |
| | Salida I2S1O_WS | | | | | |
| | Salida I2S1I_BCK | | | | | |
| | Salida I2S1I_WS | - | | | | |
| | I2S1O_DATOS_salida0~23 | | | | | |
| Control remoto por infrarrojos | RMT_SIG_IN0~7 | | Ocho canales para un transmisor y receptor de infrarrojos | | | |
| Controlador | Salida RMT_SIG_0~7 | Cualquier pin GPIO | de diversas formas de onda | | | |
| | HSPIQ_entrada/salida | | | | | |
| | HSPID_entrada/salida | | El SPI estándar consta de reloj, selección | | | |
| | HSPICLK_entrada/salida | | de chip, MOSI y MISO. Estos SPI se pueden conectar a | | | |
| | HSPI_CS0_entrada/salida | | LCD y otros dispositivos. | | | |
| | Salida HSPI_CS1 | | Dispositivos externos. Admiten las siguientes | | | |
| Propósito general | Salida HSPI_CS2 | Cualquias ais CBIC | funciones: • Modo maestro | | | |
| SPI | Entrada/salida VSPIQ | Cualquier pin GPIO | y esclavo; • Cuatro submodos de transferencia SPI. | | | |
| | VSPID_entrada/salida | | Formato; | | | |
| | VSPICLK_entrada/salida | | Frecuencia SPI configurable; • Hasta 64 | | | |
| | VSPI_CS0_entrada/salida | | bytes de FIFO y DMA. | | | |
| | Salida VSPI_CS1 | - | 5,00 00 5 , 5,00 | | | |
| | Salida VSPI_CS2 | 1 | | | | |

| Interfaz | Señal | Alfiler | Función |
|---------------|------------------------------------|---|-------------------------------------|
| | SPIHD | DATOS SD_2 | |
| | SPIWP | SD_DATOS_3 | 1 |
| | SPICS0 | SD_CMD | 1 |
| | SPICKL | SD_CLK | |
| | SPIQ | SD_DATOS_0 | |
| | Identificador de llamas | DATOS SD_1 | |
| | HSPICLK | Sistema de gredión de activos vicieles. | |
| | HSPICS0 | MTDO | Admite SPI estándar, SPI dual y |
| QSPI paralelo | HSPIQ | MTDI | Quad SPI que se puede conectar a la |
| | Identificacior de alto rendimiento | мтск | memoria flash externa y SRAM |
| | HSPIHD | GPIO4 | |
| | HSPIWP | GPIO2 | |
| | VSPICLK | GPIO18 | |
| | VSPICS0 | GPIO5 | |
| | VSPIQ | GPIO19 | |
| | VSPID | GPIO23 | |
| | VSPIHD | GPIO21 | |
| | VSPIWP | GPIO22 | |
| | EMAC_TX_CLK | GPIO0 | |
| | EMAC_RX_CLK | GPIO5 | |
| | EMAC_TX_ES | GPIO21 | |
| | EMAC_TXD0 | GPIO19 | |
| | EMAC_TXD1 | GPIO22 | |
| | EMAC_TXD2 | Sistema de gratión de Astron minima | |
| | EMAC_TXD3 | MTDI | |
| | EMAC_RX_ER | MTCK | |
| | EMAC_RX_DV | GPIO27 | |
| FMAC | EMAC_RXD0 | GPIO25 | MAC Ethornet con interfer MIL/DAIII |
| EMAC | EMAC_RXD1 | GPIO26 | MAC Ethernet con interfaz MII/RMII |
| | EMAC_RXD2 | U0TXD | |
| | EMAC_RXD3 | MTDO | |
| | EMAC_CLK_OUT | GPIO16 | |
| | EMAC_CLK_OUT_180 GPIO1 | 7 | |
| | EMAC_TX_ER | GPIO4 | |
| | Salida EMAC_MDC | Cualquier pin GPIO | |
| | Entrada MDI EMAC | Cualquier pin GPIO | |
| | Salida EMAC_MDO | Cualquier pin GPIO | |
| | Salida EMAC_CRS | Cualquier pin GPIO | |
| | Salida EMAC_COL | Cualquier pin GPIO | |

| Interfaz | Señal | Alfiler | Función |
|--------------------|-------------------|--------------------|--|
| | pcnt_sig_ch0_in0 | | |
| | pcnt_sig_ch1_in0 | | |
| | pcnt_ctrl_ch0_in0 | | |
| | pcnt_ctrl_ch1_in0 | | |
| | pcnt_sig_ch0_in1 | | |
| | pcnt_sig_ch1_in1 | | |
| | pcnt_ctrl_ch0_in1 | | |
| | pcnt_ctrl_ch1_in1 | | |
| | pcnt_sig_ch0_in2 | | |
| | pcnt_sig_ch1_in2 | | |
| | pcnt_ctrl_ch0_in2 | | |
| | pcnt_ctrl_ch1_in2 | | |
| | pcnt_sig_ch0_in3 | | |
| | pcnt_sig_ch1_in3 | | |
| | pcnt_ctrl_ch0_in3 | | El contador de pulsos, que funciona en siete modos |
| Contador de pulsos | pcnt_ctrl_ch1_in3 | Cualquier pin GPIO | diferentes, captura el pulso y cuenta los bordes del |
| | pcnt_sig_ch0_in4 | | pulso. |
| | pcnt_sig_ch1_in4 | | |
| | pcnt_ctrl_ch0_in4 | | |
| | pcnt_ctrl_ch1_in4 | | |
| | pcnt_sig_ch0_in5 | | |
| | pcnt_sig_ch1_in5 | | |
| | pcnt_ctrl_ch0_in5 | | |
| | pcnt_ctrl_ch1_in5 | | |
| | pcnt_sig_ch0_in6 | | |
| | pcnt_sig_ch1_in6 | | |
| | pcnt_ctrl_ch0_in6 | | |
| | pcnt_ctrl_ch1_in6 | | |
| | pcnt_sig_ch0_in7 | | |
| | pcnt_sig_ch1_in7 | | |
| | pcnt_ctrl_ch0_in7 | | |
| | pcnt_ctrl_ch1_in7 | | |

5. Características eléctricas

5.1 Calificaciones máximas absolutas

Las tensiones que superen los valores máximos absolutos que se indican en la tabla a continuación pueden causar daños permanentes al dispositivo. Estas son solo clasificaciones de estrés y no se refieren al funcionamiento del dispositivo que debe seguir.

las condiciones de funcionamiento recomendadas.

Tabla 11: Calificaciones máximas absolutas

| Símbolo | Parámetro | Mínimo | Máximo | Unidad |
|---------------------------|---|--------|----------|--------|
| VDDA, VDD3P3, VDD3P3_RTC, | Voltaje aplicado a los pines de la fuente de alimentación por | -0.3 | 3.6 | V |
| VDD3P3_CPU, VDD_SDIO | dominio de potencia | -0.3 | 3.0 | V |
| Salida * | Corriente de salida de E/S acumulada | - | 1.200 mA | |
| Tienda T | Temperatura de almacenamiento | -40 | 150 | °C |

^{*} El chip funcionó correctamente después de una prueba de 24 horas a temperatura ambiente a 25 °C y las E/S en tres dominios (VDD3P3_RTC, (VDD3P3_CPU, VDD_SDIO) salida de nivel lógico alto a tierra.

5.2 Condiciones de funcionamiento recomendadas

Tabla 12: Condiciones de funcionamiento recomendadas

| Símbolo | Parámetro | Mínimo | Máximo típ | ico | Unidad |
|-------------------------------|---|--------|------------|-------|--------|
| VDDA, VDD3P3_RTC | Voltaje aplicado a los pines de la fuente de alimentación por | 2.3 | 3.3 | 3,6 V | |
| VDD3P3, VDD_SDIO (modo 3,3 V) | dominio de potencia | | | | |
| VDD3P3_CPU | Voltaje aplicado al pin de fuente de alimentación | 1.8 | 3.3 | 3,6 V | |
| IV DD | Corriente suministrada por fuente de alimentación externa (|),5 | - | - | Α |
| Т3 | Temperatura de funcionamiento | -40 | - | 125 | °C |

^{1.} Al escribir eFuse, VDD3P3_RTC debe ser al menos 3,3 V.

- VDD_SDIO funciona como fuente de alimentación para la E/S relacionada y también para un dispositivo externo. Consulte el Apéndice. IO_MUX de esta hoja de datos para obtener más detalles.
 - VDD_SDIO puede obtenerse internamente mediante el ESP32 desde el dominio de energía VDD3P3_RTC:
 - Cuando VDD_SDIO opera a 3,3 V, es impulsado directamente por VDD3P3_RTC a través de una resistencia de 6 Ω, por lo tanto,
 Habrá alguna caída de voltaje desde VDD3P3_RTC.
 - Cuando VDD_SDIO opera a 1,8 V, se puede generar desde el LDO interno del ESP32. La corriente máxima de este...
 El LDO puede ofrecer 40 mA y el rango de voltaje de salida es de 1,65 V ~ 2,0 V.
 - VDD_SDIO también puede ser controlado por una fuente de alimentación externa.
 - Consulte Esquema de energía, sección 2.3, para obtener más información.
- 3. La temperatura de funcionamiento del ESP32-D2WD oscila entre –40 °C y 105 °C, gracias a la memoria flash integrada.

 Los chips de esta serie no tienen memoria flash incrustada, por lo que su rango de temperaturas de funcionamiento es de –40 °C ~ 125 °C.

5.3 Características de CC (3,3 V, 25 °C)

Tabla 13: Características de CC (3,3 V, 25 °C)

| Símbolo | Pará | ámetro | Mínimo | Tipo N | láx. | Unidad |
|---------------------|--|------------------------------------|-------------|--------|-------------|----------|
| CIN | Capacitancia del pin | | - | 2 | - | pF |
| VIH | Voltaje de entrada de alto nivel | | 0,75×VDD1 - | | VDD1+0,3 V | |
| VIL | Voltaje de entrada de bajo | | -0.3 | - | 0,25×VDD1 V | |
| IIH | nivel Corriente de entrada de | | - | - | 50 | n/A |
| IIL | alto nivel Corriente de entrada | | - | - | 50 | n/A |
| VOH | de bajo nivel Voltaje de salida de | | 0,8×VDD1 - | | - | V |
| VOL | alto nivel Voltaje de salida de | | - | - | 0,1×VDD1 V | |
| | Corriente de fuente de alto nivæljo nivel V | DD3P3_CPU dominio de potencia 1, 2 | - | 40 - | | mamá |
| IOH | (VDD1 = 3,3 V, VOH >= 2,64 V, dominio | e potencia VDD3P3_RTC 1, 2 | - | 40 - | | mamá |
| | Fuerza de accionamiento de salida establecida en | D | _ | 20 - | | mamá |
| | máximo) | Dominio de potencia VDD_SDIO 1, 3 | | 20 - | | Illallia |
| | Corriente de sumidero de bajo nivel | | | | | |
| LIO | (VDD1 = 3,3 V, VOL = 0,495 V, | | - | 28 - | | mamá |
| | (La fuerza de la unidad de salida está estable | ecida al máximo) | | | | |
| RP U | Resistencia pull-up | | - | 45 - | | kΩ |
| Policia de Róterdam | Resistencia pull-down | | - | 45 - | | kΩ |
| VIL_nRST V | oltaje de entrada de bajo nivel de CHIP_PU pa | ara apagar el chip | - | - | 0.6 | V |

Notas:

- 1. Consulte la Tabla IO_MUX para conocer el dominio de potencia de E/S. VDD es el voltaje de E/S para un dominio de potencia específico de pines.
- 2. Para el dominio de potencia VDD3P3_CPU y VDD3P3_RTC, la corriente por pin proveniente del mismo dominio se reduce gradualmente. de alrededor de 40 mA a alrededor de 29 mA, VOH>=2,64 V, a medida que aumenta el número de pines de fuente de corriente.
- 3. Para el dominio de potencia VDD_SDIO, la corriente por pin proveniente del mismo dominio se reduce gradualmente de alrededor de 30 mA a alrededor de 10 mA, VOH>=2,64 V, a medida que aumenta el número de pines de fuente de corriente.

5.4 Calificaciones de confiabilidad

Tabla 14: Calificaciones de confiabilidad

| Pruebas de confiabilidad | Normas | Condiciones de prueba | Resultado |
|--|-------------------------------------|--|-----------|
| Sensibilidad a la descarga electroestática (ESD), Modo de dispositivo de carga (CDM) | JEDEC EIA/JESD22-C101 | ±500 V, todos los pines | Aprobar |
| Sensibilidad a la descarga electroestática (ESD), Modo Cuerpo Humano (HBM) | JEDEC EIA/JESD22-A114 | ±1500 V, todos los pines | Aprobar |
| Prueba de sobrecorriente (Latch-up) | ESTÁNDAR JEDEC N.º 78 | ±50 mA ~ ±200 mA, temperatura ambiente temperatura, prueba de IO | Aprobar |
| Prueba de sobretensión (Latch-up) | ESTÁNDAR JEDEC N.º 78 | 1,5 × Vmax, temperatura ambiente, prueba de Vsupply | Aprobar |
| Nivel de sensibilidad a la humedad (MSL) | J-STD-020, Nivel de Margen Máximo 3 | 30 °C, 60 % HR, 192 horas, IR × 3 a 260 °C | Aprobar |

- 1. El documento JEP157 de JEDEC establece que el CDM de 250 V permite una fabricación segura con un proceso de control ESD estándar.
- 2. El documento JEP155 de JEDEC establece que 500 V HBM permite una fabricación segura con un proceso de control ESD estándar.

5.5 Especificaciones de consumo de energía de RF

Las mediciones de consumo de energía se toman con una fuente de alimentación de 3,3 V a 25 °C de temperatura ambiente en el RF puerto. Todas las mediciones de los transmisores se basan en un ciclo de trabajo del 50%.

Tabla 15: Especificaciones de consumo de energía de RF

| Modo | Mínimo | Típico | Máximo | Unidad |
|--|--------|----------|--------|--------|
| Transmisión 802.11b, DSSS 1 Mbps, POUT = +19,5 dBm Transmisión | - | 240 | - | mamá |
| 802.11b, OFDM 54 Mbps, POUT = +16 dBm Transmisión 802.11g, | - | 190 | - | mamá |
| OFDM MCS7, POUT = +14 dBm Recepción 802.11b/g/n | - | 180 | - | mamá |
| | - | 95 ~ 100 | - | mamá |
| Transmitir BT/BLE, POUT = 0 dBm | - | 130 | - | mamá |
| Recibir BT/BLE | - | 95 ~ 100 | - | mamá |

5.6 Radio Wi-Fi

Tabla 16: Características de la radio Wi-Fi

| Descripción | Mínimo | Típico | Máximo | Unidad |
|---|------------------------|------------|--------|------------|
| Frecuencia de entrada | 2412 | - | 2484 | megahercio |
| Impedancia de salida* | - | * | - | Ω |
| | Potencia de transmisió | in | | |
| Potencia de salida de PA para 72,2 Mbps | 13 | 14 | 15 | dBm |
| Potencia de salida de PA para modo 11b | 19.5 | 20 | 20.5 | dBm |
| | Sensibilidad | l . | | |
| DSSS, 1 Mbps | - | -98 | - | dBm |
| CCK, 11 Mbps | - | -91 | - | dBm |
| OFDM, 6 Mbps | - | -93 | - | dBm |
| OFDM, 54 Mbps | - | -75 | - | dBm |
| HT20, MCS0 | - | -93 | - | dBm |
| HT20, MCS7 | - | -73 | - | dBm |
| HT40, MCS0 | - | -90 | - | dBm |
| HT40, MCS7 | - | -70 | - | dBm |
| MCS32 | - | -89 | - | dBm |
| | Rechazo de canal adya | acente | | |
| OFDM, 6 Mbps | - | 37 | - | dB |
| OFDM, 54 Mbps | - | 21 | - | dB |
| HT20, MCS0 | - | 37 | - | dB |
| HT20, MCS7 | - | 20 | - | dB |

^{*}El valor típico de la impedancia de salida de radio Wi-Fi del ESP32 varía según el chip con encapsulado QFN. Para chips ESP32 Con un encapsulado QFN 6x6 (ESP32-D0WDQ6), el valor es 30+j10 Ω . Para chips ESP32 con un encapsulado QFN 5x5 (ESP32-D0WD, ESP32-D2WD, ESP32-S0WD), el valor es 35+j10 Ω .

5.7 Radio Bluetooth

5.7.1 Receptor - Velocidad de datos básica

Tabla 17: Características del receptor – Velocidad de datos básica

| Parámetro | Condiciones | Mínimo | Típico | Unidad | máxima |
|---------------------------------------|-------------------------|--------|--------|--------|--------|
| Sensibilidad @0,1 % BER | - | - | -94 | - | dBm |
| Señal máxima recibida @0,1 % BER - | | 0 | - | - | dBm |
| C/I co-canal | - | - | +7 | - | dB |
| Selectividad de canal adyacente C/I | F = F0 + 1 MHz | - | - | -6 | dB |
| | F = F0 – 1 MHz | - | - | -6 | dB |
| | F = F0 + 2 MHz | - | - | -25 | dB |
| | F = F0 – 2 MHz | - | - | -33 | dB |
| | F = F0 + 3 MHz | - | - | -25 | dB |
| | F = F0 – 3 MHz | - | - | -45 | dB |
| | 30 MHz ~ 2000 MHz | -10 | - | - | dBm |
| | 2000 MHz ~ 2400 MHz –27 | | - | - | dBm |
| Rendimiento de bloqueo fuera de banda | 2500 MHz ~ 3000 MHz –27 | | - | - | dBm |
| | 3000 MHz ~ 12,5 GHz | -10 | - | - | dBm |
| Intermodulación | - | -36 | - | - | dBm |

5.7.2 Transmisor – Velocidad de datos básica

Tabla 18: Características del transmisor – Velocidad de datos básica

| Parámetro | Condiciones | Mínimo t | ípico | Unidad r | náxima |
|---|------------------|----------|-------------|----------|------------|
| Potencia de transmisión de RF | - | - | 0 | - | dBm |
| Paso de control de ganancia | - | - | 3 | - | dBm |
| Rango de control de potencia de RF | - | -12 - | | +9 dBm | |
| +20 dB de ancho de banda | - | - | 0.9 | - | megahercio |
| | F = F0 ± 2 MHz | - | –47 | - | dBm |
| Potencia de transmisión del canal adyacente | F = F0 ± 3 MHz | - | - 55 | - | dBm |
| | F = F0 ± > 3 MHz | - | -60 | - | dBm |
| Δ f1promedio | - | - | - | 155 kHz | |
| Δ f 2 máx Δ | - | 133.7 - | | - | kHz |
| f2promedio/∆ f1promedio | - | - | 0,92 | - | - |
| ICFT | - | - | - 7 | - | kHz |
| Tasa de deriva | - | - | 0.7 | - | kHz/50 μs |
| Deriva (DH1) | - | - | 6 | - | kHz |
| Deriva (DH5) | - | - | 6 | - | kHz |

5.7.3 Receptor: velocidad de datos mejorada

Tabla 19: Características del receptor – Velocidad de datos mejorada

| Parámetro | Condiciones | Mínimo | Típico | Unidad | d máxima |
|--|----------------|--------|------------|--------|----------|
| | π/4 DQPSK | 10 | /0 | · | 20 |
| Sensibilidad a 0,01 % BER | - | - | -90 | - | dBm |
| Señal máxima recibida a 0,01 % BER C/I cocanal | - | - | 0 | - | dBm |
| | - | - | 11 | - | dB |
| | F = F0 + 1 MHz | - | -7 | - | dB |
| | F = F0 – 1 MHz | - | -7 | - | dB |
| Selectividad de canal adyacente C/I | F = F0 + 2 MHz | - | -25 | - | dB |
| | F = F0 – 2 MHz | - | -35 | - | dB |
| | F = F0 + 3 MHz | - | -25 | - | dB |
| | F = F0 – 3 MHz | - | -45 | - | dB |
| | 8DPSK | | | ** | |
| Sensibilidad @0,01 % BER | - | - | -84 | - | dBm |
| Señal máxima recibida @0,01 % BER | - | - | - 5 | - | dBm |
| Canal C/I | - | - | 18 | - | dB |
| | F = F0 + 1 MHz | - | 2 | - | dB |
| | F = F0 – 1 MHz | - | 2 | - | dB |
| | F = F0 + 2 MHz | - | -25 | - | dB |
| Selectividad de canal adyacente C/I | F = F0 – 2 MHz | - | -25 | - | dB |
| | F = F0 + 3 MHz | - | -25 | - | dB |
| | F = F0 – 3 MHz | - | -38 | - | dB |

5.7.4 Transmisor: velocidad de datos mejorada

Tabla 20: Características del transmisor – Velocidad de datos mejorada

| Parámetro | Condiciones | Mínimo | Típico | Unidad n | náxima |
|------------------------------------|----------------|--------|------------|----------|--------|
| Potencia de transmisión de RF | - | - | 0 | - | dBm |
| Paso de control de ganancia | - | - | 3 | - | dBm |
| Rango de control de potencia de RF | - | -12 | - | +9 | dBm |
| π/4 DQPSK máx. w0 | - | - | -0,72 - | | kHz |
| π/4 DQPSK wi máx. | - | - | – 6 | - | kHz |
| π/4 DQPSK máx. wi + w0 | - | - | -7.42 - | | kHz |
| 8DPSK máximo w0 | - | - | 0.7 | - | kHz |
| 8DPSK máx. wi-fi | - | - | -9.6 | - | kHz |
| 8DPSK máx. wi + w0 | - | - | -10 | - | kHz |
| | RMS DEVM | - | 4.28 | - | % |
| Precisión de modulación DQPSK π/4 | 99% DEVM | - | 100 | - | % |
| | DEVM pico | - | 13.3 | - | % |
| | RMS DEVM | - | 5.8 | - | % |
| Precisión de modulación 8 DPSK | 99% DEVM | - | 100 | - | % |
| | DEVM pico | - | 14 | - | % |
| Emisiones espurias en banda | F = F0 ± 1 MHz | - | –46 | - | dBm |

| Parámetro | Condiciones | Mínimo | Típico | Unidad m | áxima |
|--------------------------------------|----------------------|--------|--------|----------|-------|
| | F = F0 ± 2 MHz | - | -40 | - | dBm |
| | F = F0 ± 3 MHz | - | -46 | - | dBm |
| | F = F0 +/- > 3 MHz - | | - | –53 dBm | |
| Codificación de fase diferencial EDR | - | - | 100 | - | % |

5.8 Radio Bluetooth LE

5.8.1 Receptor

Tabla 21: Características del receptor – BLE

| Parámetro | Condiciones | Mínimo | Tipo | Unidad | máxima |
|---|-------------------------|--------|------------|--------|--------|
| Sensibilidad al 30,8 % PER | - | - | -97 | - | dBm |
| Señal máxima recibida al 30,8 % PER C/I cocanal | - | 0 | - | - | dBm |
| | - | - | +10 | - | dB |
| | F = F0 + 1 MHz | - | - 5 | - | dB |
| | F = F0 – 1 MHz | - | - 5 | - | dB |
| | F = F0 + 2 MHz | - | -25 | - | dB |
| Selectividad de canal adyacente C/I | F = F0 – 2 MHz | - | -35 | - | dB |
| | F = F0 + 3 MHz | - | -25 | - | dB |
| | F = F0 – 3 MHz | - | -45 | - | dB |
| | 30 MHz ~ 2000 MHz –10 | | - | - | dBm |
| | 2000 MHz ~ 2400 MHz –27 | | - | - | dBm |
| Rendimiento de bloqueo fuera de banda | 2500 MHz ~ 3000 MHz –27 | | - | - | dBm |
| | 3000 MHz ~ 12,5 GHz –10 | | - | - | dBm |
| Intermodulación | - | -36 | - | - | dBm |

5.8.2 Transmisor

Tabla 22: Características del transmisor – BLE

| Parámetro | Condiciones | Mínimo | Típico | Unidad m | áxima |
|---|--------------------|--------|--------|----------|-----------|
| Potencia de transmisión de RF | - | - | 0 | - | dBm |
| Paso de control de ganancia | - | - | 3 | - | dBm |
| Rango de control de potencia de RF | - | -12 | - | +9 | dBm |
| | F = F0 ± 2 MHz | - | -52 | - | dBm |
| Potencia de transmisión del canal adyacente | F = F0 ± 3 MHz | - | -58 | - | dBm |
| | F = F0 ± > 3 MHz - | | -60 | - | dBm |
| Δ f1promedio | - | - | - | 265 | kHz |
| Δ f2máx Δ | - | 247 | - | - | kHz |
| f2promedio/∆ f1promedio | - | - | -0,92 | - | - |
| ICFT | - | - | -10 | - | kHz |
| Tasa de deriva | - | - | 0.7 | - | kHz/50 μs |
| Deriva | - | - | 2 | - | kHz |

6. Información del paquete




Figura 8: Paquete QFN48 (6x6 mm)




Figura 9: Paquete QFN48 (5x5 mm)

Nota:

Los pines del chip están numerados en sentido antihorario desde el pin 1 en la vista superior.

7. Número de pieza e información de pedido




Figura 10: Número de pieza del ESP32


La siguiente tabla proporciona la información de pedido de la serie de chips ESP32.

Tabla 23: Información de pedido del ESP32

| Código de pedido | Centro | Flash incorporado | Conexión | Paquete |
|--------------------|--------------------|------------------------------------|---|---------|
| ESP32-D0WDQ6 Doble | núcleo Sin flash i | ntegrado | Wi-Fi b/g/n + BT/BLE Modo dual QFN 6*6 | |
| ESP32-D0WD | Doble núcleo Si | n flash incorporado | Wi-Fi b/g/n + BT/BLE Modo dual QFN 5*5 | |
| ESP32-D2WD | Doble núcleo | memoria flash integrada de 16 Mbit | NAV. E. b./-/- + DT/DLE Made duel OEN 5*5 | |
| LOI 32-D2VVD | Doble Hucieo | (40 MHz) | Wi-Fi b/g/n + BT/BLE Modo dual QFN 5*5 | |
| ESP32-S0WD | Núcleo único Sir | n flash integrado | Wi-Fi b/g/n + BT/BLE Modo dual QFN 5*5 | |

8. Recursos de aprendizaje

8.1 Documentos de lectura obligatoria



Guía de programación ESP-IDF

Contiene documentación extensa para ESP-IDF, que va desde quías de hardware hasta referencias de API.

Manual de referencia técnica del ESP32

El manual proporciona información detallada sobre cómo utilizar la memoria y los periféricos ESP32.

• Recursos de hardware ESP32

Los archivos zip incluyen esquemas, diseño de PCB, Gerber y lista de BOM.

• Pautas de diseño de hardware ESP32

Las pautas proporcionan prácticas de diseño recomendadas al desarrollar sistemas independientes o complementarios basados en la serie de productos ESP32, incluido el chip ESP32, los módulos ESP32 y el desarrollo. tableros.

Conjunto de instrucciones AT del ESP32 y ejemplos

Este documento presenta los comandos AT ESP32, explica cómo usarlos y proporciona ejemplos de varios comandos AT comunes.

Información para pedidos de productos Espressif

8.2 Recursos imprescindibles

Aquí encontrará los recursos imprescindibles relacionados con ESP32.

• ESP32 BBS

Esta es una comunidad de ingeniero a ingeniero (E2E) para ESP32, donde puedes publicar preguntas, compartir conocimientos, explorar ideas y resolver problemas junto con otros ingenieros.

• ESP32 GitHub

Los proyectos de desarrollo de ESP32 se distribuyen libremente bajo la licencia MIT de Espressif en GitHub. Este canal de comunicación se ha creado para ayudar a los desarrolladores a iniciarse en ESP32 y animarlos a compartir sus conocimientos sobre hardware y software relacionados con ESP32.

Herramientas ESP32

Esta es una página web donde los usuarios pueden descargar ESP32 Flash Download Tools y el archivo zip "ESP32 Certifi-"catión y prueba".

• ESP-IDF

Esta página web vincula a los usuarios con el marco de desarrollo de loT oficial para ESP32.

• Recursos ESP32

Esta página web proporciona enlaces a todos los documentos, SDK y herramientas ESP32 disponibles.

Apéndice A – Listas de pines del ESP32

A.1. Notas sobre las listas de pines del ESP32

Tabla 24: Notas sobre las listas de pines del ESP32

| No. | Descripción En |
|-----|--|
| 1 | la Tabla IO_MUX, los cuadros resaltados en amarillo indican los pines GPIO que son solo de entrada. |
| ' | Consulte la siguiente nota para obtener más detalles. |
| | Los pines GPIO 34-39 son solo de entrada. Estos pines no cuentan con un controlador de salida ni circuitos internos de pull- |
| 2 | up/pull-down. Los nombres de los pines son: SENSOR_VP (GPIO36), SENSOR_CAPP (GPIO37), SENSOR_CAPN (GPIO38), |
| | SENSOR_VN (GPIO39), VDET_1 (GPIO34), VDET_2 (GPIO35). |
| | Los pines se agrupan en cuatro dominios de alimentación: VDDA (fuente de alimentación analógica), VDD3P3_RTC (fuente de |
| | alimentación RTC), VDD3P3_CPU (fuente de alimentación de E/S digitales y núcleos de CPU) y VDD_SDIO (fuente de |
| 3 | alimentación de E/S SDIO). VDD_SDIO es la salida del SDIO-LDO interno. El voltaje del SDIO-LDO puede configurarse a 1,8 |
| | V o ser igual al de VDD3P3_RTC. El pin de conexión y los bits eFuse determinan el voltaje predeterminado del SDIO-LDO. El |
| | software puede modificar el voltaje del SDIO-LDO configurando los bits de registro. Para más detalles, consulte la columna |
| | "Dominio de alimentación" en la tabla IO_MUX. |
| | |
| | Los pines funcionales del dominio VDD3P3_RTC son aquellos con funciones analógicas, incluyendo el oscilador de cristal de |
| 4 | 32 kHz, el ADC, el DAC y el sensor táctil capacitivo. Consulte las columnas "Función analógica 1-3" en la tabla IO_MUX. |
| | |
| 5 | Estos pines VDD3P3_RTC admiten la función RTC y pueden funcionar durante el sueño profundo. Por ejemplo, se puede usar |
| | un RTC-GPIO para reactivar el chip del sueño profundo. |
| | Los pines GPIO admiten hasta seis funciones digitales, como se muestra en las columnas "Función 1 a 6" de la tabla IO_MUX. |
| | Los registros de selección de función se configurarán como "N-1", donde N es el número de función. |
| | A continuación se presentan algunas definiciones: |
| | • SD_* corresponde a las señales del esclavo SDIO. |
| | HS1_* corresponde a las señales del puerto 1 del host SDIO. |
| | HS2_* corresponde a las señales del puerto 2 del host SDIO. |
| 6 | MT* corresponde a las señales del JTAG. |
| | • U0* corresponde a las señales del módulo UART0. • |
| | U1* corresponde a las señales del módulo UART1. • U2* |
| | corresponde a las señales del módulo UART2. • SPI* |
| | corresponde a las señales del módulo SPI01. • HSPI* |
| | corresponde a las señales del módulo SPI2. • VSPI* |
| | corresponde a las señales del módulo SPI3. |
| | |

| No. | Descripción: |
|-----|--|
| | Cada columna sobre la "Función" digital va acompañada de una columna sobre el "Tipo". Consulte las siguientes |
| | explicaciones para conocer el significado de "tipo" en relación con cada "función" asociada. Para cada "Función- |
| | N", "tipo" significa: |
| | • I: solo entrada. Si se asigna una función distinta a "Función-N", la señal de entrada de |
| | "Función-N" sigue siendo de este pin. |
| | • I1: solo entrada. Si se asigna una función distinta a "Función-N" , la señal de entrada de "Función-N" |
| | siempre es "1". • I0: solo entrada. |
| | Si se asigna una función distinta a "Función-N" , la señal de entrada de "Función-N" siempre es "0". • O: solo |
| 7 | salida. • T: alta impedancia. • E/ |
| , | S/T: combinaciones |
| | de entrada, salida y alta |
| | impedancia según la señal de la función. |
| | nal. |
| | • I1/O/T: combinaciones de entrada, salida y alta impedancia, según la función |
| | Señal. Si no se selecciona una función, la señal de entrada de la función es "1". |
| | Por ejemplo, el pin 30 puede funcionar como HS1_CMD o SD_CMD, donde HS1_CMD es de tipo "I1/O/T". Si el |
| | pin 30 se selecciona como HS1_CMD, la entrada y la salida de este pin son controladas por el host SDIO. Si el |
| | pin 30 no se selecciona como HS1_CMD, la señal de entrada del host SDIO siempre es "1". |
| | Cada pin de salida digital está asociado a su intensidad de señal configurable. La columna "Intensidad de señal" |
| | de la tabla IO_MUX muestra los valores predeterminados. La intensidad de señal de los pines de salida digital |
| | se puede configurar con una de las siguientes cuatro opciones: |
| | • 0: ~5 mA |
| 8 | • 1: ~10 mA |
| | • 2: ~20 mA |
| | • 3: ~40 mA |
| | El valor predeterminado es 2. |
| | La fuerza de accionamiento del pull-up interno (wpu) y del pull-down (wpd) es de ~75 μA. |
| | La columna "Al reiniciar" de la tabla IO_MUX muestra el estado de cada pin durante el reinicio, incluyendo la habilitación |
| 9 | de entrada (ie=1), la activación interna (wpu) y la activación interna (wpd). Durante el reinicio, todos los pines tienen la |
| | salida deshabilitada. |
| | La columna "Después del reinicio" de la tabla IO_MUX muestra el estado de cada pin inmediatamente después del reinicio, |
| 10 | incluyendo la habilitación de entrada (ie=1), la función pull-up interna (wpu) y la función pull-down interna (wpd). Tras el |
| | reinicio, cada pin se configura en "Función 1". La habilitación de salida se controla mediante la función digital 1. |
| | La tabla Ethernet_MAC describe el mapeo de señales dentro de la MAC Ethernet. La MAC Ethernet admite |
| 11 | interfaces MII y RMII, así como el reloj PLL interno y la fuente de reloj externa. Para la interfaz MII, la MAC |
| '' | Ethernet se configura con o sin la señal TX_ERR. MDC, MDIO, CRS y COL son señales lentas y se pueden |
| | mapear a cualquier pin GPIO a través de |
| | Matriz GPIO. |
| | La tabla "Matriz GPIO" corresponde a la Matriz GPIO. Las señales de los módulos funcionales integrados pueden |
| 12 | asignarse a cualquier pin GPIO. Algunas señales pueden asignarse a un pin tanto por el IO-MUX como por la |
| '- | Matriz GPIO, como se muestra en la columna "Misma señal de entrada del núcleo IO_MUX" de la tabla "Matriz |
| | GPIO". |

| No. | Descripción |
|-----|---|
| | *En la tabla GPIO_Matrix, la columna "Valor predeterminado si no está asignado" registra el valor predeterminado de |
| 13 | La señal de entrada si no se le asigna ningún GPIO. El valor real se determina mediante el registro. |
| 10 | GPIO_FUNCm_IN_INV_SEL y GPIO_FUNCm_IN_SEL. (El valor de m varía de 1 a |
| | 255.) |

A.2. Matriz GPIO

Tabla 25: GPIO_Matrix

| Señal No. | Señales de entrada | Valor predeterminado no está asignado* | Misma entrada señal de si IO_MUX centro | Señales de salida | Habilitación de salida de señales de salida |
|--------------|--------------------|---|--|---------------------|--|
| 0 | SPICLK_en | 0 | Sí | SPICLK_fuera | SPICLK_oe |
| 1 | SPIQ_en | 0 | Sí | Salida SPIQ | SPIQ_oe |
| 2 | SPID_in | 0 | Sí | Salida SPID | SPID_oe |
| 3 | SPIHD_in | 0 | Sí | Salida SPIHD | SPIHD_oe |
| 4 | SPIWP_en | 0 | Sí | Salida SPIWP | SPIWP_oe |
| 5 | SPICS0_en | 0 | Sí | SPICS0_fuera | SPICS0_oe |
| 6 | SPICS1_en | 0 | No | SPICS1_fuera | SPICS1_oe |
| 7 | SPICS2_en | 0 | No | SPICS2_fuera | SPICS2_oe |
| 8 | HSPICLK_en | 0 | Sí | HSPICLK_fuera | HSPICLK_oe |
| 9 | HSPIQ_en | 0 | Sí | HSPIQ_out | HSPIQ_oe |
| 10 | HSPID_en | 0 | Sí | HSPID_salida | HSPID_oe |
| 11 | HSPICS0_en | 0 | Sí | HSPICS0_fuera | HSPICS0_oe |
| 12 | HSPIHD_in | 0 | Sí | Salida HSPIHD | HSPIHD_oe |
| 13 | HSPIWP_en | 0 | Sí | HSPIWP_salida | HSPIWP_oe |
| 14 | U0RXD_in | 0 | Sí | Salida U0TXD | 1'd1 |
| 15 | U0CTS_in | 0 | Sí | Salida U0RTS | 1'd1 |
| 16 | U0DSR_en | 0 | No | Salida U0DTR | 1'd1 |
| 17 | U1RXD_in | 0 | Sí | Salida U1TXD | 1'd1 |
| 18 | U1CTS_en | 0 | Sí | Salida U1RTS | 1'd1 |
| 23 | I2S0O_BCK_en | 0 | No | Salida I2S0O_BCK | 1'd1 |
| 24 | I2S1O_BCK_en | 0 | No | Salida I2S1O_BCK | 1'd1 |
| 25 | I2S0O_WS_in | 0 | No | Salida I2S0O_WS | 1'd1 |
| 26 | I2S10_WS_in | 0 | No | Salida I2S1O_WS | 1'd1 |
| 27 | I2S0I_BCK_en | 0 | No | Salida I2S0I_BCK | 1'd1 |
| 28 | I2S0I_WS_in | 0 | No | Salida I2S0I_WS | 1'd1 |
| 29 | I2CEXT0_SCL_in | 1 | No | Salida I2CEXT0_SCL | 1'd1 |
| 30 | I2CEXT0_SDA_in | 1 | No | Salida I2CEXT0_SDA | 1'd1 |
| 31 | pwm0_sync0_in | 0 | No | sdio_tohost_int_out | 1'd1 |
| 32 | pwm0_sync1_in | 0 | No | pwm0_out0a | 1'd1 |
| 33 | pwm0_sync2_in | 0 | No | pwm0_out0b | 1'd1 |
| 34 | pwm0_f0_in | 0 | No | pwm0_out1a | 1'd1 |
| 35 | pwm0_f1_in | 0 | No | pwm0_out1b | 1'd1 |

| Señal No. | Señales de entrada | Valor predeterminado IO_MUX no está asi | centro | Señales de salida | Habilitación de salida de señales de salida |
|--------------|------------------------------------|---|----------|--------------------|--|
| 37 | pwm0_f2_in | 0 | No | pwm0_out2a | 1'd1 |
| | | | No | pwm0_out2b | |
| 39 40 | pcnt_sig_ch0_in0 | 0 | No No | - | 1'd1 1'd1 |
| 41 | pcnt_sig_ch1_in0 | 0 | No | - | 1'd1 |
| 42 | pcnt_ctrl_ch0_in0 | 0 | No | - | 1'd1 |
| 43 | pcnt_ctrl_ch1_in0 | 0 | No | - | 1'd1 |
| 44 | pcnt_sig_ch0_in1 | 0 | No | - | 1'd1 |
| 45 | pcnt_sig_ch1_in1 | 0 | No | - | 1'd1 |
| 46 | pcnt_ctrl_ch0_in1 | 0 | No | - | 1'd1 |
| 47 | pcnt_ctrl_ch1_in1 | 0 | No | - | 1'd1 |
| 48 | pcnt_sig_ch0_in2 | 0 | No | - | 1'd1 |
| 49 | pcnt_sig_ch1_in2 | 0 | No | - | 1'd1 |
| 50 | pcnt_ctrl_ch0_in2 | 0 | No | - | 1'd1 |
| 51 | pcnt_ctrl_ch1_in2 | 0 | No | - | 1'd1 |
| 52 | pcnt_sig_ch0_in3 | 0 | No | - | 1'd1 |
| 53 | pcnt_sig_ch1_in3 pcnt_ctrl_ch0_in3 | 0 | No | - | 1'd1 |
| 54 | pcnt_ctrl_ch1_in3 | 0 | No | - | 1'd1 |
| 55 | pcnt_sig_ch0_in4 | 0 | No | - | 1'd1 |
| 56 | pcnt_sig_ch1_in4 | 0 | No | - | 1'd1 |
| 57 | pcnt_ctrl_ch0_in4 | 0 | No | - | 1'd1 |
| 58 | pcnt_ctrl_ch1_in4 | 0 | No | - | 1'd1 |
| 61 | HSPICS1_en | 0 | No | HSPICS1_fuera | HSPICS1_oe |
| 62 | HSPICS2_en | 0 | No | HSPICS2_fuera | HSPICS2_oe |
| 63 | VSPICLK in | 0 | Sí | VSPICLK_salida_mux | VSPICLK_oe |
| 64 | VSPIQ_en | 0 | Sí | Salida VSPIQ | VSPIQ_oe |
| 65 | VSPID_in | 0 | Sí | Salida VSPID | VSPID_oe |
| 66 | VSPIHD_in | 0 | Sí | Salida VSPIHD | VSPIHD_oe |
| 67 | VSPIWP_en | 0 | Sí | Salida VSPIWP | VSPIWP_oe |
| 68 | VSPICS0_in | 0 | Sí | VSPICS0_fuera | VSPICS0_oe |
| 69 | VSPICS1_en | 0 | No | VSPICS1_salida | VSPICS1_oe |
| 70 | VSPICS2_in | 0 | No | VSPICS2_out | VSPICS2_oe |
| 71 | pcnt_sig_ch0_in5 | 0 | No | ledc_hs_sig_out0 | 1'd1 |
| 72 | pcnt_sig_ch1_in5 | 0 | No | ledc_hs_sig_out1 | 1'd1 |
| 73 | pcnt_ctrl_ch0_in5 | 0 | No | ledc_hs_sig_out2 | 1'd1 |
| 74 | pcnt_ctrl_ch1_in5 | 0 | No | ledc_hs_sig_out3 | 1'd1 |
| 75 | pcnt_sig_ch0_in6 | 0 | No | ledc_hs_sig_out4 | 1'd1 |
| 76 | pcnt_sig_ch1_in6 | 0 | No | ledc_hs_sig_out5 | 1'd1 |
| 77 | pcnt_ctrl_ch0_in6 | 0 | No | ledc_hs_sig_out6 | 1'd1 |
| 78 | pcnt_ctrl_ch1_in6 | 0 | No | ledc_hs_sig_out7 | 1'd1 |
| 79 | pcnt_sig_ch0_in7 | 0 | No | ledc_ls_sig_out0 | 1'd1 |

| | | | | | 3 |
|-------|---------------------------------|----------------------|---------------|-------------------------------|------------------------|
| | | | Misma entrada | | |
| Señal | Señales de entrada | Valor predeterminado | señal de si | Señales de salida | Habilitación de salida |
| No. | | IO_MUX no está asi | | | de señales de salida |
| | | _ | centro | | |
| 80 | pcnt_sig_ch1_in7 | 0 | No | ledc_ls_sig_out1 | 1'd1 |
| 81 | pcnt_ctrl_ch0_in7 | 0 | No | ledc_ls_sig_out2 | 1'd1 |
| 82 | pcnt_ctrl_ch1_in7 | 0 | No | ledc_ls_sig_out3 | 1'd1 |
| 83 | rmt_sig_in0 | 0 | No | ledc_ls_sig_out4 | 1'd1 |
| 84 | rmt_sig_in1 | 0 | No | ledc_ls_sig_out5 | 1'd1 |
| 85 | rmt_sig_in2 | 0 | No | ledc_ls_sig_out6 | 1'd1 |
| 86 | rmt_sig_in3 | 0 | No | ledc_ls_sig_out7 | 1'd1 |
| 87 | rmt_sig_in4 | 0 | No | rmt_sig_out0 | 1'd1 |
| 88 | rmt_sig_in5 | 0 | No | rmt_sig_out1 | 1'd1 |
| 89 | rmt_sig_in6 | 0 | No | rmt_sig_out2 | 1'd1 |
| 90 | rmt_sig_in7 | 0 | No | rmt_sig_out3 | 1'd1 |
| 91 | - | - | - | rmt_sig_out4 | 1'd1 |
| 92 | - | - | - | rmt_sig_out6 | 1'd1 |
| 94 | - | - | - | rmt_sig_out7 | 1'd1 |
| 95 | I2CEXT1_SCL_in | 1 | No | Salida I2CEXT1_SCL | 1'd1 |
| 96 | I2CEXT1_SDA_in | 1 | No | Salida I2CEXT1_SDA | 1'd1 |
| 97 | detección de tarjeta host n_1 (|) | No | host_ccmd_od_pullup_es_n 1'd1 | |
| 98 | detección de tarjeta host n_2 (|) | No | host_rst_n_1 | 1'd1 |
| 99 | host_tarjeta_escritura_prt_1 0 | | No | host_rst_n_2 | 1'd1 |
| 100 | host_tarjeta_escritura_prt_2 0 | | No | gpio_sd0_out | 1'd1 |
| 101 | tarjeta_host_int_n_1 | 0 | No | gpio_sd1_out | 1'd1 |
| 102 | tarjeta_host_int_n_2 | 0 | No | gpio_sd2_out | 1'd1 |
| 103 | pwm1_sync0_in | 0 | No | gpio_sd3_out | 1'd1 |
| 104 | pwm1_sync1_in | 0 | No | gpio_sd4_out | 1'd1 |
| 105 | pwm1_sync2_in | 0 | No | gpio_sd5_out | 1'd1 |
| 106 | pwm1_f0_in | 0 | No | gpio_sd6_out | 1'd1 |
| 107 | pwm1_f1_in | 0 | No | gpio_sd7_out | 1'd1 |
| 108 | pwm1_f2_in | 0 | No | pwm1_out0a | 1'd1 |
| 109 | pwm0_cap0_in | 0 | No | pwm1_out0b | 1'd1 |
| 110 | pwm0_cap0_in | 0 | No | pwm1_out1a | 1'd1 |
| 111 | | 0 | No | | 1'd1 |
| 112 | pwm0_cap2_in | 0 | No | pwm1_out1b | 1'd1 |
| 113 | pwm1_cap0_in | 0 | No | pwm1_out2a | 1'd1 |
| 114 | pwm1_cap1_in | 0 | No | pwm1_out2b | 1'd1 |
| 115 | pwm1_cap2_in | 1 | No | pwm2_out1h | 1'd1 |
| 116 | pwm2_flta | 1 | | pwm2_out1l | 1'd1 |
| | pwm2_fltb | | No No | pwm2_out2h | |
| 117 | pwm2_cap1_in | 0 | No | pwm2_out2l | 1'd1 |
| 118 | pwm2_cap2_in | 0 | No | pwm2_out3h | 1'd1 |
| 119 | pwm2_cap3_in | 0 | No | pwm2_out3l | 1'd1 |
| 120 | pwm3_flta | 1 | No | pwm2_out4h | 1'd1 |
| 121 | pwm3_fltb | 1 | No | pwm2_out4l | 1'd1 |

| Señal No. | Señales de entrada | Valor predeterminado IO_MUX no está asi | Misma entrada señal de si gnado centro | Señales de salida | Habilitación de salida de señales de salida |
|--------------|------------------------------|---|---|----------------------|--|
| 122 | num2 con1 in | 0 | No | - | 1'd1 |
| 123 | pwm3_cap1_in pwm3_cap2_in | 0 | No | - | 1'd1 |
| 124 | pwm3_cap2_iii | 0 | No | - | 1'd1 |
| 140 | I2S0I_DATOS_en0 | 0 | No | I2S0O_DATOS_salida0 | 1'd1 |
| 141 | I2S0I_DATOS_en1 | 0 | No | I2S00_DATOS_salida1 | 1'd1 |
| 142 | I2S0I_DATOS_en2 | 0 | No | I2S00_DATOS_salida2 | 1'd1 |
| 143 | I2S0I_DATOS_en3 | 0 | No | I2S0O_DATOS_salida3 | 1'd1 |
| 144 | I2S0I_DATOS_en4 | 0 | No | I2S0O_DATOS_salida4 | 1'd1 |
| 145 | I2S0I_DATOS_en5 | 0 | No | I2S0O_DATOS_salida5 | 1'd1 |
| 146 | I2S0I_DATOS_en6 | 0 | No | I2S0O DATOS salida6 | 1'd1 |
| 147 | I2S0I_DATOS_en7 | 0 | No | I2S0O DATOS salida7 | 1'd1 |
| 148 | I2S0I DATOS en8 | 0 | No | I2S0O_DATOS_salida8 | 1'd1 |
| 149 | I2S0I DATOS en9 | 0 | No | I2S0O DATOS salida9 | 1'd1 |
| 150 | I2S0I_DATOS_en10 | 0 | No | I2S0O_DATOS_salida10 | 1'd1 |
| 151 | I2S0I_DATOS_en11 | 0 | No | I2S0O_DATOS_salida11 | 1'd1 |
| 152 | I2S0I_DATOS_en12 | 0 | No | I2S0O_DATOS_salida12 | 1'd1 |
| 153 | I2S0I_DATOS_en13 | 0 | No | I2S0O_DATOS_salida13 | 1'd1 |
| 154 | I2S0I_DATOS_en14 | 0 | No | I2S0O_DATOS_salida14 | 1'd1 |
| 155 | I2S0I_DATOS_en15 | 0 | No | I2S0O_DATOS_salida15 | 1'd1 |
| 156 | - | - | - | I2S0O_DATOS_salida16 | 1'd1 |
| 157 | - | - | - | I2S0O_DATOS_salida17 | 1'd1 |
| 158 | - | - | - | I2S0O_DATOS_salida18 | 1'd1 |
| 159 | - | - | - | I2S0O_DATOS_salida19 | 1'd1 |
| 160 | - | - | - | I2S0O_DATOS_salida20 | 1'd1 |
| 161 | - | - | - | I2S0O_DATOS_salida21 | 1'd1 |
| 162 | - | - | - | I2S0O_DATOS_salida22 | 1'd1 |
| 163 | - | - | - | I2S0O_DATOS_salida23 | 1'd1 |
| 164 | I2S1I_BCK_en | 0 | No | Salida I2S1I_BCK | 1'd1 |
| 165 | I2S1I_WS_in | 0 | No | Salida I2S1I_WS | 1'd1 |
| 166 | I2S1I_DATOS_en0 | 0 | No | I2S1O_DATOS_salida0 | 1'd1 |
| 167 | I2S1I_DATOS_en1 | 0 | No | I2S1O_DATOS_salida1 | 1'd1 |
| 168 | I2S1I_DATOS_en2 | 0 | No | I2S1O_DATOS_salida2 | 1'd1 |
| 169 | I2S1I_DATOS_en3 | 0 | No | I2S1O_DATOS_salida3 | 1'd1 |
| 170 | I2S1I_DATOS_en4 | 0 | No | I2S1O_DATOS_salida4 | 1'd1 |
| 171 | I2S1I_DATOS_en5 | 0 | No | I2S1O_DATOS_salida5 | 1'd1 |
| 172 | I2S1I_DATOS_en6 | 0 | No | I2S1O_DATOS_salida6 | 1'd1 |
| 173 | I2S1I_DATOS_en7 | 0 | No | I2S1O_DATOS_salida7 | 1'd1 |
| 174 | I2S1I_DATOS_en8 | 0 | No | I2S1O_DATOS_salida8 | 1'd1 |
| 175 | I2S1I_DATOS_en9 | 0 | No | I2S1O_DATOS_salida9 | 1'd1 |
| 176 | I2S1I_DATOS_en10 | 0 | No | I2S1O_DATOS_salida10 | 1'd1 |
| 177 | I2S1I_DATOS_en11 | 0 | No | I2S1O_DATOS_salida11 | 1'd1 |

| Señal No. | Señales de entrada | Valor predeterminado IO_MUX no está asig | Misma entrada señal de si gnado centro | Señales de salida | Habilitación de salida de señales de salida |
|--------------|--------------------|--|---|----------------------|--|
| 178 | I2S1I_DATOS_en12 | 0 | No | I2S10_DATOS_salida12 | 1'd1 |
| 179 | I2S1I_DATOS_en13 | 0 | No | I2S1O_DATOS_salida13 | 1'd1 |
| 180 | I2S1I_DATOS_en14 | 0 | No | I2S1O_DATOS_salida14 | 1'd1 |
| 181 | I2S1I_DATOS_en15 | 0 | No | I2S1O_DATOS_salida15 | 1'd1 |
| 182 | - | - | - | I2S1O_DATOS_salida16 | 1'd1 |
| 183 | - | - | - | I2S1O_DATOS_salida17 | 1'd1 |
| 184 | - | - | - | I2S1O_DATOS_salida18 | 1'd1 |
| 185 | - | - | - | I2S1O_DATOS_salida19 | 1'd1 |
| 186 | - | - | - | I2S1O_DATOS_salida20 | 1'd1 |
| 187 | - | - | - | I2S1O_DATOS_salida21 | 1'd1 |
| 188 | - | - | - | I2S1O_DATOS_salida22 | 1'd1 |
| 189 | - | - | - | I2S1O_DATOS_salida23 | 1'd1 |
| 190 | I2S0I H SYNC | 0 | No | pwm3 salida1h | 1'd1 |
| 191 | I2S0I_V_SYNC | 0 | No | pwm3 salida1l | 1'd1 |
| 192 | I2S0I_H_HABILITAR | 0 | No | pwm3 salida2h | 1'd1 |
| 193 | 12S1I_H_SYNC | 0 | No | pwm3 salida2l | 1'd1 |
| 194 | I2S1I_V_SYNC | 0 | No | pwm3 salida3h | 1'd1 |
| 195 | I2S1I_H_HABILITAR | 0 | No | pwm3_salida3l | 1'd1 |
| 196 | - | - | - | pwm3 salida4h | 1'd1 |
| 197 | - | - | - | pwm3_salida4l | 1'd1 |
| 198 | U2RXD in | 0 | Sí | Salida U2TXD | 1'd1 |
| 199 | U2CTS_en | 0 | Sí | Salida U2RTS | 1'd1 |
| 200 | emac_mdc_i | 0 | No | emac_mdc_o | emac_mdc_oe |
| 201 | emac_mdi_i | 0 | No | emac_mdo_o | emac_mdo_o_e |
| 202 | emac crs i | 0 | No | emac_crs_o | emac crs oe |
| 203 | emac_col_i | 0 | No | emac_col_o | emac_col_oe |
| 204 | pcmfsync in | 0 | No | bt_audio0_irq | 1'd1 |
| 205 | pcmclk in | 0 | No | bt audio1 irg | 1'd1 |
| 206 | pcmdin | 0 | No | bt_audio2_irq | 1'd1 |
| 207 | - | - | - | ble audio0 irq | 1'd1 |
| 208 | - | - | - | ble_audio1_irq | 1'd1 |
| 209 | - | - | - | ble audio2 irq | 1'd1 |
| 210 | - | - | - | pcmfsync_out | pcmfsync_es |
| 211 | - | - | - | pcmclk out | pcmclk es |
| 212 | - | - | - | pcmdout | pcmdout es |
| 213 | - | - | - | ble audio sync0 p | 1'd1 |
| 214 | - | - | - | ble audio sync1 p | 1'd1 |
| 215 | - | - | - | ble_audio_sync2_p | 1'd1 |
| 224 | - | - | - | sig in func224 | 1'd1 |
| 225 | - | - | - | sig in func225 | 1'd1 |
| 226 | - | - | - | sig_in_func226 | 1'd1 |

| Señal No. | Señales de entrada | Valor predeterminado IO_MUX no está asig | Misma entrada señal de si nado centro | Señales de salida | Habilitación de salida de señales de salida |
|--------------|--------------------|---|--|-------------------|--|
| 227 | - | - | - | señal_en_func227 | 1'd1 |
| 228 | - | - | - | señal_en_func228 | 1'd1 |

A.3. Ethernet_MAC

Tabla 26: Ethernet_MAC

| Nombre PIN | Función6 | MII (int_osc) | MII (oscilación externa | a) RMII (oscilación interna) | RMII (ext_osc) |
|--------------------------------------|-------------------------------|---------------|-------------------------|------------------------------|----------------|
| GPIO0 | EMAC_TX_CLK | TX_CLK (Yo) | TX_CLK (Yo) | CLK_OUT(O) | EXT_OSC_CLK(I) |
| GPIO5 | EMAC_RX_CLK | RX_CLK (Yo) | RX_CLK (Yo) | - | - |
| GPIO21 | EMAC_TX_ES | TX_EN(O) | TX_EN(O) | TX_EN(O) | TX_EN(O) |
| GPIO19 | EMAC_TXD0 | TXD[0](O) | TXD[0](O) | TXD[0](O) | TXD[0](O) |
| GPIO22 | EMAC_TXD1 | TXD[1](O) | TXD[1](O) | TXD[1](O) | TXD[1](O) |
| Bishena de gestión de activos móvins | EMAC_TXD2 | TXD[2](O) | TXD[2](O) | - | - |
| MTDI | EMAC_TXD3 | TXD[3](O) | TXD[3](O) | - | - |
| MTCK | EMAC_RX_ER | RX_ER(I) | RX_ER(I) | - | - |
| GPIO27 | EMAC_RX_DV | RX_DV(I) | RX_DV(I) | CRS_DV(I) | CRS_DV(I) |
| GPIO25 | EMAC_RXD0 | RXD[0](I) | RXD[0](I) | RXD[0](I) | RXD[0](I) |
| GPIO26 | EMAC_RXD1 | RXD[1](I) | RXD[1](I) | RXD[1](I) | RXD[1](I) |
| U0TXD | EMAC_RXD2 | RXD[2](I) | RXD[2](I) | - | - |
| MTDO | EMAC_RXD3 | RXD[3](I) | RXD[3](I) | - | - |
| GPIO16 | EMAC_CLK_OUT | CLK_OUT(O) | - | CLK_OUT(O) | - |
| GPIO17 | EMAC_CLK_OUT_180 CLK | _OUT_180(O) - | | CLK_OUT_180(O) - | |
| GPIO4 | EMAC_TX_ER | TX_ERR(O)* | TX_ERR(O)* - | | - |
| En la matriz GPIO* | - | MDC(O) | MDC(O) | MDC(O) | MDC(O) |
| En la matriz GPIO* | - | MDIO(IO) | MDIO(IO) | MDIO(IO) | MDIO(IO) |
| En la matriz GPIO* | - | CRS(I) | CRS(I) | - | - |
| En la matriz GPIO* | - | COL(I) | COL(I) | - | - |
| *Notas: 1. La matriz G | PIO puede ser cualquier GPIO. | | | Ţ | |

A.4. IO_MUX

Para ver la lista de pines IO_MUX, consulte la página siguiente.

| Lº de pin | Fuerza Pin de suministro | Pin analógico | Dominio de pote | encia del pin digital | Función1 | Función2 | Función3 | RTC Función1 | RTC Función2 | Función1 Tipe | Función2 T | ipo Función3 Tip | Función4 | | | Tipo Fun | nción5 Tipo Func | ión6 | | Tipo | Intensidad de accionamiento (2'd2: 20 s | En reinicio nA) | Después de reiniciar |
|-----------|-----------------------------|---------------|-----------------|--|--------------|----------------|--------------|-----------------|-----------------|---------------|------------|------------------|--------------|---------|--------------------|----------|------------------|----------|----------------------|--------|--|--------------------------|----------------------|
| | VDDA | | | Suministro de VDDA en | | | | | | | | | | | | | | | | | | | |
| | | LNA_IN | | VDD3P3 | | | | | | | | | | | | | | | | | | | |
| | VDD3P3 | | | Suministro de VDD3P3 en | | | | | | | | | | | | | | | | | | | |
| | VDD3P3 | | | Suministro de VDD3P3 en | | | | | | | | | | | | | | | | | | | |
| | | SENSOR VP | | VDD3P3 RTC | ADC H | ADC1 CH0 | | RTC GPI00 | | GPI036 | 1 | | GP1036 | 1 | | | | | | | | oe=0. ie=0 | oe=0, ie=0 |
| | | SENSOR CAPP | | VDD3P3 RTC | ADC H | ADC1 CH1 | | RTC GPIO1 | | GPIO37 | 1 | | GP1037 | | | | | | | | | oe=0, ie=0 | oe=0, ie=0 |
| | | SENSOR_CAPN | | VDD3P3 RTC | ADC_H | ADC1_CH2 | | RTC GPI02 | | GPIO38 | i | | GP1038 | | | | | _ | | _ | | oe=0, ie=0 | oe=0, ie=0 |
| | | SENSOR VN | | VDD3P3 RTC | ADC H | ADC1_CH3 | | RTC GPI03 | | GPIO39 | i | | GP1039 | 1 | | | | 1 | | - | | oe=0, ie=0 | oe=0, ie=0 |
| | | CHIP PU | | VDD3P3_RTC | ADC_H | ADC I_CH3 | - | KIC_GFIOS | | GI IOSS | - | | GI 1000 | _ | | | | - | | - | | 00-0,10-0 | 00-0, 10-0 |
| | | | | | _ | | - | | | | | | | | | - | | - | | - | | | - |
| | | VDET_1 | | VDD3P3_RTC | _ | ADC1_CH6 | | RTC_GPI04 | | GPI034 | | | GP1034 | - ' | | | | - | | - | | oe=0, ie=0 | oe=0, ie=0 |
| | | VDET_2 | | VDD3P3_RTC | | ADC1_CH7 | | RTC_GPI05 | | GPI035 | 1 | | GP1035 | - 1 | | | | | | - | | oe=0, ie=0 | oe=0, ie=0 |
| | | 32K_XP | | VDD3P3_RTC | XTAL_32K_P A | ADC1_CH4 TOQUE | E9 RTC_GPIO9 | | | GPIO32 | E/S/T | | GPI032 | E/S/T | | | | | | | 2'd2 | oe=0, ie=0 | oe=0, ie=0 |
| | | 32K XN | | VDD3P3 RTC | XTAL 32K N A | ADC1 CH5 TOQUE | 8 RTC GPIO8 | | | GPI033 | E/S/T | | GP1033 | E/S/T | | | | | | | 2'd2 | oe=0, ie=0 | oe=0, ie=0 |
| | | _ | GPIO25 | VDD3P3 RTC | DAC 1 | ADC2 CH8 | | RTC GPI06 | | GPI025 | E/S/T | | GP1025 | E/S/T | | | | | EMAC RXD0 | 1 | 2'd2 | oe=0. ie=0 | oe=0, ie=0 |
| | | | GPIO26 | VDD3P3 RTC | DAC 2 | ADC2 CH9 | | RTC GPI07 | | GPI026 | E/S/T | | GP1026 | E/S/T | | | | | EMAC RXD1 | 1 | 2'd2 | oe=0. ie=0 | oe=0, ie=0 |
| | | | GPI027 | VDD3P3_RTC | | | OUCH7 RTC G | | | GPIO27 | E/S/T | | GP1027 | E/S/T | | | | | EMAC RX DV | i i | 2'd2 | oe=0, ie=0 | oe=0, ie=1 |
| | | | | VDD3P3_RTC | | | DUCHERTO G | | | 2027 | 201 | HSPICLK E/S/ | | | IS2 CLK | On | SD CLK IO | 1 | EMAC TXD2 | 0.242 | | | oe=0, ie=1 |
| | | | MTDI | | | | | | _ | MTDI | 11 | HOPICER E/O/ | E/S/T GPIO12 | | | | | | | 0 2'd2 | | oe=0, es | |
| | VDD3P3 RTC | | al Di | VDD3P3_RTC Entrada de alimentación VDD3P3_RTC | | ADUZ_UH5 TI | DQUE5 RTC_G | riu ib | + | MIDI | " | naMu | CON GRIOIZ | ENTE | IS2_DATA2 | nuvi s | D_DATA2 1/O/ | EMAU_T | ius i | 0202 | | decir=0 oe=0, es decir=1 | 1, wpd oe=0, es dec |
| | | | MTCK | VDD3P3 RTC | | ADC2 CHAT | OUCH4 RTC G | PIO14 | | MTCK | 11 | | E/S/T GPIO13 | E/S/T L | IS2 DATA3 | HOTS | D DATA3 1/0/ | EMAC P | CD | 1 | 2'd2 | next) es | oe=0, ie=1 |
| | | | MTDO | VDD3P3 RTC | _ | | OUCH3 RTC G | | | MTDO | | HSPICS0 E/S/ | | | S2 CMD | | D CMD H/O/T I | | | i i | 2'd2 | decir=0 oe=0, es decir=1 | |
| | | | GPIO2 | VDD3P3_RTC | _ | | | | - | GPIO2 | | PIWP E/S/T GPI | | | S2_CMD S2_DATA0 | | D DATOSO H/C | | 9 | - | 2'd2 | | |
| | | | | | _ | | OUCH2 RTC_G | | 1 | | | | | | ISZ_DATAU | 11/0/1 8 | D_DATOSUTI/C | MI. | | + | | oe=0, es decir=1, wpd | |
| | | | GPI00 | VDD3P3_RTC | _ | | OQUE1 RTC_G | | _ | GPI00 | | K_OUT1 O | GP100 | E/S/T | | _ | | - | EMAC_TX_CLK | | 2'd2 | oe=0, es decir=1, wpu | |
| | | | GPIO4 | VDD3P3_RTC | | ADC2_CH0 TO | DQUE0 RTC_G | PIO10 I2C_SCL | | GPIO4 | E/S/T HS | SPIHD | E/S/T GPIO4 | E/S/T H | S2_DATA1 | 11/0/T S | D_DATA1 11/O/ | T EMAC_T | ER | O 2'd2 | | oe=0, es decir=1, wpd | oe=0, es decir=1, |
| | | | GPI016 | VDD_SDIO | | | | | | GPIO16 | E/S/T | | GPI016 | E/S/T H | IS1_DATA4 | 11/0/T U | 2RXD | н | EMAC_CLK_OUT | O 2'd2 | | oe=0, ie=0 | oe=0, ie=1 |
| | VDD SDIO | | | Salida/entrada de suministro VDD_SDIO | | | | | | | | | | | | | | | | | | | |
| | | | GPIO17 | VDD SDIO | | | | | | GPI017 | E/S/T | | GPI017 | E/S/T H | S1 DATA5 | 11/0/T U | 2TXD | On | EMAC CLK OUT 180 O 2 | d2 | | oe=0. ie=0 | oe=0, ie=1 |
| | | | SD_DATA_2 VD | D SDIO | | | | | | SD DATA21 | /O/T SPIHD | | E/S/T GPI09 | E/S/T H | S1 DATA2 | 11/0/T U | 1RXD | 11 | | | 2'd2 | oe=0, es decir=1, wpu | nest es decirst |
| | | | SD_DATA_3 VD | | | | | | | SD DATA3 II | | | E/S/T GPIO10 | | S1 DATA3 | 11/0/T U | HTXD | On | | | 2'd2 | oe=0, es decir=1, wpu | |
| | | | SD CMD VDD | | | | | | _ | SD CMD I1/0 | | | E/S/T GPI011 | | IS1 CMD | 11/0/T U | | On | | | 2'd2 | oe=0, es decir=1, wpu | |
| | | | SD_CMD VDD_ | VDD SDIO | | _ | | | _ | SD CLK IO | WI SPICSU | SPICKL | E/S/T GPI06 | | IS1_CMD | | U1CTS | H | | - | 2'd2 | | |
| | | | | | _ | | | | | | | SPIUNL | | | | | | On | | - | | oe=0, es decir=1, wpu | |
| | | | SD_DATA_0 VD | | - | | | - | | SD_DATA01 | | | E/S/T GPI07 | | IS1_DATA0 | 11/0/T U | | | | - | 2'd2 | oe=0, es decir=1, wpu | |
| | | | SD_DATA_1 VD | | _ | | | - | | SD_DATA11 | | | E/S/T GPIO8 | | S1_DATA1 | 11/0/T U | 2CTS | Н | | | 2'd2 | oe=0, es decir=1, wpu | |
| | | | GPIO5 | VDD3P3_CPU | | | _ | | | GPIO5 | | de E/S/T | E/S/T GPIO5 | | S1_DATA6 | 11/O/T | | - | EMAC_RX_CLK | 1 | 2'd2 | oe=0, es decir=1, wpu | |
| | | | GPIO18 | VDD3P3_CPU | | | | | | GPIO18 | | PICLK E/S/T GP | | E/S/T H | S1_DATA7 | 11/O/T | | | | | 2'd2 | oe=0, ie=0 | oe=0, ie=1 |
| | | | GPI023 | VDD3P3_CPU | | | | | | GPI023 | VSPID d | e E/S/T | E/S/T GPI023 | E/S/T H | IS1_STROBE IO | | | | | | 2'd2 | oe=0, ie=0 | oe=0, ie=1 |
| | VDD3P3 CPU | | | VDD3P3_Suministro de CPU en | | | | | | | | | | | | | | | | | | | |
| | | | GPI019 | VDD3P3 CPU | | | | | | GPIO19 | VSPIQ d | e E/S/T | E/S/T GPI019 | Unidade | is de E/S/T | 11 | | | EMAC TXD0 | O 2'd2 | | oe=0, ie=0 | oe=0, ie=1 |
| | | | GPI022 | VDD3P3 CPU | | | | | | GPI022 | | de E/S/T | E/S/T GPIO22 | | control on BORT | On | | | EMAC TXD1 | 0 2'd2 | | oe=0, ie=0 | oe=0, ie=1 |
| | | | UORXD | VDD3P3 CPU | | | | | | UORXD | Н | CLK OUT2 O | GP103 | E/S/T | | | | | | | 2'42 | oe=0, es decir=1, wou | |
| | | | UUTXD | VDD3P3_CPU | | _ | | | | UOTXD | On . | CLK_OUT3 O | GPIO1 | E/S/T | | | | | EMAC RXD2 | 1 | 2'd2 | oe=0, es decir=1, wpu | |
| | | | GPIO21 | | _ | _ | | | | GPIO21 | VSPIHD | | E/S/T GPI021 | E/S/T | | | | 1 | EMAC TX ES | O 2'd2 | | oe=0, es decir=1, wpu | ne=0, es decir=1, |
| | umma | | GPI021 | VDD3P3_CPU | _ | _ | | | - | GPIOZI | variHD | Sec 2/0/1 | Con griozi | E/O/I | | - | | - | EMMC_IX_ES | 0202 | | oe-d, ie=0 | 06=0, 16=1 |
| | VDDA | | | Suministro de VDDA en | - | _ | - | | - | _ | - | | | - | | - | | | | - | | | - |
| | | XTAL_N | | VDDA | | | | | | | | | | | | - | | | | - | | | - |
| | | XTAL_P | | VDDA | | | | | | | | | | | | | | - | | - | | | _ |
| | VDDA | | | Suministro de VDDA en | | | | | | | | | | | | | | | | | | | |
| | | CAP2 | | VDDA | | | | | | | | | | | | | | | | | | | |
| | | CAP1 | | VDDA | | | | | 1 | | | | | | | | | | | | | | |
| imen | 8 | 14 | 26 | | | | | | | | | | | | | | | | | | | | |
| ntas: • | | | | | | | | | | | _ | | | | | | _ | _ | | 1 | | | |
| | | | | | | | | | | | | | | | | | | | | | | | |
| | l-up débil: | | | | | | | | | | | | | | | | | | | | | | |

Historial de revisiones

| Fecha | Versión | Notas de la versión |
|---------------|-------------|--|
| 2040 04 1/2 0 | | Se agregó información sobre los tiempos de configuración y retención de los pasadores de flejado en la Sección |
| 2019.04 V3.0 | | 2.4: Pasadores de flejado. |
| | | Se aplicó un nuevo formato a la Tabla 1: Descripción de pines; se |
| 2019.02 V2.9 | | corrigieron errores tipográficos con respecto a las asignaciones de canales ADC1 en la Tabla 10: Configuraciones |
| | | de pines periféricos. |
| | | Se modificó el rango de control de potencia de RF en la Tabla 18, Tabla 20 y Tabla 22 de –12 ~ +12 a –12 ~ |
| 2019.01 | Versión 2.8 | +9 dBm; pequeños cambios en |
| | | el texto. |
| 2018.11 | | Sección 1.5 actualizada; |
| 2010.11 | Versión 2.7 | estados de pin actualizados al reiniciar y después del reinicio en la Tabla IO_MUX. |
| 2018.10 V2.6 | | Dibujos de paquetes QFN actualizados en el Capítulo 6: Información del paquete. |
| | | Se agregó la entrada "Corriente de salida de E/S acumulada" a la Tabla 11: Máxima absoluta |
| | | Calificaciones; |
| 2018.08 V2.5 | | • Se agregaron más parámetros a la Tabla 13: Características de CC; • Se |
| | | cambiaron los nombres de dominio de potencia en la Tabla IO_MUX para que sean consistentes |
| | | Los nombres de los pines. |
| | | Se eliminó información sobre arbitraje de tráfico de paquetes (PTA); • Se |
| | | agregó la Figura 5: Tiempo de encendido y reinicio del ESP32 en la Sección 2.3: Encendido |
| 0040.07.1/0.4 | | Esquema; |
| 2018.07 V2.4 | | • Se agregó el consumo de energía de los SoC de doble núcleo en la Tabla 6: Consumo de energía |
| | | Consumo por modos de potencia; • |
| | | Se actualizó la sección 4.1.2: Convertidor analógico-digital (ADC). |
| 2040 00 1/2 2 | | Se agregó el consumo de energía a una frecuencia de CPU de 160 MHz en la Tabla 6: Consumo de energía |
| 2018.06 V2.3 | | por modos de energía. |
| | | • Se cambió el rango de voltaje de VDD3P3_RTC de 1,8-3,6 V a 2,3-3,6 V en |
| | | Tabla 1: Descripción de pines; • |
| | | Sección 2.3 actualizada: Esquema de energía; • Sección |
| | | 3.1.3 actualizada: Flash externo y SRAM; • Tabla 6 actualizada: |
| | | Consumo de energía por modos de energía; • Contenido eliminado sobre el |
| | | sensor de temperatura; Cambios en las características |
| | | eléctricas: |
| | | Se actualizó la Tabla 11: Clasificaciones máximas absolutas; • Se |
| 2018.05 V2.2 | | agregó la Tabla 12: Condiciones de funcionamiento recomendadas; • Se |
| 2010.03 V2.2 | | agregó la Tabla 13: Características de CC; • Se |
| | | agregó la Tabla 14: Calificaciones de confiabilidad; • Se |
| | | actualizaron los valores de "Paso de control de ganancia" y "Potencia de transmisión del canal adyacente" |
| | | en la Tabla 18: Características del transmisor - Velocidad de datos básica; • Se actualizaron |
| | | los valores de "Paso de control de ganancia", "Precisión de modulación DQPSK π/4" |
| | | "racy", "precisión de modulación 8 DPSK" y "emisiones espurias en banda" en |
| | | Tabla 20: Características del transmisor – Velocidad de datos mejorada; |
| | | Se actualizaron los valores de "Paso de control de ganancia", "Transmisión del canal adyacente" |
| | | potencia" en la Tabla 22: Características del transmisor - BLE. |

| Fecha | Versión | Notas de la versión |
|---------------|-------------|---|
| | | Se eliminaron funciones específicas del software; |
| 2242.24 | | Se eliminó información sobre el preamplificador LNA; |
| 2018.01 | Versión 2.1 | Se especificó la velocidad de la CPU y la velocidad de flash del ESP32-D2WD; |
| | | Se agregaron notas a la Sección 2.3: Esquema de energía. |
| 2017.12 V2.0 | | Se agregó una nota sobre la secuencia del número PIN en el Capítulo 6. |
| | | • Se actualizó la descripción del pin CHIP_PU en la Tabla 1; • Se agregó una |
| | | nota a la Sección 2.3: Esquema de energía; • Se actualizó la |
| | | descripción del reinicio del sistema del chip en la Sección 2.4: Strapping |
| 2017.10 V1.9 | | Patas; |
| | | Se agregó una descripción de la diversidad y selección de antenas a la Sección 3.5.1; • Se eliminó |
| | | el "Patrón de suspensión de asociación" en la Tabla 6 y se agregaron notas a la sección Activa |
| | | Sueño y sueño moderno. |
| 0047.00.1/4.0 | | • Se agregó la Tabla 4.2 en la Sección 4; |
| 2017.08 V1.8 | | Se corrigió un error tipográfico en la |
| | | Figura 1. • Se cambió la potencia de transmisión a +12 dBm; la sensibilidad del receptor NZIF |
| | | hasta -97 dBm en la Sección 1.3; |
| | | Se agregó una nota a la Tabla 1 Descripción de pines; |
| | | Se agregó una frecuencia de reloj de 160 MHz en la sección 3.1.1; • |
| | | Se cambió la potencia de transmisión de 21 dBm a 20,5 dBm en la Sección 3.5.1; • Se cambió el rango |
| | | de control dinámico de las potencias de salida de transmisión de clase 1, clase 2 y clase 3 a "hasta 24 |
| | | dBm"; y se cambió el rango dinámico de la sensibilidad del receptor NZIF a "más de 97 dB" en la |
| | | Sección 3.6.1; |
| | | Se actualizó la Tabla 6: Consumo de energía por modos de energía y se agregaron dos |
| | | notas al respecto; |
| 2017.08 V1.7 | | Se actualizaron las secciones 4.1.1 y 4.1.9; |
| | | Se actualizó la Tabla 11: Valores nominales máximos absolutos; |
| | | Se actualizó la Tabla 15: Especificaciones de consumo de potencia de RF y se modificó el ciclo de |
| | | trabajo en el que se basan las mediciones de los transmisores en un 50 %. • Se actualizó la Tabla |
| | | 16: Características de radio Wi-Fi y se añadió una nota sobre la "Impedancia de salida". |
| | | |
| | | • Se actualizó el parámetro "Sensibilidad" en las Tablas 17, 19, 21; • Se |
| | | actualizaron los parámetros "Potencia de transmisión de RF" y "Rango de control de potencia de RF". |
| | | y agregó el parámetro "Paso de control de ganancia" en la Tabla 18, 20, 22; |
| | | Capítulos eliminados: "Sensor táctil" y "Ejemplos de código"; • Se agregó un |
| | | enlace para descargar la certificación. |
| | | Se corrigieron dos errores |
| 2017.06 V1.6 | | tipográficos: • Se cambió el número de componentes externos a 20 en la Sección 1.1.2; • Se |
| | | cambió el número de pines GPIO a 34 en la Sección 4.1.1. |
| | | • Se modificó el rango de suministro de energía en la Sección: 1.4.1 CPU y memoria; • Se actualizó |
| | | la nota en la Sección 2.3: Esquema de energía; • Se actualizó la Tabla |
| 2017.06 V1.5 | | 11: Clasificaciones máximas absolutas; • Se modificaron los valores |
| | | de intensidad de la unidad de los pines de salida digital en la Nota 8, en la Tabla 24: Notas sobre las |
| | | listas de pines del ESP32; • Se agregó la opción |
| | | para suscribirse para recibir notificaciones de cambios en la documentación. |

| Fecha | Versión | Notas de la versión |
|--------------|---------|--|
| | | Se agregó una nota a la frecuencia del oscilador de cristal externo en la Sección |
| | | 1.4.2: Relojes y temporizadores; |
| | | Se agregó una nota a la Sección 2.4: Pasadores de sujeción; |
| | | • Se actualizó la Sección 3.7: RTC y gestión de bajo consumo; • Se cambió la |
| 2017.05 V1.4 | | capacidad máxima de conducción de 12 mA a 80 mA, en la Tabla 11: |
| 2017.03 V1.4 | | Calificaciones máximas absolutas; |
| | | Se modificó el valor de impedancia de entrada de 50 Ω, en la Tabla 16: Características de radio Wi-Fi. |
| | | características, para valor de impedancia de salida de 30+j10 Ω ; • |
| | | Se agregó una nota al n.º 8 en la Tabla 24: Notas sobre las listas de pines del ESP32; |
| | | Se eliminó GPIO20 en la tabla IO_MUX. |
| | | Apéndice agregado: Listas de pines ESP32; |
| 2017.04 V1.3 | | Tabla actualizada: Características de radio Wi-Fi; • Figura |
| | | actualizada: Disposición de pines ESP32 (para QFN 5*5). |
| 2017.03 V1.2 | | Se agregó una nota a la Tabla: Descripción del pin; |
| 2017.03 V1.2 | | Se actualizó la nota en la Sección: Memoria interna. |
| | | Capítulo agregado: Número de pieza e información de pedido; • Sección |
| | | actualizada: MCU y funciones avanzadas; • Sección actualizada: |
| | | Diagrama de bloques; • Capítulo actualizado: |
| | | Definiciones de pines; • Sección actualizada: |
| 2017.02 V1.1 | | CPU y memoria; • Sección actualizada: Reloj PLL |
| | | de audio; • Sección actualizada: Clasificaciones |
| | | máximas absolutas; • Capítulo actualizado: Información del |
| | | paquete; • Capítulo actualizado: Recursos de aprendizaje. |
| | | |
| 2016.08 V1.0 | | Primer lanzamiento. |