Title:

Digital clock

(插入圖片)

Team No.2

Members:

A1045516 蔡湘俊

A1045505 施彥廷

Abstract

此Digital clock所表現出來的結果就如同我們平常的電子鬧鐘所顯示出來的內容是一模一樣，當然要設計出這個電路出來也不是十分的容易，因為必須在其中的分以及秒當中，設計出counter計數器並且它又是0-59，而針對於小時的話則我們又必須另外設計出一個counter計數器並且它又是0-23，那針對這個counter計數器的部份就必須利用J.K. Flip-Flop下去製作出來，那在分別獨立作出小時、分鐘以及秒這幾個部份之後我們又必須要將這三個部份給組合在一起，這樣才能讓其完整的顯示從00:00:00到23:59:59，所以這是一個十分龐大的電路，要將其製作出來需花費一定的時間。

Content

1. methods:

我們製作這個電路的流程分別是:

-> J.K. Flip-Flop with Negative-Edge-Trigger

-> BCD Ripple counter with mode 10

-> BCD Ripple counter with mode 6

-> Combine BCD Ripple counter with mode 10 and

BCD Ripple counter with mode 6 to the second

counter and minute counter

-> BCD Ripple counter with mode 3 and another

clear input

-> BCD Ripple counter with mode 10 and another

clear input

-> Combine BCD Ripple counter with mode 3 and

another clear input and BCD Ripple counter

with mode 10 and another clear input to hour

counter

-> Combine hour counter and minute counter and

second counter

-> Finish

1. J.K. Flip-Flop with Negative-Edge-Trigger:

這個 J.K. Flip-Flop with Negative-Edge-Trigger 是由4個inputs分別是1J、1K、1CLRN、1CLKN以及一個NOT、一個JKFF和一個output 1Q所組成，那麼我們原本拉出來的JKFF它本身是Positive-Edge-Trigger，那麼我們為讓其是Negative-Edge-Trigger，我們必須將其1CLKN這個input和clock之間多加上一個NOT閘，這樣就能夠讓原本的JKFF是Positive-Edge-Trigger變成Negative-Edge-Trigger，那麼另外1CLRN這個input最主要得功用就是判斷是否要去清空已存在在JKFF當中的資料，那麼因為其JKFF這個電路的CLEAR是低電位觸發，所以當其1CLRN這個input輸入為0的話，那麼存在在JKFF當中的資料就會被清空，而J和K這兩個input所代表的是其資料的輸入，那麼J.K. Flip-Flop的Truth Table如下圖所示:

|  |  |  |
| --- | --- | --- |
| Inputs | | Outputs |
| J | K | Q |
| 1 | 0 | 1 |
| 0 | 1 | 0 |
| 0 | 0 | Q |
| 1 | 1 | Q |

(插入圖片)

1. BCD Ripple counter with mode 10:

那麼在這部份則是先將剛剛所設計出來的電路做成一個symbol，然後拉出四個一模一樣的symbol出來，並且將其四個symbol的J和K這兩個輸入都輸入1進去，目的就是讓其能夠有0和1的連續變化來去實現出我們所要製作的counter的功能，那麼clock的部份則只接一個input到其第一個symbol的clock，那麼其餘三個symbol的clock則去接自己前頭的symbol所輸出出來的output將其作為clock的輸入，會這麼做就如同前面所提到的其output是會0和1的連續變化，所以就能產生出clock的效用，而這四個symbol的output則在各別另外接到一個output的輸出，這樣我們才能看到說其目前計數到幾了，而clear的部份，我們因為是要製作mode 10，代表說當其遇到10的時候就會被clear掉，那麼10的二進位表示為1010，代表說當其第二個和第四個的輸出為1時就必須將其四個symbol給clear掉，那麼因為我們的symbol它是低電位觸發，所以我們必須在去多加一個NAND閘，這樣子當其第二個和第四個輸出是1的時候經由NAND閘之後就會變成0，這樣這四個symbol就會被clear掉，這樣就能夠設計出0-9的counter。

(插入圖片)

1. BCD Ripple counter with mode 6:

那麼這個電路也必須使用剛剛所使用的symbol，這次只需拉出三個一模一樣的symbol出來，那麼其J和K這兩個輸入也都是輸入1進去，為的就是讓其有0和1的連續變化，而clock的部份也是只用一個input來去接到第一個symbol，而另外兩個symbol則直接將其前一個symbol的輸出做為其clock的輸入，那每一個輸出都各接到一個output，這樣子我們才能知道其我們的計數已經計數到了多少，而clear的部份，我們mode 6就是當其輸出為6的時候就必須將其每個symbol給clear掉，那麼6的二進位是110，所以說當其第二個和第三個symbol得輸出都為1的時候，就代表其每個symbol都必須clear掉，那麼因為我們的clear是低電位觸發，所以我們必須多加一個NAND閘，這樣當其第二個和第三個輸出是1的時候，經由NAND之後其結果就會變成0，這樣子每個symbol就都會被clear掉，做到這就做出了0-5的counter。

(插入圖片)

1. Combine BCD Ripple counter with mode 10 and BCD Ripple counter with mode 6 to the second counter and minute counter:

那麼經由上面所做出的BCD Ripple counter with mode 10和BCD Ripple counter with mode 6之後就可以將其mode 10以及mode 6組合在一起變成00-59的counter，而分鐘的counter和秒的counter是一模一樣的，因為兩者都是00-59的counter，那麼要將其組成00-59的counter只需要將其mode 10的最後一個output接到mode 6的clock，並且將其mode 10的4個輸出以及mode 6的3個輸出都各自接到獨立的output，這樣就組出00-59的counter，此外，秒的mode 10的clock須額外接一個獨立的input，並且秒的mode 6的最後一個output要接到分鐘的mode 10的clock作為其分鐘的clock的輸入，到了這邊我們就做出了電子鐘的00:00到59:59的分鐘和秒的組合。

(插入圖片)

1. BCD Ripple counter with mode 3 and another clear input:

那麼針對其hour counter的計數範圍是00-23，所以我們必須在做一個BCD Ripple counter with mode 3，而且除此之外還必須針對其BCD Ripple counter with mode 3的clear的部份的設計需多加一個獨立的input，其目的就是當我其計數到23之後必須讓其hour counter回歸到00，那麼因為本身BCD Ripple counter with mode 3以及等等要作修改的BCD Ripple counter with mode 10本身就已經有其clear的條件了，所以我們就必須再額外多設計針對計數到23就clear的電路部份才行，所以這就是為什麼要在其mode 3以及等等要作修改的mode 10其clear的部份要多一個獨立的input的原因就在這裡，那麼設計其mode 3的電路我們需要在一開始所設計出來的J.K Flip-Flop的電路的symbol，總共需要兩個symbol，其J和K的輸入都輸入1為的就讓其輸出能有0和1的連續輸出，然後多接一個獨立的input到其第一個symbol，並且兩個symbol的輸出都接到各自獨立的output，這樣子我們才能知道已經計數到多少了，那麼在clear的部份，其3的二進位是11，所以當兩個symbol的輸出都為1就代表3已經出現了，那因為當初設計的symbol的clear是低電位觸發，所以我們必須將其兩個symbol的輸出接到NAND閘，這樣當兩個輸出都是1的時候，NAND出來的結果就會是0，那麼除了這樣以外，我們還必須將其NAND閘的輸出以及另外一個獨立的input接到AND閘，而這麼做的目的就是當其3出現，那麼NAND的輸出就是0，這樣AND出來的結果還是0，就代表其要作CLEAR的動作，而當另一個獨立的input的輸入是0時，代表其23已經出現，則整個hour counter都必須做CLEAR的動作，這樣子我們就讓其電路有兩個條件來去觸發這個電路執行CLEAR的動作。

(插入圖片)

1. BCD Ripple counter with mode 10 and another clear input:

那麼在這一部份我們只需將在前頭所做出來的BCD Ripple counter with mode 10的clear部分做一點修改就行了，也就是將其原先的NAND閘的輸出以及一個獨立的input接到一個AND閘，只要10出現，NAND出來的結果就會是0，只要其出現23，則其input得輸入就會是0，只要任一情況發生時，則這個mode 10就會做CLEAR的動作。

(插入圖片)

1. Combine BCD Ripple counter with mode 3 and another clear input and BCD Ripple counter with mode 10 and another clear input to hour counter:

那麼在這一部份只需將其BCD Ripple counter with mode 3 and another clear input和BCD Ripple counter with mode 10 and another clear input組合起來，就能夠得到我們想要的hour counter，其計數範圍在00-23，那麼要將其BCD Ripple counter with mode 10 and another clear input的最後一個輸出接到BCD Ripple counter with mode 3 and another clear input的clock，並且將其mode 3的最後一個輸出以及mode 10的第三個輸出除了接到獨立的output之外，還需將其額外接到NAND閘，目的是當其mode 3出現2時，且其mode 10出現4時，代表其要做CLEAR的動作，所以當其mode 3的最後一個輸出是1並且mode 10的第三個輸出是1時，兩者做NAND就會輸出0，將其輸入到其mode 3以及mode 10的獨立input當中，這樣這兩個電路就會做CLEAR的動作，到了這邊hour counter也就隨之完成，並且也能夠實現00-23。

(插入圖片)

1. Combine hour counter and minute counter and second counter:

那麼到了這一個階段hour counter、minute counter和second counter這三個部份也就都完成了，只需將其三個組合起來就能變成一個Digital clock，讓其可以實現00:00:00到23:59:59，那要將其組起來也十分的簡單，只需將其second counter的mode 6的最後一位輸出接到minute counter的mode 10的clock並且minute counter的mode 6的最後一為輸出也接到hour counter的mode 10的clock，這樣就能夠將三個部份都給組起來並且Digital clock也就完成了。

(插入圖片)

1. circuit diagram
2. simulation results
3. Problems
4. Discussions
5. References