

Escuela de Ciencias Físicas y Matemáticas Laboratorio de Electrónica Digital (F604) Practica #3 Calculadora básica MSc. Ing. Iván René Morales

Objetivos

Generales

 Diseñar y construir una calculadora capaz de realizar operaciones aritméticas básicas capaz de desplegar la información en formato base 10

Específicos

- Diseñar múltiples circuitos combinacionales para obtener un resultado único en conjunto
- Implementar un circuito de lógica combinacional capaz de realizar operaciones aritméticas simples utilizando únicamente compuertas lógicas
- Optimizar el uso de compuertas mediante técnicas distintas al uso de Mapas de Karnaugh
- Contrastar los diseños teóricos con los resultados experimentales de los circuitos implementados físicamente

1. Introducción

1.1. Aritmética binaria

Los dispositivos digitales se basan en operaciones con numeración $base\ 2$ para obtener los resultados, incluso si la interfaz de usuario tuviese otro formato (numérico decimal, en base a gráficos o imágenes, etc.). Las operaciones aritméticas en $base\ 2$ cumplen con los mismos teoremas y reglas que se utilizan en base 10, pero poseen la ventaja de tener más simplificaciones debido a la limitada cantidad de dígitos disponibles. Consulte su libro de texto 1 para recapitular lo anteriormente descrito.

¹Mano, Morris. Digital Design, 5th edition

2. Desarrollo Experimental

2.1. Materiales y Equipo

Cada grupo debe llevar su material y equipo de trabajo durante las prácticas. Pregunte a su profesor qué *Equipo de Laboratorio* puede ser prestado de parte del laboratorio de instrumentación. El laboratorio de instrumentación no tiene disponibilidad de ningún elemento de la lista *Materiales*.

Materiales

- 1x dip-switch de 7 posiciones (o más)
- 7x pulsadores (si no consiguiesen el dip-switch de 4 posiciones)
- 1x fuente de alimentación (ver apartado anterior con todas las alternativas)
- 2x capacitores electrolíticos de 47 μ F 16V
- 2x capacitores cerámicos de 100nF 25V
- 6x resistencias de 1 k Ω
- 2x LEDs de cualquier color
- 1x Display de 7 segmentos de **ánodo común** de cualquier color
- 7x Resistencias $220\Omega \le R \le 1k\Omega$
- 6x metros de alambre para protoboard calibre 22. Compren al menos 2 colores para los 6 metros. No usen UTP, aunque eso les quieran vender.
- 1x Circuito Integrado 74LS47 (decodificador BCD a Display 7 segmentos ánodo común)
- Las compuertas lógicas a utilizar dependen del diseño final de cada grupo (AND, OR, NOT, XOR, NAND, XNOR)

Equipo de Laboratorio

- 1x Pinzas delgadas
- 1x Cortaalambres
- 1x Pelador de alambres para calibre 22 (opcional)
- 1x Tijeras pequeñas o cortauñas (si no tienen pela alambres)
- 1x Protoboard de al menos 2 galletas (puede juntar 2 protoboards de 1 galleta)
- 1x Multímetro digital para medir voltaje

2.2. Procedimiento

2.2.1. Fuente de alimentación

Utilice la misma fuente de alimentación que en la Práctica #1.

2.2.2. Calculadora básica

Se debe diseñar una calculadora con entradas a través de una interfaz binaria (dip-switch o pulsadores) que despliegue el resultado de la operación en un display de 7 segmentos. Las operaciones a realizar son:

- Suma
- Resta sin signo
- Indicar Overflow/Underflow con un LED

2.3. Interfaz de usuario

El método de entrada son 2 variables de 3 bits $(A_0, A_1, A_2, B_0, B_1, B_2)$ a través de dip-switch o pulsadores. Además, debe existir un interruptor dedicado para seleccionar si la operación a realizar es suma o resta sin signo. Debido a que el CI 74LS47 despliega caracteres no alfanuméricos con para valores entre 0x0A y 0x0F, esto se tomará en consideración y no será necesario hacer ninguna corrección para mostrar el valor adecuado en el rango de 0x0A - 0x0F.

3. Resultados esperados

3.1. Funcionamiento completo

Utilice la simplificación de *full adders* para la realización de la práctica (implementados con compuertas), no realice las reducciones a través de Mapas de Karnaugh (o si lo desea, puede morir en el intento).

4. Bonus

Como tendrán tiempo extra para realizar el diseño de la práctica (debido a la semana de Congreso Estudiantil), esta sección se coloca como un *reto extra* que **no es obligatorio** hacer. Sin embargo, esta sección puede exonerarlos de una parte (o de todo) el segundo parcial si el funcionamiento es correcto y cumple con todos los requisitos solicitados. Todo debe entregarse en el reporte y funcionando físicamente en protoboard el **lunes 07/10/2019**.

4.1. Multiplicador decimal

Equivalente al 40 % del Segundo Examen Parcial

Utilizando dos display de 7 segmentos desplegar el producto de dos variables de 3 bits (cada una). Puede utilizar únicamente compuertas lógicas (AND, OR, NOT, XOR, NAND, XNOR) y 2 driver de display de 7 segmentos (74LS47). El resultado debe mostrarse en *base 10* sin utilizar los caracteres hexacecimales (0x0A, 0x0B, 0x0C, 0x0D, 0x0F).

4.2. Divisor decimal entero

Equivalente al 60 % del Segundo Examen Parcial

Para que esta sección tenga validez, el multiplicador (sección 4.1) debió haber sido implementado a cabalidad. El divisor decimal debe incluir una entrada de 4 bits para el dividendo y 2 bits para el divisor. El diseño debe incluir únicamente compuertas lógicas (AND, OR, NOT, XOR, NAND, XNOR) y 2 driver de display de 7 segmentos (74LS47). El resultado debe mostrarse en base 10 sin utilizar los caracteres hexadecimales (0x0A, 0x0B, 0x0C, 0x0D, 0x0F).