Открытый маршрут проектирования ASIC и статический временной анализ

Коршунов Андрей Владимирович доцент кафедры ПКИМС МИЭТ



План занятия

- 1) Режим занятия: лекция + демонстрация запуска программ
- 2) Повторение и самостоятельная работа после занятия в свободном режиме
- Принципы проектирования
- Логическая симуляция
- Логический синтез
- Временной анализ и ограничения
- Библиотека
- Реализация маршрута OpenLane



Принципы проектирования



Процесс проектирования ИС

 Преобразование спецификации в набор данных для изготовления

Проект ИС


| Point ≤ resolution ≤ 10 bit | Second Second



Проблемы, решаемые на одном уровне проектирования

Менее детализированное Синтез Оптимизация Верификация Требования нет выполнены? да

Процес проектирования предполагает многократное прохождение этапа синтеза и последующей верификации результата



Синтез:

- Ручной
- Автоматизированный
- Автоматический

Более детализированное представление



Методы верификации

Формальная верификация

 конструкция на разных уровнях проектирования имеет логически эквивалентную функцию

• Статический временной анализ

 Задержка пути рассчитывается как сумма задержек элементов без моделирования логики

Симуляция

□ Воспроизводится поведение объекта во времени

Эмуляция

 Использование устройства, которое работает как проверяемая система, подача тестовых векторов, проверка выходного сигнала

Прототипирование

Создание аппаратной реализации (обычно ПЛИС) проекта и его тестирование




Обобщенный маршрут





Традиционный маршрут RTL2GDS





Проблемы реального маршрута проетирования

- Новые виды верификации
 - Моделирование на уровне транзакций, использование утверждений (Transactions, assertions)
 - Статический анализ кода
- Анализ шумов, смешанные сигналы
- Разработка ограничений
- Учет трассировочных ресурсов
- Проектирование с учетом энергопотребления и целостности сигнала (SI)
- Сложная иерархическая планировка
- Проектирование для производства (DFT,DFM, DFY)



Проектные операции и средства

 Операции при проектировании СБИС можно разделить еще по типам действий независимо от уровня представления схемы

Средства синтеза

Средства верификации

DRC LVS ERC Логика Тайминг

Средства оптимизации

Производительность (performance), Мощность (power), Площадь (area) - PPA

Средства управления данными


Data management, Tool integration, Version management



Открытый маршрут



Кризис проектирования



- стоимость изготовления находилась примерно на одном уровне, либо росла в разумных пределах
- но стоимость РАЗРАБОТКИ кремния находится вне контроля.
- стоимость САПР (100k\$/year) + разработчики

Проектирование ASIC на передовых техпроцессах: Огромные барьеры стоимости, экспертизы, риска

Сложно оценить SWaP*, "PPA** своих проектных идей

Коммерческие решения:

- сложное ПО с 1000 команд
- Ориентация коммерческих заказчиков
- пользователь-эксперт
- множество ручных операций
- Попытки получить наилучший результат
 - size-weight-and-power
 - power-performance-area




Открытые маршруты

Инструмент	Поддержка	Временные рамки разработки	Текущая версия	Лицензия
qFlow	Р.Т. Эдвардс	2013 – н. вр.	1.4.98	GPL
OpenLANE	Сообщество разработчиков	2020 – н. вр.	02.00.18	Apache 2.0
Alliance/Coriolis	Сообщество разработчиков	1990 – н. вр.	28.10.2019	GPL, LGPL, Apache 2.0
SymbiFlow	Сообщество разработчиков	2018 – н. вр.	_	ISC

Камкин А.С., Смолов С.А., Чупилко М.М. Сравнение открытых маршрутов проектирования цифровой аппаратуры: qFlow, OpenLANE, Coriolis, SymbiFlow. Труды ИСП РАН, том 33, вып. 6, 2021 г., стр. 111-130

Несколько попыток собрать множество разнородных академических пакетов в единое решение, которое будет эффективно реализовывать: преобразование RTL-модели в топологию (GDS II)



В 2018 году инициатива DARPA по разработке новой экосистемы разработки электроники

В 2020 – OpenMPW от Google и Skywater для свободного выпуска чипов








Free Fabrication



OpenLane



Восемь запусков, 40 слотов в каждом шаттле, бесплатно для разработчиков полностью открытых проектов ИС и IP. SkyWater 130 нм PDK с открытым исходным кодом



OpenLane - компилятор RTL в GDS, на основе OpenROAD, аналог GNU компилятор ПО, но для аппаратуры!!.

Автоматическая генерация аппаратное представление без необходимости детализации. Запуск доступен для «всех»!



Проблемы с OpenSource

- Требуется определенные навыки работы с Linux, git и открытым ПО
- чем выше навыки разработки, тем лучше: управление OpenLane make, shell, python, tcl + json, yaml +
- знакомство с контейнеризацией/виртуализацией


Короткая версия инструкции по установке:

- Get Docker
- 2. Get Python 3.6
- 3. Get git
- 4. Get GNU Make
- 5. cd \$HOME
- 6. git clone https://github.com/The-OpenROAD-Project/OpenLane
- 7. cd OpenLane
- 8. make
- 9. make test или make mount
- 10. ./flow.tcl –design xtea

Полная версия инструкции по установке:

https://openlane.readthedocs.io/en/latest/getting_started/installation.html







Внутри OpenLane

1. Synthesis

- 1. yosys/abc Perform RTL synthesis and technology mapping.
- 2. opensta Performs static timing analysis on the resulting netlist to generate timing reports

2. Floorplaning

- 1. init_fp Defines the core area for the macro as well as the rows (used for placement) and the tracks (used for routing)
- 2. ioplacer Places the macro input and output ports
- 3. pdngen Generates the power distribution network
- 4. tapcell Inserts welltap and decap cells in the floorplan

3. Placement

- 1. Replace Performs global placement
- 2. Resizer Performs optional optimizations on the design
- 3. OpenDP Perfroms detailed placement to legalize the globally placed components

4. CTS

1. Tritoncts - Synthesizes the clock distribution network (the clock tree)

5. Routing

- 1. FastRoute Performs global routing to generate a guide file for the detailed router
- 2. TritonRoute Performs detailed routing
- 3. OpenRcx Performs SPEF extraction


6. Tapeout

- 1. Magic Streams out the final GDSII layout file from the routed def
- 2. KLayout Streams out the final GDSII layout file from the routed def as a back-up

7. Signoff

- 1. Magic Performs DRC Checks & Antenna Checks
- 2. KLayout Performs DRC Checks
- 3. Netgen Performs LVS Checks
- 4. cvc Performs Circuit Validity Checks

OpenLane Output



https://openlane.readthedocs.io/en/latest/reference/in teractive_mode.html



OpenROAD

- OpenLane не отдельный пакет! Это набор скриптов, предназначенный для максимальной автоматизации процесса использования сторонних открытых программ – и ключевая среди них OpenROAD

- OpenROAD – свободная реализация аналог **Verilog** таким систем как Innovus/IC Compiler + libraries,

- Два поддерживаемых режима – OpenLane

- и OpenROAD-flow-scripts – много, очень

много tcl

Open-Source PDKs

реальные:


Skywater130 - 130nm

GlobalFoundries180

учебные

Nangate45 - 45nm

ASAP7 - Predictive FinFET 7nm



Logic Synthesis



Автоматизированный синтез



Спецификация

Спецификация

Описание функционала

Схема должна включать освещение при нажатии кнопки или запрашивать подзарядку при низком заряде батареи

Nº	Описание параметра	Мин	Тип М	акс	Ед.
1.	Процесс	3.3	3V IO, S	AED 90r	nm
2.	Напряжение	1.08	1.2	1.32	В
3.	Температура	-40		125	0C
4.	Мощность			100	мВт
5.	Площадь			2	MKM ²
6.	Частота	1 ГГц			

Спецификация - это список целей, которые должны быть достигнуты в данном проекте.

Описание функционала (поведение) должно быть переведено на язык описания аппаратуры (HDL), понятный инструментам EDA.

Описание на уровне RTL используется в качестве <u>входных данных</u>

```
if button1_pressed
  if (battery_charge > 10)
   turn_on_light();
  else
   prompt_for_recharge();
```



Спецификация

Описание функционала

Схема должна включать освещение при нажатии кнопки или запрашивать подзарядку при низком заряде батареи

Nº	Описание параметра	Мин	Тип М	акс	Ед.
1.	Процесс	3.3	BV IO, S	AED 90r	nm
2.	Напряжение	1.08	1.2	1.32	В
3.	Температура	-40		125	₀C
4.	Мощность			100	мВт
5.	Площадь			2	MKM ²
6.	Частота	1 ГГц			

Характеристики зависят от условий работы (operating conditions)

Характеристики могут меняться в следствие

- Вариаций техпроцесса (Process)
- Изменения напряжения (Voltage)
- Изменения температуры (Temperature)

Необходим анализ работы проекта при различных комбинациях P, V, T (PVT corners)

- Fast , 1.08V, 125C
- Slow, 1.2V, 125C

Вариации техпроцесса: Fast (минимальные задержки), Slow (максимальные) и типичные



Проектные ограничения

Спецификация						
Описа	Описание функционала					
	Схема должна включать освещение при нажатии кнопки или запрашивать подзарядку при низком заряде батареи					
Nº	Описание параметра	Мин	Тип М	lакс	Ед.	
1.	Процесс	3.3	3V IO, S	AED 90ı	nm	
2.	Напряжение	1.08	1.2	1.32	В	
3.	Температура	-40		125	0C	
4.	Мощность			100	мВт	
5.	Площадь			2	MKM ²	
6.	Частота	1 ГГц				

Характеристика проекта обычно описываются через ограничения (design constraints)

Мощность ≤ 100 мВт Площадь < 2 мкм² Частота > 1 ГГц

Проектные ограничения описанные в специальном формате (SDC) являются входными данным для синтеза



Логическая схема

Цифровые стандартные ячейки









Сложнофункциональный (Intellectual property (IP)) блок

 Схема состоит из цифровых стандартных ячеек и IP-блоков Библиотеки стандартных ячеек и IP-блоков должны быть предоставлены как входные данные при синтезе





Данные для логического синтеза






Главные компромиссы оптимизации

Процесс проектирования схемы – компромисс между временными параметрами, мощностью и занимаемой схемой площадью

- Временная оптимизация
 - Цель: маленькие задержки
- Оптимизация мощности
 - Цель: низкая потребляемая мощность
- Оптимизация площади
 - □ Цель: маленькая площадь



Одинаковая функция: Y=a+b+c+d



Полная мощность:~6


Полная мощность:~5



Временной анализ и ограничения



Компромисс характеристик проекта (design trade-off)




 При автоматизированном синтезе обычно расчитывается задержка (вместо частоты)


Мощность ≤ 100 мВт Площадь < 2 мкм²

Частота > 1 ГГц **или** Задержка < 1 нс



Задержка пути






t _{rise}	10ps – 120ps
C _{load}	10fF – 50 fF


 $t_d \sim f(PVT) !$

Process: TT, FF, SS, etc.

Voltage: ∓10%

Temperature: -40 □ 125°C








Расчет задержки

Для выбранного PVT



Работоспосбность схемы может быть гарантирована только при отсутствии нарушений временных ограничений для всех путей и PVT углов!



Временные отчеты



Отчеты

```
manufacturability.rpt
metrics.csv
    11-cts_sta.clock_skew.rpt
    11-cts_sta.max.rpt
    11-cts_sta.min.rpt
    11-cts_sta.rpt
    11-cts_sta.tns.rpt
    11-cts_sta.wns.rpt
    13-cts_rsz_sta.area.rpt
    13-cts_rsz_sta.clock_skew.rpt
    13-cts_rsz_sta.max.rpt
    13-cts_rsz_sta.min.rpt
    13-cts_rsz_sta.power.rpt
    13-cts_rsz_sta.rpt
    13-cts_rsz_sta.slew.rpt
    13-cts_rsz_sta.tns.rpt
    13-cts_rsz_sta.wns.rpt
    13-cts_rsz_sta.worst_slack.rpt
-floorplan
    3-initial_fp_core_area.rpt
    3-initial_fp_die_area.rpt
-placement
    7-gpl_sta.clock_skew.rpt
    7-gpl_sta.max.rpt
    7-gpl_sta.min.rpt
    7-gpl_sta.rpt
    7-gpl_sta.tns.rpt
    7-gpl_sta.wns.rpt
    8-pl_rsz_sta.area.rpt
    8-pl_rsz_sta.clock_skew.rpt
    8-pl_rsz_sta.max.rpt
    8-pl_rsz_sta.min.rpt
    8-pl_rsz_sta.power.rpt
    8-pl_rsz_sta.rpt
    8-pl_rsz_sta.slew.rpt
    8-pl_rsz_sta.tns.rpt
    8-pl_rsz_sta.wns.rpt
    8-pl_rsz_sta.worst_slack.rpt
```

- 1. STA на всех основных этапах!
- 2. Основные метрики WNS/ TNS – worst/total negative slack
- 3. slack запас на выполнения ограничения Частота 1 ГГц / задержка 0,999 нс: **slack = 1 пс**
- 4. Одновременно анализируется мощность, площадь
- 5. Анализ проводится для нескольких PVT-углов

```
15-rt_rsz_sta.area.rpt
    15-rt_rsz_sta.clock_skew.rpt
    15-rt_rsz_sta.max.rpt
    15-rt_rsz_sta.min.rpt
    15-rt_rsz_sta.power.rpt
    15-rt_rsz_sta.rpt
    15-rt_rsz_sta.slew.rpt
    15-rt_rsz_sta.tns.rpt
    15-rt_rsz_sta.wns.rpt
    15-rt_rsz_sta.worst_slack.rpt
-signoff
-synthesis
    1-synthesis.AREA O.chk.rpt
    1-synthesis.AREA 0.stat.rpt
    1-synthesis_dff.stat
    1-synthesis_pre.stat
    2-syn_sta.area.rpt
    2-syn_sta.clock_skew.rpt
    2-syn_sta.max.rpt
    2-syn_sta.min.rpt
    2-syn_sta.power.rpt
    2-syn_sta.rpt
    2-syn_sta.slew.rpt
    2-syn_sta.tns.rpt
    2-syn_sta.wns.rpt
    2-syn_sta.worst_slack.rpt
```



Отчеты

В отчете расчитывается два времени:

- Arrival фактическое прохождение сигнала по схеме
- Определяется задержкой вентилей и цепей + [внешнее ограничение]
- Required требуемое:
- T setup [output] [uncertainty]

Startpoint: addr[3] (input port clocked by config_clk)
Endpoint: out (output port clocked by config clk)

Path Group: config clk

Path Type: max Corner: tt


nout	Cap	Slew	Delay	Time	Description
			0.00	0.00	clock config clk (rise edge)
			0.00	0.00	clock network delay (propagated)
			6.00	6.00 ^	input external delay
		0.03	0.02	6.02 ^	addr[3] (in)
2	0.00				addr[3] (net)
		0.03	0.00	6.02 ^	input4/A (sky130 fd sc hd clkbuf
		0.13	0.14	6.16 ^	input4/X (sky130 fd sc hd clkbuf
2	0.01				net4 (net)
		0.13	0.00	6.16 ^	101 /A (sky130 fd sc hd clkbuf 2
		0.12	0.20		101 /X (sky130 fd sc hd clkbuf 2
5	0.02				083 (net)
		0.12	0.00	6.36 ^	
		0.08	0.58		106 /X (sky130 fd sc hd mux4 1)
1	0.00				088 (net)
		0.08	0.00	6.94 v	107 /B (sky130 fd sc hd and2b 1)
		0.03	0.17		107 /X (sky130 fd sc hd and2b 1)
1	0.00				089 (net)
_		0.03	0.00	7.11 v	115 /A3 (sky130 fd sc hd o32a 1)
		0.06	0.31		115 /X (sky130 fd sc hd o32a 1)
1	0.01			,,,,,	
_		0.06	0.00	7 42 17	
		0.07	0.35		116 /X (sky130 fd sc hd mux2 1)
1	0.01	0.07	0.00	,.,, ,	036 (net)
_	0.01	0.07	0.00	7 77 17	117 /A (sky130 fd sc hd clkbuf 1
		0.03	0.10		117 /X (sky130 fd sc hd clkbuf 1
1	0.00	0.03	0.10	7.07 V	net25 (net)
_	0.00	0.03	0.00	7 07	
		0.03			output25/A (sky130_fd_sc_hd_buf_2
1	0.03	0.09	0.18	8.05 V	output25/X (sky130_fd_sc_hdbuf_2
1	0.03	0.09	0.00	0.05	out (net)
		0.09	0.00		out (out)
				0.05	data arrival time
			30.00	20.00	-1
			0.00		clock config_clk (rise edge)
					clock network delay (propagated)
			-0.25		clock uncertainty
			0.00		clock reconvergence pessimism
			-6.00		output external delay
			<u> </u>	23.75	data required time
				23.75	data required time
					data arrival time
				45.70	slack (MET)
				: 15.70	SIACK (ME.I)



Быстродействия и ограничения

• Основное ограничение

В синхронной схеме, сигналы на входах регистров долэны удовлетворять требованиям setup/hold




Если задержка (tpd) > T_{clock} то требование setup не соблюдается в точке В Если кратчайший путь (tcd) < t_{hold} то требование hold в DFF2

Харрис/Харрис – раздел 3.5!



Типы путей


Существует 4 типа путей в тактируемых схемах





Тактируемая схема

Для облегчения постановки ограничений, считается, что проект тактируется единым сигналом синхронизации.




Внешняя логика считается виртуальной, для того, чтобы использовать однообразные ограничения для всех частей схемы.



Ограничение быстродействия: Setup/Hold


Межрегистровые схемы ограничены периодом тактового сигнала и требованиями setup/hold регистров



Для расчета задержек схем на входах/выходах необходимо предоставить задержки виртуальной внешней логики.




Ограничение быстродействия: Пример





Ограничение быстродействия: Моделирование тактового сигнала

- Design Compiler считает что тактовый сигнал идеален
- Дерево синхронизации строится на этапе топологического проектирования
- Чтобы получить реалистичный проект, необходимо моделировать запаздывание тактового сигнала



Логическая схема





Схема после синтеза топологии




Пример моделирования неоднозначности тактового сигнала






Моделирование задержки тактового сигнала

- Задержка бывает двух типов:
 - Задержка источника: задержка тактового сигнала от его источника до входных портов схемы (полезна когда устройство генерации синхроимпульсов не является частью схемы)
 - □ Задержка цепей: средняя задержка распространения тактового сигнала внутри схемы





Моделирование тактового импульса





Комбинационные схемы


- Иногда схема не содержит в себе регистров
- И нет тактового сигнала





Комбинационные схемы (2)

- Комбинационная схема помещается в то же окружение, что и тактируемые схемы
- Для этого окружения определяется абстрактный тактовый сигнал, называемый виртуальным
- Заданием периода этого сигнала, задержек входов и выходов можно





Библиотека




Физическая структура стандартной ячейки (1)

- Топология стандартной ячейки полностью зависит от задач, решаемых при проектировании
- Из-за того, что уменьшение площади под разводку более выгодно, чем уменьшение размеров ячеек при минимизации размеров кристалла, то предпочтительнее проектировать ячейки, удобные для работы программы создания межсоединений.



Физическая структура стандартной ячейки : Unit Tile


- При размещение используется горизонтальная и вертикальная сетка
- Все ячейки библиотеки создаются кратными размеру «unit tile» ячейки






Физическая структура стандартной ячейки (2)

- Ячейки располагаются в рядах, рядом друг с другом.
- Одну группу ячеек (ряд) продолжает другая группа.
- Ячейки на соседних рядах переворачиваются с целью использования одной шины питания.





Физическая структура стандартной ячейки (3)



Параметр	Обозначение		
Высота ячейки	Н		
Ширина шины питания	W ₁		
Вертикальная сетка	W_2		
Горизонтальная сетка	W_3		
Высота N- кармана	W_4		



Физическая структура стандартной ячейки (4)

- Все вертикальные размеры в ячейках зафиксированы:
 - □ Высота ячейки
 - Высота N-кармана
 - Ширина шины
- Горизонтальный размер ограничен вертикальной сеткой
 - □ Ячейки должны быть кратны размерам сетки
- Размещение пинов очень важно для трассировки
 - □ Пины должны располагаться в вершинах сетки
 - Расстояние между пинами должно обеспечивать соединение без DRC ошибок



Результаты работы

- Два типа результатов:
 - Данные: views, файлы
 - Требуются для маршрута проектирования или процесса, в котором будут использоваться ячейки
 - Документация, отчеты и т.д.
 - Требуются людям, использующим библиотеку и которые уже знакомы с библиотекой



Необходимые данные для маршрута Код описания структуры ячейки Спецификация Модели логической структуры ячейки, содержащие логическую Моделирование описания функцию ячейки, пины, площадь, информация временных Логический синтез параметрах, мощности Используются для проектирования схем, получения информации о временных Формальная верификация (RTL Vs Gates) параметрах, мощности и оптимизации площади STA до топологии физической Модель структуры нет Библиотека ячейки (Abstract view): размер Удовл. временные ячеек ячейки. расположение пинов. ограничения? направление пинов Да Используются для физического синтеза Планировка, Модель физической структуры Размещение и трассировка ячейки : Оригинальная топология ячейки Формальная верификация Процесс Используется создания топологии (Layout vs.synthesized Netlist) проектироконечного проекта вания Моделирование после топологии закончен Описание ячейки: структуры Поведенческое описание (Verilog) и нет да на транзисторном уровне (SPICE) Удовл.временные Используется для моделирования ограничения? окончательного проекта на требуемом



уровне

Логическая модель ячейки

- Логическая модель ячейки создается путем ее характеризации
- Модель ячейки содержит
 - □ Имя ячейки, пины, направления пинов
 - Функциональность
 - Временные параметры
 - Параметры потребляемой мощности
 - Другие необходимые для EDA программы параметры
 - Емкости пинов
 - Ит.д.



Функциональность


Параметры

Цель характеризации

 При характеризации рассчитываются параметры ячейки (например: задержка, выходной ток) в зависимости от входных переменных: выходная нагрузка, входной фронт, и т.д.

 Характеризация проводится для различных комбинаций рабочих условий: процесс, напряжение, температура (называемых PVT

углами).





Спецификация и документация библиотек

Список ячеек

Требования быстродействия

- Скорость
- Площадь
- Мощность

Функциональность

Логика, Буферы, Инверторы, Триггеры, Мультиплексоры Нагрузочная способность

1x, 2x, 3x, ...

Для различных нагрузок

Краевые случаи


Процесс	TT	SS	FF
Напряжение питания [V]	1.0	0.9	1.1
Температура [°C]	25	125	-40



Процесс и окружающие условия

 Стандартные ячейки характеризуются по следующим параметрам

- Разброс питания
- Вариации процесса
- Температурный разброс





Условия характеризации

	pical - Typical		(V)	Примечание	
CCHT1500V CI	ypicai Typicai	25	1.2	Typical corner	
SSHT1p08v Slo	low - Slow	125	1.08	Slow corner	
FFLT1p32v Fa	ast - Fast	-40	1.32	Fast corner	
FFHT1p32v Fa	ast - Fast	125	1.32	High leakage corner	
SSLT1p32v Slo	low - Slow	-40	1.32		
SSLT1p08v Slo	low - Slow	-40	1.08		
Низкое напряжение					
TTNT0p80v Ty	pical - Typical	25	0.80	Low temperature corners	
SSHT0p70v Slo	low - Slow	125	0.70		
FFLT0p90v Fa	ast - Fast	-40	0.90		
FFHT0p90v Fa	ast - Fast	125	0.90		
SSLT0p90v Slo	low - Slow	-40	0.90		
SSLT0p70v Slo	low - Slow	-40	0.70		



Файл логической модели библиотечной ячейки

- Synopsys Liberty Format (.lib)
 - □ Библиотека (.lib) текстовый файл
 - Содержание:
 - Функция ячейки
 - Задержки
 - Rise/Fall времена
 - Площадь ячейки
 - Направления пинов
 - Емкости пинов
 - ИТ.Д.


```
library (Digital_Std_Lib) {
technology (cmos);
delay_model: table_lookup;
cell(AND2) {
 area: 2;
 pin(A) {
   direction: input;
 pin(B) {
   direction: input;
 pin(Z) {
   direction: output;
   function: "A*B";
   timing() {
       related_pin: "A";
       timing type: "combinational";
       cell rise(...) { values("1.0020, 1.1280"}
       rise_transition(...) { values("0.2069, 0.3315"}
       cell_fall(...) { values("1.0720, 1.2060"); }
       fall transition(...) { values("0.2187, 0.3333"); }
 } /* end of cell */
} /* end of library*/
```




Пример технологической библиотеки

Формат Liberty (*.lib)

```
cell ( OR2 4x ) {
                                            Название
    area : 8.000 ; ←
                                           Плошадь
   pin (Y) {
        direction : 2; ← 2 = выход; 1 = вход
        timing () {
            related pin : "A" ;
            timing sense : positive unate ;
            rise propagation (drive 3 table 1) {
                 values ("0.2616, 0.2711, 0.2831,..)
            rise transition (drive 3 table 2) {
              values ("0.0223, 0.0254, ...)
                                          Функция выхода
        function : "(A | B)";
       max capacitance : 1.14810 ;←KTO
       min capacitance: 0.00220;
   pin (A) {
        direction: 1;
                                     -Электрические
        capacitance : 0.012000;
                                     характеристики
```








Как связаны углы и ограничения?

- Пример вопроса с собеседования от Юрия Панчула:
 - С производства пришли два чипа. Мы знаем, что в одном есть небольшое нарушение по setup, а в другом небольшое нарушение по hold. Как можно вернуть их работоспосбность?



Маршрут характеризации






(Abstract) вид ячейки

Вид «Abstract» содержит только минимальное количество данных, необходимых для размещения и


трас





Содержимое (Abstract) вида

Вид «Abstract» содержит физическую информацию о стандартных и макро ячейках, необходимых для процесса размещения.





Library Exchange Format (LEF)

- LEF текстовый формат. Файл формата LEF
 содержит физическую абстрактную модель ячейки
 - Размеры ячейки
 - Геометрию пинов
 - Blockage области
 - Информация об антенна-эффекте у пинов

...

```
MACRO single_port_bbb
CLASS BLOCK:
FOREIGN single_port_bbb;
ORIGIN 00:
SIZE 774 BY 547:
SYMMETRY X Y R90:
PIN OUT
DIRECTION INPUT:
USE SIGNAL:
PORT
LAYER M3:
RECT 420.180 625.650 420.960 625.810 :
END
END OUT
OBS
LAYER M1;
RECT 0.000 0.000 774.000 547.000 :
END
END single_port_bbb
```

