
# Комбинационная логика на ПЛИС. Последовательностная логика на ПЛИС: схемы с тактовым сигналом и состоянием.




### Открытие проекта в Quartus

ИЛИ

В Quartus откройте в меню "File" → "Open Project..."











### Работа с проектом Quartus





### Генерация прошивки для ПЛИС


1. Запустите компиляцию проекта через кнопку "Start Compilation"





### Генерация прошивки для ПЛИС


2. Проверьте наличие ошибок и исправьте их





### Генерация прошивки для ПЛИС


2. Проверьте наличие ошибок и исправьте их





### Запись прошивки в ПЛИС


3. Нажмите на кнопку "Programmer"






### Запись прошивки в ПЛИС

4. В открывшемся окне нажмите на "Start"





### Упражнение с логическими элементами



Altera Cyclone IV EP4CE6 FPGA

Вывод результатов логических операций над входными воздействиями с кнопок на светодиоды.



### Упражнение с логическими элементами

```
module top
  input [3:0] key sw,
  output [3:0] led,
  // Exercise 1: Change the code below.
  // Assign to led [2] the result of AND operation
  assign led [2] = 1'b0;
```

```
endmodule
```

```
module top
  input [3:0] key sw,
  output [3:0] led,
  // Exercise 2: Change the code below.
  // Assign to led [3] the result of XOR operation
  // without using "^" operation.
  // Use only operations "&", "|", "~" and parenthesis
  assign led [3] = 1'b0;
endmodule
```



### Основные операции Verilog HDL

Символ	Назначение
{}	Конкатенация (concatenation)
+ - * /	Арифметические (arithmetic)
%	Модуль (modulus)
>>=<<=	Отношения (relational)
!	Логическое отрицание (logical NOT)
&&	Логическое И (logical AND)
	Логическое ИЛИ (logical OR)



### Основные операции Verilog HDL

Символ	Назначение						
==	Логическое равенство (logical equality)						
!=	Логическое неравенство (logical inequality)						
===	Идентичность (case equality)						
!===	Не идентичность (case inecuality)						
~	Побитовая инверсия (bit-wise NOT)						
&	Побитовое И (bit-wise AND)						
	Побитовое ИЛИ (bit-wise OR)						



### Основные операции Verilog HDL

Символ	Назначение
<b>&lt;&lt;</b>	Сдвиг влево (left shift)
>>	Сдвиг вправо (right shift)
<b>&lt;&lt;&lt;</b>	Циклический сдвиг влево (arithm. left shift)
>>>	Циклический сдвиг вправо (arithm. right shift)
?:	Тернарный оператор (ternary)



### Упражнение с логическими элементами

- 1. Присвойте led[2] результат операции И (AND).
- 2. Присвойте led[3] результат операции исключающего ИЛИ (XOR) без использования ее оператора.




### Упражнение с логическими элементами





## Упражнение с выводом буквы на семисегментный индикатор




Altera Cyclone IV EP4CE6 FPGA

Вывод статичных значений на семисегментый индикатор. Взаимодействие с семисегментым индикатором через кнопки.




### Семисегметный индикатор



	4-bit шина			7-сегментный индикатор							
Dec	3	2	1	0	а	b	С	d	е	f	g
0	0	0	0	0	1	1	1	1	1	1	0
1	0	0	0	1	0	1	1	0	0	0	0
2	0	0	1	0	1	1	0	1	1	0	1
3	0	0	1	1	1	1	1	1	0	0	1
4	0	1	0	0	0	1	1	0	0	1	1
5	0	1	0	1	1	0	1	1	0	1	1
6	0	1	1	0	1	0	1	1	1	1	1
7	0	1	1	1	1	1	1	0	0	0	0
8	1	0	0	0	1	1	1	1	1	1	1
9	1	0	0	1	1	1	1	1	0	1	1




### Семисегметный индикатор





### Семисегметный индикатор





# Упражнение с выводом буквы на семисегментный индикатор

```
module top
                                                         module top
  input [3:0] key_sw,
  output [3:0] led,
  output [7:0] abcdefgh,
                                                           // Exercise 2: Display letters of a 4-character word
                                                           // using this code to display letter of ChIP as an example
  output [3:0] digit,
                                                           reg [7:0] letter;
                                                           always @*
                                                            case (key sw)
                                                              4'b0111: letter = C;
  // Exercise 1: Display the first letters
  // of your first name and last name instead.
  assign abcdefgh =
                                                            endcase
  assign digit =
endmodule
                                                           assign abcdefgh = letter;
```



### Verilog HDL. Case

```
//многовходовые мультиплексоры и дешифраторы можно описывать через case
reg [3:0] c;
wire [1:0] option;
wire [7:0] a, b, c, d;
reg [7:0] e;
always @(a or b or c or d or option) begin
case (option)
 0: e = a;
 1: e = b;
2: e = c;
 3: e = d;
endcase
end
```




# Упражнение с выводом буквы на семисегментный индикатор

- 1. Выведите первые буквы своего имени и фамилии на семисегментный индикатор.
- 2. Выведите слово СНІР на семисегментный индикатор.



# Упражнение с выводом буквы на семисегментный индикатор





### Последовательностная логика







### Проблема вычислений в комбинационной логике.

Вычисления начинаются при изменении входов логики.

Как понять когда результат на выходе комбинационной логики будет готов для дальнейших вычислений?






### Contamination and propagation delays.

#### Contamination delay

Входы изменились, но на выходе результат пока что нестабильный.

#### Propagation delay

Стабильный результат на выходе комбинационной схемы.




#### Использование тактового сигнала.


Перед завершением вычислений выходные данные могут содержать случайные значения.

Как логике узнать когда результаты готовы и могут использоваться на следующем этапе вычислений?

Вычисления можно синхронизировать с помощью специального сигнала — сигнала тактирования.




### Последовательностная логика






### **D-триггер**






### **D-триггер.** Сигнал сброса






### **D-триггер.** Сигнал разрешения






### D-триггер. Verilog HDL



```
module my_reg
         input CLK,
         input RST,
         input EN,
         input D,
         output Q
reg OUT;
always @(posedge CLK) begin
   if(RST) OUT <= 1'b0; else OUT <= D;</pre>
end
assign Q = OUT;
endmodule
```




### **D-триггер.** Новый синтаксис



```
module my reg
         input CLK,
         input RST,
         input EN,
         input D,
         output Q
                            Использование ключевого
                             слова reg
reg OUT;
always @(posedge CLK) begin
   if(RST) OUT <= 1'b0; else OUT <= D;</pre>
end
assign Q = OUT;
                                 Использование конструкции
                                 If-else
endmodule
```



### Упражнение со счетчиком



#### Altera Cyclone IV EP4CE6 FPGA

Вывод значений счетчика на светодиоды. Использование кнопок для изменения направления счета.



### Упражнение со счетчиком

```
module top
                                                        module top
  reg [31:0] cnt;
                                                           wire key = key_sw [0];
  always @ (posedge clk or posedge reset)
   if (reset)
                                                           reg key r;
    cnt <= 32'b0;
                                                           always @ (posedge clk or posedge reset)
   else
                                                            if (reset)
    cnt <= cnt + 32'b1;
                                                             key_r <= 1'b0;
                                                            else
                                                             key r <= key;
  assign led = \sim cnt [27:24];
endmodule
                                                           wire key pressed = ~ key & key r;
```




endmodule

### Упражнение со счетчиком


- 1. Свободно запустите счетчик. Как изменить скорость мигания светодиодов?
- 2. Измените дизайн. Например, добавьте управление направлением счета кнопками.



## Упражнение со счетчиком







Altera Cyclone IV EP4CE6 FPGA

Управление мерцанием светодиодов и семисегментоного индикатора при помощи последовательностной логики и воздействий на кнопки управления на плате.

```
module top
(
    ...
);
...
reg [31:0] cnt;
always @ (posedge clk or posedge reset)
    if (reset)
    cnt <= 32'b0;
    else
    cnt <= cnt + 32'b1;
    wire enable = (cnt [22:0] == 23'b0);</pre>
```

endmodule


```
module top
wire button on = \sim key sw [0];
reg [3:0] shift reg;
always @ (posedge clk or posedge reset)
   if (reset)
    shift reg \ll 4'b0;
   else if (enable)
    shift_reg <= { button_on, shift_reg [3:1] };</pre>
 assign led = ~ shift reg;
```

endmodule




- 1. "Заставьте" светодиоды изменить направление мерцания.
- 2. Зациклите мерцание светодиодов.
- 3. Измените состояние семисегментного индикатора, "заставив" его поочередно зажигать светодиоды по кругу.









## Сдвиговый регистр










# Упражнение: вывод слова на семисегментый индикатор




Altera Cyclone IV EP4CE6 FPGA

Вывод слова на семисегментный индикатор при помощи последовательностной логики.



# Семисегметный индикатор



	4-bit шина				7-сегментный индикатор						
Dec	3	2	1	0	а	b	С	d	е	f	g
0	0	0	0	0	1	1	1	1	1	1	0
1	0	0	0	1	0	1	1	0	0	0	0
2	0	0	1	0	1	1	0	1	1	0	1
3	0	0	1	1	1	1	1	1	0	0	1
4	0	1	0	0	0	1	1	0	0	1	1
5	0	1	0	1	1	0	1	1	0	1	1
6	0	1	1	0	1	0	1	1	1	1	1
7	0	1	1	1	1	1	1	0	0	0	0
8	1	0	0	0	1	1	1	1	1	1	1
9	1	0	0	1	1	1	1	1	0	1	1



# Упражнение: вывод слова на семисегментый индикатор


```
module top
                                                        module top
  reg [7:0] letter;
                                                          reg [31:0] cnt;
  always @*
   case (shift reg)
                                                          always @ (posedge clk or posedge reset)
   4'b1000: letter = C;
                                                           if (reset)
                                                            cnt <= 32'b0;
   default: letter = E;
                                                           else
   endcase
                                                             cnt <= cnt + 32'b1;
  assign abcdefgh = letter;
                                                          wire enable = (cnt [22:0] == 23'b0);
endmodule
                                                        endmodule
```



- 1. Увеличьте частоту сигала enable, чтобы текст на семисегментном индикаторе был легко читаем и не мерцал.
- 2. Выведите на семисегментном индикаторе любое другое слово.
- 3. Закомментируйте строчку со словом default в конструкции case-endcase и попробуйте заново синтезировать дизайн; постарайтесь объяснить появившееся сообщения САПРа.



# Упражнение: вывод слова на семисегментый индикатор





## Спасибо за внимание.

