Буферизация (и handshaking)



ПРИ ПАРТНЕРСТВЕ

Занятие №9

19 ноября 2022







YADRO · MP




Илья КудрявцевПреподаватель Самарского университета


Концепция FIFO



Концепция FIFO



Концепция LIFO



Передача данных

- Синхронная передача
 - Данные передаются в каждом такте


S Data R

- С приостановкой передатчика
 - Сигнал Data valid




Data


- С приостановкой приёмника
 - Сигнал Stall



- Сигналы Valid и Stall
- Наличие буфера на стороне приёмника



Развязка приёмника и передатчика





- Приёмник принимает данные, даже если конечный потребитель не готов их принимать
 - Когда остановиться? Как исключить переполнение?


Варианты построения буфера


- Контейнер FIFO, сохраняющий порядок передачи
 - 4 сигнала (full, empty, put, get)

- Эластичный буфер
 - Каскад глубиной depth-1
 - Внутренние сигналы full/empty
- Сдвиговый регистр с параллельным выходом
 - Put: последовательный ввод
 - Get: Указатель очереди чтения
- Кольцевой буфер
 - Указатели чтения/записи
 - Логическая закольцовка
 - На основе RAM или регистров











Реализация буферов




- Похожая базовая структура
- Мультиплексоры и указатели чтения/записи осуществляют контроль данных

Классификация FIFO (с точки зрения режимов


- 1. С зависимыми операциями чтения и записи
- 2. С независимыми операциями чтения записи
 - Синхронные
 - Асинхронные



Синхронный FIFO (размер 4)



FIFO на основе RAM (циркулярный буфер)



```
module sync fifo
# (
  parameter data width = 4,
  parameter address width = 4,
  parameter ram depth = 16)
  output [data_width-1:0] data out,
            full,
  output
  output empty,
  input [data width-1:0] data in,
  input
         clk,
  input rst a,
  input wr_en,
  input rd en
```


```
//----internal register declaration
  logic [address width-1:0]
                                          wr pointer;
  logic [address width-1:0]
                                          rd pointer;
  logic [address width :0]
                                          status count;
  logic [data width-1:0]
                                      data_out;
  //----wr pointer pointing to write address
  always ff @ (posedge clk, rst a)
  begin
  if(rst a) wr pointer <= 0;
  else if (wr en) begin
                assert (full == 0) else $fatal(1, "%t : Overflow of a fifo", $time);
                data ram[wr pointer] <= data in;
               wr pointer <= wr pointer+1;
                end
  end
//----read from FIFO
  always ff @ (posedge clk, rst a)
  begin
  if(rst a) rd pointer <= 0;
  else if (rd en) begin
                assert (empty == 0) else $fatal(1,"%t : Underflow of a fifo", $time);
                data out <= data ram[rd pointer];
                rd pointer <= rd pointer+1;
                end
  end
```

```
//----Status pointer for full and empty checking
   always ff @ (posedge clk,rst a)
  begin
   if(rst a) status count <= 0;
   else begin
   if (wr en && !rd en && status count != ram depth)
         status count <= status count + 1;
   else if (rd en && !wr en && (status count != 0))
   status count <= status count - 1;
       end
   end // always @ (posedge clk,posedge rst a)
   assign full = (status count == (ram depth));
   assign empty = (status count == 0);
endmodule // sync fifo
```


Синхронный FIFO (с пустым тактом)




Синхронный FIFO (переполнение)



Синхронный FIFO (верификация)




Синхронный FIFO (чтение пустого буфера)




Синхронный FIFO (модификация)

```
assign full = (status count == (ram depth));
assign empty = (status count == 0);
assign full = (status count >= ram depth-1);
assign empty = (status count <= 1);
if (rst a) wr pointer <= 0;
else if (wr_en) begin
               assert (full == 0) else $fatal(1, "%t : Overflow of a fifo", $time);
if(rst a) wr pointer <= 0;
else if (wr en) begin
              assert (status count <= ram depth) else $fatal(1, "Overflow of a fifo");
```

Синхронный FIFO (после модификации)




Синхронный FIFO (после модификации)




Проблема: последний записанный элемент не считывается!

Handshaking




Вариант с приостановкой приёма




- Один сигнал STALL/GO отправляется передатчику
 - STALL=0 (G0) передатчик может передавать
 - STALL=1 (STALL) передатчик должен ждать
 - Передатчик реагирует на изменения в сигнале приёмника
- Data valid (не показано) активируется при наличии передаваемых данных

Вариант с приостановкой приёма




Вариант с приостановкой приёма




- STALL должен быть выставлен достаточно рано, чтобы:
 - Не потерять передаваемую информацию
- GO должен быть выставлен достаточно поздно, чтобы:
 - Успеть прочитать ранее принятые данные
- Минимальный объём буфера для обеспечения обмена без потерь данных должен покрывать временные затраты на передачу STALL&GO


Конвейер vs эластичный буфер





В течение Round-trip Time (RTT) передатчик «слеп». Передатчик получает информацию от приёмника после начала передачи

- Отправитель следит за наличием мест в буфере приёмника
 - Число свободных мест называется кредитами
 - Кредитный счётчик считает кредиты
- Если число кредитов > 0 отправитель может посылать новое слово
 - Число кредитов декрементируется с каждой передачей
- Когда в буфере приёмника освобождается место, отправителя уведомляют для инкремента счётчика












Throughput = 3/3









- Число регистров, через которые проходят данные и кредиты определяют длину кредитного контура
 - 100% пропускная способность гарантируется, если число ячеек в буфере равно числу регистров в кредитной петле.
- Изменение числа кредитов может изменить пропускную способность «на лету»
 - Потери отсутствуют при любом размере буфера > 0.
 - Cxeмa Stall and Go требует, как минимум на одну ячейку больше


Эластичный буфер




Эластичный буфер



Эластичный буфер




Skid - buffer




Буферы с нулевой задержкой


Асинхронный FIFO




Асинхронный FIFO (размер 4)





Fall-Through FIFO





Circuitry of 4×5 Fall-Through FIFO












Генератор FIFO (Vivado)



Генератор FIFO (Vivado)

