Введение в маршрут проектирования и упражнения с комбинационной логикой. Testbench для комбинационной логики.



ПРИ ПАРТНЕРСТВЕ

Александр Силантьев

Руководитель лаборатории ЦКП МИЭТ







YADRO · MP



#### Александр Силантьев

#### Руководитель лаборатории ЦКП МИЭТ

Окончил МИЭТ в 2014 году


12 летний опыт инженерной деятельности


Старший преподаватель института МПСУ МИЭТ.


Организатор первого в России инженерного хакатона по микроэлектронике и системам на кристалле.

С 2014 года организатор семинаров, школ и олимпиад по популяризации электроники среди студентов и школьников


# Микросхемы малой степени интеграции









#### Cxeмa intel 4004




#### Схема intel 4004



## Схема блока аппаратного шифрования AES





#### Управление сложностью в микроэлектронике



#### HDL

HDL – Hardware Description Language





HDL. Выбор

# SystemVerilog Verilog VHDL

#### Verilog HDL. История

Verilog был разработан компанией Gateway Design Automation в 1984 году как фирменный язык для симуляции логических схем.

В 1989 году Gateway приобрела компания Cadence, и Verilog стал открытым стандартом в 1990 году под управлением сообщества Open Verilog International.


Язык стал стандартом IEEE в 1995 году.

В 2005 году язык был расширен для упорядочивания и лучшей поддержки моделирования и верификации систем.


Эти расширения были объединены в единый стандарт, который сейчас называется SystemVerilog(стандарт IEEE 1800-2009).



# Комбинационная логика



а	b	out
0	0	0
0	1	0
1	0	0
1	1	1




а	b	out
0	0	0
0	1	1
1	0	1
1	1	1




а	b	out
0	0	0
0	1	1
1	0	1
1	1	0

in	out
0	1
1	0

module




module top



```
module top (

input clk,
input a,
input b,
output q
);
```




```
module top (


input clk,
input a,
input b,
output q

);


wire c;
```




```
module top (
         input
                            a,
         input
                            b,
                            clk,
         input
         output
                            q
);
wire c;
assign c = a;
endmodule
```



```
module top (
                            clk,
         input
         input
                            a,
         input
                            b,
         output
                            q
);
wire c;
assign c = a \& b;
endmodule
```



```
module top (
         input
                            clk,
         input
                            a,
         input
                            b,
         output
                            q
);
wire c;
// Это комментарий, он ничего не изменяет
assign c = a \& b;
endmodule
```



```
module top (
                           clk,
         input
         input
                           a,
         input
                           b,
                              // двунаправленный сигнал, используется для внешних контактов микросхем
         inout
wire c;
// Это комментарий, он ничего не изменяет
assign c = a \& b;
endmodule
```

```
module top (
                             clk,
         input
         input
                             a,
         input
                             b,
         output
                             q
);
wire [3:0] c; // 4-х проводная шина
wire [3:0] d;
assign c = d;
endmodule
```

```
module top (
         input
                           clk,
         input
                            a,
         input
                            b,
         output
                           q
);
wire [3:0] c, d; // объявление нескольких проводов одинаковой разрядности
assign c = d;
endmodule
```

```
module top (
         input
                            clk,
         input
                            a,
         input
                            b,
         output
                            q
);
wire [3:0] c;
wire [8:0] d;
assign q = d[3]; // можно присвоить нужный бит.
endmodule
```

```
module top (
         input
                            clk,
         input
                            a,
         input
                            b,
         output
                            q
);
wire [3:0] c;
wire [8:0] d;
assign q = d[3]; // можно присвоить нужный бит.
endmodule
```

```
module top (
         input
                            clk,
         input
                            a,
         input
                            b,
         output
                            q
);
wire [3:0] c;
wire [8:0] d;
assign c = d[7:4]; // можно назначить нужные биты другому проводу.
endmodule
```

```
module top (
         input
                           clk,
         input
                           a,
         input
                           b,
         output
                           q
wire [3:0] c;
wire [8:0] d;
assign q = d[c]; // можно назначить номер бита определяемой шиной.
endmodule
```

```
module top (
         input
                            clk,
         input
                            a,
                            b,
         input
         output
                            q
);
wire [3:0] c;
wire [7:0] d [0:24]; // массив из двадцатипяти 8-битных шин
assign c = d[14][7:4]; // подключение 4 бит из 14 шины массива шин.
endmodule
```

```
      module top (
      input
      clk,

      input [8:0] a, // входные и выходные порты модуля могут быть многоразрядными шинами.
      input b,

      output [3:0] q
      );

      assign q = a[7:4]; endmodule
      endmodule
```

#### Формат описания чисел Verilog HDL

```
wire [10:0] a = 7; //32-х битное десятичное число, которое будет "обрезано" до 11 бит wire [10:0] b = 'd7; //11-ти битное десятичное число wire [10:0] b = 11'd7; //11-ти битное десятичное число wire [3:0] c = 4'b0101; //4-х битное двоичное число wire [3:0] d = 8'h7B; //8-ми битное шестнадцатеричное число 7В wire [47:0] e = 48'hEFCA7ED98F; //48-ми битное шестнадцатеричное число
```

wire signed [10:0] b = -11'd7; //11-ти битное отрицательное десятичное число

# Основные операции Verilog HDL

Символ	Назначение
{}	Конкатенация (concatenation)
+ - * /	Арифметические (arithmetic)
%	Модуль (modulus)
>>=<<=	Отношения (relational)
!	Логическое отрицание (logical NOT)
&&	Логическое И (logical AND)
	Логическое ИЛИ (logical OR)

# Основные операции Verilog HDL

Символ	Назначение
==	Логическое равенство (logical equality)
!=	Логическое неравенство (logical inequality)
===	Идентичность (case equality)
!===	Не идентичность (case inecuality)
~	Побитовая инверсия (bit-wise NOT)
&	Побитовое И (bit-wise AND)
	Побитовое ИЛИ (bit-wise OR)

# Основные операции Verilog HDL

Символ	Назначение
<<	Сдвиг влево (left shift)
>>	Сдвиг вправо (right shift)
<<<	Циклический сдвиг влево (arithm. left shift)
>>>	Циклический сдвиг вправо ( <u>arithm</u> . right shift)
?:	Тернарный оператор (ternary)


```
module top (


input clk,

input a,


input b,

output q
```






```
module top (
         input
                             clk,
         input
                             a,
                             b,
         input
         output
                             q
wire [1:0] c; // Многобитный сигнал (шина)
assign c = \{a,b\}; // Конкатенация
assign q = c[0]; // Обращение к биту
endmodule
```



```
module top (
         input
                            clk,
         input
                            a,
         input
         output
);
wire [1:0] c; // Многобитный сигнал (шина)
assign c = {a,b}; // Конкатенация
assign q = c;
endmodule
```



#### Verilog HDL. Сложение и вычитание

```
module simple add sub (
    input [7:0] operandA, operandB //два входных 8-ми битных операнда
    output [8:0] out sum, out dif // Выходы для арифметических операций имеют дополнительный 9-й
бит переполнения
//Максимальное 8-ми битное безнаковое число 255. При сложении 255 + 255 получится 510 которое можно
представить минимум 9-ю битами.
assign out sum = operandA + operandB;
assign out dif = operandA - operandB;
//Если сделать выход сумматора 8-ми битным то случится переполнение и результат сложения 255 + 3 будет
равен 2.
endmodule
```

#### Verilog HDL. Операции над знаковыми данными

```
module simple_add_sub (
    input_signed [7:0] operandA, operandB //два входных знаковых 8-ми битных операнда
    output signed [8:0] out_sum, out_dif // Выходы для арифметических операций имеют
дополнительный 9-й бит переполнения
// для корректного выполнения знаковых операция. Операнды и результат должны быть объявлены как signed
);
//Минимальное 8-ми битное знаковое число -128. Максимальное 8-ми битное знаковое число 127. При
сложении -128 + 127 получится -1.
assign out_sum = operandA + operandB;
assign out_dif = operandA - operandB;
endmodule
```

## Verilog HDL. Умножение и деление

```
module simple add sub (
    input [7:0] operandA, operandB //два входных 8-ми битных операнда
    output [15:0] out mul, out div, out rem // Для умножения чтобы избежать переполнения выходная
разрядность должна быть не меньше чем сумму разрядностей операндов для беззнакового случая и сумма
разрядностей операндов для знакового. Для данного случая это 16 бит и 16 бит.
assign out mul = operandA * operandB; // Умножение 8 * 8 = 64
assign out div = operandA / operandB; // Деление 16 / 3 = 5 Округление до целого числа вниз
assign out rem = operandA % operandB; // Остаток от деления 16 % 3 = 1
//ВАЖНО. Использование операций деления и остатка от деления не используется в синтезируемом коде
только для симуляции. Так как дает очень сложную реализацию по площади и очень плохими таймингами.
Например в процессорах деление реализуется итерационными алгоритмами.
endmodule
```

## Verilog HDL. Логические и арифметические сдвиги

endmodule

```
module simple add sub (
    input [7:0] operandA, operandB //два входных 8-ми битных операнда
    output [7:0] out sll, out slr, out sar //Выходы для операций сдвига
//логический сдвиг влево на значение в operandB.
assign out sll = operandA << operandB;</pre>
// пример: на сколько сдвигать определяется 3-мя битами второго операнда. Например <u>operandA</u> =
8'b1010_1110 operandB = 8'b0000_0011 тогда out_slr = 8'b0001_0101
assign out slr = operandA >> operandB[2:0];
//арифметический сдвиг вправо (сохранение знака числа) Например operandA = 8'b1111_1100 тогда out_sar =
8'b1111 1111
assign out sar = operandA >>> 3;
```

## Verilog HDL. Битовые логические операции

```
module simple_add_sub (
    input [7:0] operandA, operandB //два входных 8-ми битных операнда
    output [7:0] out_bit_and, out_bit_or, out_bit_or, out_bit_not
);

assign out_bit_and = operandA & operandB; //8'b0011_1101 & 8'b1010_0110 = 8'b0010_0100
assign out_bit_or = operandA | operandB; //8'b0011_1101 | 8'b1010_0110 = 8'b1011_1111
assign out_bit_or = operandA ^ operandB; //8'b0011_1101 ^ 8'b1010_0110 = 8'b1001_1011
assign out_bit_not = ~operandA; // ~8'b0011_1101 = 8'b1100_0010
```

endmodule

#### Verilog HDL. Булевые логические операции


```
module simple_add_sub (
    input [7:0] operandA, operandB //два входных 8-ми битных операнда
    output out_bool_and, out_bool_or, out_bool_not
);


assign out_bool_and = operandA && operandB; //8'b0011_1101 && 8'b1010_0110 = 1'b1
assign out_bool_or = operandA || operandB; //8'b0011_1101 || 8'b1010_0110 = 1'b1
assign out_bool_not = !operandA; // !8'b0011_1101 = 1'b0
endmodule
```

## Verilog HDL. Операции свертки

```
module simple add sub (
    input [7:0] operandA,
    output out reduction and, out reduction or, out reduction xor
);
//Операции выполняются между битами внутри одной шины
assign out reduction and = &operandA; //&8'b0011_1101 = 1'b0
assign out reduction or = |operandA; //|8'b0011_1101 = 1'b1
assign out redution xor = ^operandA; // ^8'b0011 1101 = 1'b1
endmodule
```

## Verilog HDL. Мультиплексор





## Verilog HDL. Операции сравнения

```
module simple add sub (
    input [7:0] operandA, operandB
    output out eq, out ne, out gt, out lt, out ge, out le
);
assign out eq = operandA == operandB;
assign out ne = operandA != operandB;
assign out ge = operandA >= operandB;
assign out le = operandA <= operandB;</pre>
assign out gt = operandA > operandB;
assign out It = operandA < operandB;</pre>
```

#### endmodule

# Verilog HDL. Тип reg

```
module top (

input clk,

input [8:0] a,

input b,

output [3:0] q
```

// reg используют при поведенческом (behavioral) описании схемы. Если регистру постоянно присваивается значение комбинаторной (логической) функции, то он ведет себя точно как провод (wire). Если же регистру присваивается значение в синхронной логике, например по фронту сигнала тактовой частоты, то ему, в конечном счете, будет соответствовать физический D-триггер или группа D-триггеров. D-триггер — это логический элемент способный запоминать один бит информации.

reg [3:0] c;

endmodule

# Verilog HDL. Тип reg

## Verilog HDL. Блок always

```
module top (
         input
                           clk,
                [8:0]
         input
                           a,
         input
                           b,
         output reg [3:0]
//Присвоение в блоке always возможно только для сигналов типа reg!!!!
always @(*) begin
         q = !a[7:4];
end
endmodule
```

## Verilog HDL. Блок always

```
//Связанные между собой выражения превратятся в общую цепь комбинационной логики wire [3:0] a, b, c, d, e; reg [3:0] f, g, h, j; always@(*) begin f = a + b; g = f \& c; h = g \mid d; j = h - e; end
```

## Verilog HDL. Блок always

```
//Связанные между собой выражения превратятся в общую цепь комбинационной логики wire [3:0] a, b, c, d, e; reg [3:0] f, g, h, j; always@(*) begin j = (((a + b) & c) | d) - e; end
```

# Verilog HDL. If-else


```
//можно описывать мультиплексоры с помощью if-else а не тернарного оператора reg [3:0] c; always @(a or b or d) begin if (d) begin c = a & b; end else begin c = a + b; end end
```


## Verilog HDL. Case

```
//многовходовые мультиплексоры и дешифраторы можно описывать через case
reg [3:0] c;
wire [1:0] option;
wire [7:0] a, b, c, d;
reg [7:0] e;
always @(a or b or c or d or option) begin
case (option)
 0: e = a;
 1: e = b;
 2: e = c;
 3: e = d;
endcase
end
```

## Verilog HDL. Иерархия модулей


#### endmodule





# Verilog HDL. Иерархия модулей


```
module top (
           input
                       a, b, c,
           output
wire n1;
and_3 andgate (
           .a(a), .b(b),
           .c(c), .y(n1)
inv inverter (
           .a(n1), .y(y)
endmodule
```




**Имя** подключаемого **модуля** (and\_3, inv)

**Название примитива**. Например, нам может понадобиться 3 копии модуля and\_3. Тогда мы сможем подключить 3 экземпляра модуля and\_3, используя различные наименования для прототипов (andgate\_1, andgate\_2 ...) Символ **точка**, перед наименованием порта отсылает к реальному порту подключаемого модуля. **В скобках** обозначается , куда будут подключаться сигналы в top-модуле

## Верификация и симуляция





## Симуляция. Инструменты для задания

Бесплатный симулятор Icarus Verilog, который хотя и не поддерживает весь SystemVerilog, но поддерживает Verilog 2005 с некоторыми элементами SystemVerilog, достаточных для решения наших задач.

GTKWave, программой для работы с временными диаграммами. Для первых десяти задач GTKWave нам не понадобится, но его стоит установить вместе с Icarus Verilog на будущее.



## Icarus Verilog

Icarus Verilog – среда для поведенческого моделирования цифровых схем, описанных на языке Verilog;

Icarus Verilog – свободное (открытое) и кроссплатформенное ПО;

Icarus Verilog – инструмент командной строки (не имеет графического интерфейса пользователя).



#### Icarus Verilog. Установка

Под Linux Icarus Verilog и GTKWave ставится "sudo apt-get install verilog gtkwave".

Версия Icarus Verilog и GTKWave для Windows здесь.

Важно! При установке выставить флаг о добавлении Icarus в path Windows.

Если у вас под Windows что-то не работает, проверьте, какие директории стоят у вас в path.

Установка в консоли с помощью программы brew: brew install icarusverilog.




## Инструменты для задания. Запуск упражнений.

В зависимости от операционной системы запускаете скрипт:

- run\_all\_using\_iverilog\_under\_linux\_or\_macos\_brew.sh
- run\_all\_using\_iverilog\_under\_windows.bat



## Симулятор. GTKwave.



#### Среда тестирования

Среда тестирования (testbench) – это модуль на HDL, который используется для тестирования другого модуля, называемого тестируемое устройство (device under test, DUT). (Некоторые программы разработки называют тестируемый модуль unit under test, UUT.)

Среда тестирования содержит операторы для генерации значений, подаваемых на входы DUT и, в идеале, также и для проверки, что на выходе получаются правильные значения.

Наборы входных и желаемых выходных значений называются тестовыми векторами.



Директива timescale устанавливает квант времени моделирования;

Шапка модуля testbench не содержит сигналов;

Тестируемый модуль подключается внутрь testbench;

```
`timescale 1ns/1ps
    module testbench ();
      reg clk;
      reg rst;
      reg enable;
      wire [7:0] counter;
10
11
      counter UUT
      .clk (clk),
      .en (enable),
14
15
      .rst (rst),
      .counter (counter)
16
17
      );
18
19
20
      always
      #5 clk = \sim clk;
22
      end
23
```

Директива timescale устанавливает квант времени моделирования;

Шапка модуля testbench не содержит сигналов;

Тестируемый модуль подключается внутрь testbench;

```
timescale 1ns/1ps
    module testbench ();
      reg clk;
      reg rst;
      reg enable;
      wire [7:0] counter;
10
11
      counter UUT
      .clk
               (clk),
               (enable),
14
      .en
15
               (rst),
      .rst
16
      .counter (counter)
17
      );
18
19
20
      always
      #5 clk = \simclk;
22
      end
23
```

Директива timescale устанавливает квант времени моделирования;

Шапка модуля testbench не содержит сигналов;

Тестируемый модуль подключается внутрь testbench;

```
`timescale 1ns/1ps
   _ module testbench ();
      reg clk;
      reg rst;
      reg enable;
      wire [7:0] counter;
10
11
      counter UUT
      .clk
               (clk),
               (enable),
14
      .en
15
                (rst),
      .rst
16
      .counter (counter)
17
      );
18
19
20
      always
      #5 clk = \simclk;
22
      end
23
```

Директива timescale устанавливает квант времени моделирования;

Шапка модуля testbench не содержит сигналов;

Тестируемый модуль подключается внутрь testbench;

```
`timescale 1ns/1ps
    module testbench ();
      reg clk;
      reg rst;
      reg enable;
      wire [7:0] counter;
10
      counter UUT
      .clk
                (clk),
                (enable),
14
       .en
15
                (rst),
      .rst
      .counter (counter)
16
17
      );
18
19
20
      always
      #5 clk = \simclk;
22
      end
23
```

Директива timescale устанавливает квант времени моделирования;

Шапка модуля testbench не содержит сигналов;

Тестируемый модуль подключается внутрь testbench;

```
`timescale 1ns/1ps
    module testbench ();
      reg clk;
      reg rst;
      reg enable;
      wire [7:0] counter;
10
11
      counter UUT
      .clk
               (clk),
               (enable),
14
      .en
15
               (rst),
      .rst
16
      .counter (counter)
17
      );
18
      always
        #5 clk = \simclk:
22
      end
23
```

С помощью блока «initial» и «#» можно задавать сигналам типа reg меняющиеся во времени значения;

Конструкция «\$finish;» указывает симулятору на то, что пора завершить моделирование.

```
initial begin
           Initial values
        clk
               = 0;
        rst
               = 0;
        enable = 0;
31
        // Reset
32
        #20
        rst = 1;
        #20
34
        rst = 0;
36
        #20
37
        // Set enable
38
        enable = 1;
        #10
        enable = 0;
        #30
43
        enable = 1;
45
        #10
        enable = 0;
47
        #40
        enable = 1;
49
        #10
50
        enable = 0;
51
52
        // Reset again
53
        #20
        rst = 1;
        #20
        rst = 0;
57
        #20
58
        $finish;
      end
```

Для вывода результатов моделирования «наружу» предлагается 2 способа:

Конструкция «\$monitor();» позволяет выводить в текстовую консоль сообщение при изменении указанных в ней сигналов;


Конструкции «\$dumpfile();» и «\$dumpvars();» позволяют записывать лог моделирования в файл .vcd.

```
PS C:\Users\Conf\Seafile\Teaching\ПЦУ\iverilog> vvp test
VCD info: dumpfile out.vcd opened for output.

0 x
20 0
65 1
105 2
155 3
180 0
```

## Запуск Работа с файлами .vcd

Для просмотра файлов .vcd существует открытая утилита GTKWave





#### Упражнения. Testbench

```
module testbench();
  logic a, b, o;
  int i, j;
  xor gate using mux inst (a, b, o);
  initial
    begin
      for (i = 0; i \le 1; i++)
      for (j = 0; j \le 1; j++)
      begin
       a = i;
        b = j;
        # 1;
```

```
$display ("TEST %b ^ %b = %b", a, b, o);
       if (o !== (a ^ b))
        begin
           $display ("%s FAIL: %h EXPECTED", ` FILE , a ^ b);
           $finish;
         end
     end
     $display ("%s PASS", ` FILE );
     Sfinish;
   end
endmodule
```

# Упражнения. Скрипт

```
#!/bin/sh
rm -rf log.txt
for f in *.v
do
      iverilog -g2005-sv f >> log.txt 2>&1 
   && vvp a.out >> log.txt 2>&1
   # gtkwave dump.vcd
done
rm -rf a.out
grep -e PASS -e FAIL -e error log.txt
```



#### Упражнения. Лог

```
TEST \sim 0 = 1
p005 mux gates.v PASS
                                                                   TEST \sim 1 = 0
p005 mux gates.v:127: $finish called at 8 (1s)
                                                                   p008 not gate using mux.v PASS
TEST d { a b c d } sel 0 y a
                                                                   p008 not gate using mux.v:60: $finish called at 2 (1s)
TEST d { a b c d } sel 1 y b
                                                                   TEST 0 & 0 = 0
TEST d { a b c d } sel 2 y c
                                                                   TEST 0 & 1 = 0
TEST d { a b c d } sel 3 y d
                                                                   TEST 1 & 0 = 0
TEST d { 7 a 3 x } sel 0 y 7
                                                                   TEST 1 & 1 = 1
TEST d { 7 a 3 x } sel 1 y a
                                                                   p009 and gate_using_mux.v PASS
TEST d { 7 a 3 x } sel 2 y 3
                                                                   p009 and gate using mux.v:63: $finish called at 4 (1s)
TEST d \{ 7 a 3 x \} sel 3 y x
                                                                   TEST 0 \mid 0 = 0
p006 mux 2n using muxes n.v PASS
                                                                   TEST 0 | 1 = 1
p006 mux 2n using muxes n.v:103: $finish called at 8 (1s)
                                                                   TEST 1 | 0 = 1
TEST d { a b c d } sel 0 y a
                                                                   TEST 1 | 1 = 1
TEST d { a b c d } sel 1 y b
                                                                   p010 or_gate_using_mux.v PASS
TEST d { a b c d } sel 2 y c
                                                                   p010 or gate using mux.v:64: $finish called at 4 (1s)
TEST d { a b c d } sel 3 y d
                                                                   TEST 0 ^0 = 0
TEST d { 7 a 3 x } sel 0 y 7
                                                                   TEST 0 ^{1} 1 = 1
TEST d \{ 7 a 3 x \} sel 1 y a
                                                                   TEST 1 ^{\circ} 0 = 1
TEST d { 7 a 3 x } sel 2 y 3
                                                                   TEST 1 ^{1} 1 = 0
TEST d \{ 7 a 3 x \} sel 3 y x
                                                                   p011 xor gate using mux.v PASS
p007 mux using narrow data muxes.v PASS
                                                                   p011 xor gate using mux.v:72: $finish called at 4 (1s)
p007 mux using narrow data muxes.v:97: $finish called at 8 (1s)
```

## Упражнения

Нужно выполнить 17 упражнений из директории day\_1

Все упражнения проверяются автоматически. Смотрите лог симуляции.

В зависимости от операционной системы запускаете скрипт:

- run\_all\_using\_iverilog\_under\_linux\_or\_macos\_brew.sh
- run\_all\_using\_iverilog\_under\_windows.bat

