Etapa 3 – Acondicionamiento de señal e interfaz analógica para el ADC del micro-ohmímetro

Edward Andrés Pacheco Jurado
2222236
A1A

Joseph Thomas Albarracin Contreras
2220415
A1B

***Resumen*—En este informe se presenta el diseño y la validación mediante simulación de la tercera etapa de un micro-ohmímetro, correspondiente al acondicionamiento de la señal proveniente del amplificador diferencial antes de su entrega al convertidor analógico-digital. La etapa recibe la señal V_{OUT_AMP} de la Etapa 2, cuyo rango simulado para R_{DUT} entre $1\,\mathrm{m\Omega}$ y $1\,\Omega$ es de $1{,}656\,62\,\mathrm{V}$ a $3{,}254\,62\,\mathrm{V}$. La implementación conserva una arquitectura sencilla formada por un filtro RC de entrada ($1\,\mathrm{k\Omega}$ y $1\,\mu\mathrm{F}$), un buffer basado en OPA391, una resistencia serie de $100\,\Omega$, un capacitor de $10\,\mathrm{nF}$ en la entrada del ADC y dos diodos 1N4148 de protección hacia los rieles. Mediante una simulación Bias Point y un barrido DC de R_{DUT} se verificó que V_{BUF_ADC} y V_{ADC_IN} siguen prácticamente sin modificación la señal de la etapa diferencial. Para los extremos del rango, la diferencia observada fue del orden de $10\,\mu\mathrm{V}$. Estos resultados constituyen el cierre de la validación DC de la etapa, mientras que las pruebas AC, transitorias y de interacción detallada con el ADC quedan identificadas como verificaciones posteriores.**

***Index Terms*—Micro-ohmímetro, acondicionamiento de señal, OPA391, filtro RC, AD7124-4, OrCAD PSpice, medición Kelvin.**

I. ACONDICIONAMIENTO DE SEÑAL PARA EL ADC

I-A. Introducción

La tercera etapa del micro-ohmímetro recibe la señal generada por el amplificador diferencial de la Etapa 2 y tiene como función entregarla al sistema de adquisición manteniendo su nivel DC y proporcionando una interfaz eléctrica adecuada. La Etapa 2 se considera previamente cerrada y validada mediante simulación, por lo que esta etapa no modifica su ganancia ni su referencia intermedia. En particular, la señal de entrada oficial es V_{OUT_AMP}, con valores obtenidos en el barrido de R_{DUT} entre $1\,\mathrm{m\Omega}$ y $1\,\Omega$ [1].

Con la corriente de prueba simulada de aproximadamente $99{,}978\,\mathrm{mA}$, la salida de la etapa diferencial se encuentra entre $1{,}656\,62\,\mathrm{V}$ y $3{,}254\,62\,\mathrm{V}$. El objetivo del acondicionamiento es conservar este intervalo sin introducir una modificación DC apreciable, aislar la etapa diferencial de la carga posterior y preparar la conexión hacia el ADC seleccionado, el AD7124-4 [2].

I-B. Requerimientos y criterios de diseño

Los requerimientos adoptados se resumen en el Cuadro I. Se mantiene la filosofía empleada en las etapas anteriores: cada componente debe cumplir una función definida y no se deben incorporar bloques activos adicionales sin una incompatibilidad demostrable.

Cuadro I
REQUERIMIENTOS ELÉCTRICOS DE LA ETAPA DE ACONDICIONAMIENTO.

Parámetro	Requerimiento
Entrada	V_{OUT_AMP}
Rango de R_{DUT}	$1\,\mathrm{m\Omega}$–$1\,\Omega$
Rango DC de entrada	$1{,}656\,62\,\mathrm{V}$–$3{,}254\,62\,\mathrm{V}$
Alimentación	$3{,}3\,\mathrm{V}$
Filtro de entrada	$R = 1\,\mathrm{k\Omega}$, $C = 1\,\mu\mathrm{F}$
Buffer	OPA391, seguidor de tensión
Interfaz ADC	$R_{ADC_SER} = 100\,\Omega$, $C_{ADC} = 10\,\mathrm{nF}$
Protección	D1/D2 = 1N4148
Herramienta	OrCAD/PSpice 22.1.0

I-C. Criterios de aceptación

La validación de esta etapa se plantea sobre los siguientes criterios: (i) V_{ADC_IN} debe seguir a V_{OUT_AMP} en continua; (ii) el filtro no debe modificar de forma inaceptable el rango de señal; (iii) el buffer debe operar como seguidor; (iv) la red serie y el capacitor de entrada deben mantener una interfaz definida para el ADC; y (v) la protección no debe conducir significativamente en operación normal. La simulación realizada en esta fase permite verificar directamente el comportamiento DC; las verificaciones dinámicas se mantienen separadas para no presentar como cerradas pruebas que todavía no han sido ejecutadas.

II. ARQUITECTURA ADOPTADA

II-A. Cadena de acondicionamiento

La arquitectura final utilizada en la simulación se muestra en la Fig. 1. La señal V_{OUT_AMP} pasa primero por una resistencia $R_{FILT1} = 1\,\mathrm{k\Omega}$ y llega a un nodo con $C_{FILT1} = 1\,\mu\mathrm{F}$ conectado a tierra. Este conjunto constituye el filtrado de entrada y precede al buffer OPA391.

El amplificador se configura como seguidor de tensión. Su salida se denomina V_{BUF_ADC} y posteriormente se incorpora una resistencia serie de $100\,\Omega$ antes del nodo V_{ADC_IN}. En este último nodo se conecta $C_{ADC} = 10\,\mathrm{nF}$ a tierra y se ubican los diodos de protección hacia los rieles de alimentación.




Figura 1. Esquemático de la etapa 3: filtro, buffer OPA391, interfaz serie y protección de entrada del ADC.




Figura 2. Resultado de la simulación Bias Point/DC de la etapa de acondicionamiento.

Cuadro II
COMPONENTES PRINCIPALES DE LA ETAPA 3.

Componente	Valor/parte	Función
R_{FILT1}	1 kΩ	Filtro de entrada
C_{FILT1}	1 µF	Filtro a tierra
U4	OPA391	Buffer de tensión
R_{ADC_SER}	100 Ω	Aislamiento serie
C_{ADC}	10 nF	Capacitor del nodo ADC
D1, D2	1N4148	Protección
VDD	3,3 V	Alimentación

II-B. Función de los bloques

El filtro de entrada proporciona un primer aislamiento y filtrado de la señal proveniente de la etapa diferencial. El OPA391 se utiliza como buffer para evitar que la red de entrada posterior cargue directamente a V_{OUT_AMP}. La resistencia serie de 100 Ω y el capacitor de 10 nF forman la interfaz local del nodo del ADC, mientras que D1 y D2 se disponen como limitadores frente a excursiones hacia los rieles.

La arquitectura no incorpora otro amplificador ni una etapa de ganancia. Esta decisión conserva la relación establecida en la Etapa 2 y evita modificar innecesariamente el escalamiento de la medición [1].

II-C. Componentes implementados

El OPA391 es compatible con la alimentación utilizada en el proyecto y está especificado por Texas Instruments para operación de alimentación baja, con entrada y salida rail-to-rail [3]. En esta etapa su función se limita a aislar y reproducir la tensión, no a modificar la ganancia.

III. METODOLOGÍA DE SIMULACIÓN

Las simulaciones se realizaron en OrCAD/PSpice 22.1.0 sobre la arquitectura mostrada en la Fig. 1. La entrada del acondicionamiento se tomó directamente de la salida V_{OUT_AMP} de la Etapa 2. Los valores de referencia de dicha etapa fueron los obtenidos mediante el barrido DC final: 1,656 62 V, 1,671 02 V, 1,814 99 V, 2,454 86 V y 3,254 62 V para R_{DUT} de 1 mΩ, 10 mΩ, 100 mΩ, 500 mΩ y 1 Ω, respectivamente [1].

III-A. Punto de operación

Primero se ejecutó un análisis Bias Point/DC para verificar el funcionamiento estático de la etapa. Se observaron V_{OUT_AMP}, la entrada y salida del OPA391, V_{BUF_ADC}, V_{ADC_IN} y las corrientes asociadas a la red de protección. La Fig. 2 corresponde a la captura obtenida para el punto de operación.




Figura 3. Barrido DC de R_{DUT}: comparación entre V_{OUT_AMP}, V_{BUF_ADC} y V_{ADC_IN}.

Evaluate	Measurement	Value
☑	YatX(V(VOUT_AMP),1m)	1.65662
☑	YatX(V(VBUF_ADC),1m)	1.65661
☑	YatX(V(VADC_IN),1m)	1.65661
☑	YatX(V(VOUT_AMP),1)	3.25462
☑	YatX(V(VBUF_ADC),1)	3.25463
☑	YatX(V(VADC_IN),1)	3.25463

Figura 4. Valores extraídos mediante YatX para los extremos del barrido.

III-B. Barrido de R_{DUT}

Posteriormente se realizó el barrido DC del parámetro global R_{DUT} entre 1 mΩ y 1 Ω. Se observaron simultáneamente V_{OUT_AMP}, V_{BUF_ADC} y V_{ADC_IN}. La Fig. 3 presenta las tres curvas obtenidas.

III-C. Extracción de valores

Para cuantificar la diferencia entre los nodos se empleó la herramienta YatX de PSpice en los extremos del barrido. La Fig. 4 muestra las mediciones extraídas para $R_{DUT} = 1\,\text{m}\Omega$ y $R_{DUT} = 1\,\Omega$.

IV. RESULTADOS DE SIMULACIÓN

IV-A. Punto de operación

Para el punto de operación mostrado en la Fig. 2, la salida de la Etapa 2 se encuentra alrededor de 3,255 V y el buffer reproduce prácticamente el mismo nivel. En V_{ADC_IN} se obtiene igualmente aproximadamente 3,255 V. Las corrientes

Cuadro III
RESULTADOS DC DE LA ETAPA DE ACONDICIONAMIENTO.

R_{DUT}	V_{OUT_AMP}	V_{BUF_ADC}	V_{ADC_IN}
1 mΩ	1,65662 V	1,65661 V	1,65661 V
1 Ω	3,25462 V	3,25463 V	3,25463 V

observadas en los diodos se encuentran en el orden de nanoamperios, por lo que en esta condición no se observa conducción de protección propia de una situación de sobrevoltaje. La simulación, por tanto, es consistente con una operación normal del nodo de entrada.

IV-B. Barrido de R_{DUT}

La Fig. 3 muestra que las tres señales permanecen prácticamente superpuestas durante todo el barrido. Este comportamiento indica que el filtro, el buffer y la interfaz serie no introducen una modificación DC apreciable sobre la transferencia ya obtenida en la Etapa 2.

Los valores extraídos en los extremos se resumen en el Cuadro II.

IV-C. Error relativo de la interfaz

Para el extremo inferior del rango se obtiene una diferencia de aproximadamente 10 µV entre V_{OUT_AMP} y V_{BUF_ADC}, así como entre V_{OUT_AMP} y V_{ADC_IN}. Tomando como referencia V_{OUT_AMP}:

$$\varepsilon_{1m\Omega} = \frac{|1.65661 - 1.65662|}{1.65662} \times 100 \approx 0.000604\,\%. \quad (1)$$

Para 1 Ω:

$$\varepsilon_{1\Omega} = \frac{|3.25463 - 3.25462|}{3.25462} \times 100 \approx 0.000307\,\%. \quad (2)$$

Estos valores representan diferencias entre nodos dentro de una simulación DC; no constituyen un error experimental del instrumento.

IV-D. Rango conservado

La salida de la Etapa 2 presenta una excursión aproximada de:

$$\Delta V_{OUT} = 3.25462 - 1.65662 = 1.59800\,\mathrm{V}. \quad (3)$$

La etapa de acondicionamiento conserva este rango en continua, dado que los valores de V_{BUF_ADC} y V_{ADC_IN} permanecen prácticamente iguales a V_{OUT_AMP} en los puntos evaluados.

V. DISCUSIÓN TÉCNICA Y ALCANCE

V-A. Conservación de la señal

El resultado principal de esta etapa es que el acondicionamiento no modifica de manera apreciable el nivel DC entregado por la medición diferencial. La coincidencia de las curvas de la Fig. 3 y los valores de la Fig. 4 respaldan esta conclusión para el barrido realizado.

Cuadro IV
ESPECIFICACIONES DE DISEÑO Y RESULTADOS DE LA ETAPA 3.

Parámetro	**Valor / resultado**
Alimentación	3,3 V
Entrada	V_{OUT_AMP}
Rango de R_{DUT}	1 mΩ–1 Ω
Filtro	1 kΩ + 1 µF
Buffer	OPA391
Interfaz ADC	100 Ω + 10 nF
Protección	2× 1N4148
V_{ADC_IN} en extremos	1,656 61 V–3,254 63 V
Diferencia máxima observada	∼ 10 µV en puntos evaluados
Estado	Validación DC realizada

El comportamiento también confirma la función prevista para el OPA391: actuar como aislador de tensión entre el filtro de entrada y la red asociada al ADC. No se añadió ganancia ni desplazamiento de nivel porque la Etapa 2 ya establece el escalamiento requerido y su salida se encuentra dentro del intervalo de alimentación bajo las condiciones simuladas.

V-B. Protección y operación normal

Los diodos D1 y D2 se implementan como protección del nodo V_{ADC_IN} frente a excursiones hacia los rieles. En el punto de operación mostrado en la Fig. 2 las corrientes de los diodos son del orden de nanoamperios, por lo que no se observa una acción de clamp que altere el nivel DC normal. Esta observación no sustituye una prueba transitoria de sobrevoltaje, que deberá realizarse posteriormente si se desea caracterizar formalmente la protección.

V-C. Interfaz con el AD7124-4

El AD7124-4 es el ADC seleccionado para el proyecto y constituye el destino de V_{ADC_IN} [2]. La red $100\,\Omega + 10\,\mathrm{nF}$ se incorpora como interfaz local del nodo de entrada. En esta fase se ha comprobado mediante simulación DC que la red no altera apreciablemente el nivel de continua.

La compatibilidad dinámica completa no se declara cerrada todavía. La respuesta en frecuencia, el asentamiento ante cambios de señal, la interacción con la entrada real del AD7124-4 y el efecto de la protección bajo eventos transitorios requieren pruebas específicas. Mantener estas verificaciones como pendientes evita confundir la validación DC con una caracterización completa de la interfaz.

V-D. Limitaciones de la validación

Los resultados presentados corresponden exclusivamente a las condiciones de simulación disponibles. No se han utilizado estos datos para afirmar precisión experimental, inmunidad al ruido, estabilidad frente a tolerancias de componentes o comportamiento de PCB. Tampoco se presentan como cerradas las pruebas AC y transitorias que no forman parte de las capturas suministradas para esta versión del informe.

VI. ESPECIFICACIONES Y CIERRE DE LA ETAPA

VII. CONCLUSIONES

Se implementó la tercera etapa del micro-ohmímetro conservando la salida y el escalamiento establecidos en la Etapa 2. La arquitectura está formada por un filtro RC, un buffer OPA391, una resistencia serie para la interfaz del ADC, un capacitor de entrada y una red de protección, sin introducir una etapa adicional de ganancia.

Las simulaciones Bias Point y DC Sweep muestran que V_{BUF_ADC} y V_{ADC_IN} siguen prácticamente a V_{OUT_AMP} en todo el rango de R_{DUT} estudiado. En los extremos evaluados, las diferencias fueron del orden de $10\,\mu V$, equivalentes a errores relativos de aproximadamente 0,000604 % y 0,000307 % respecto a V_{OUT_AMP}.

En consecuencia, la etapa queda **cerrada desde el punto de vista de su validación DC**, manteniendo la uniformidad de la señal entre la Etapa 2 y el nodo de entrada del ADC. La validación completa de la interfaz requiere posteriormente complementar este resultado con análisis AC, transitorio, asentamiento y caracterización detallada de la interacción con el AD7124-4 y de la protección.

REFERENCIAS

[1] E. A. Pacheco Jurado and J. T. Albarracin Contreras, "Etapa 2 – Medición diferencial de la caída de tensión del DUT para el micro-ohmímetro," informe interno de diseño y simulación, Proyecto Diseño Micro-ohmímetro, 2026.

[2] Analog Devices, "AD7124-4: 24-Bit Sigma-Delta ADC with PGA and Integrated Features," 2026. [Online]. Available: https://www.analog.com/en/products/ad7124-4.html

[3] Texas Instruments, "OPA391: 1-MHz, Low-Power, Precision, Rail-to-Rail Input/Output Operational Amplifier," 2026. [Online]. Available: https://www.ti.com/product/OPA391

[4] Analog Devices University, "Measuring Very Small Resistances, A Milliohm-Meter," 2026. [Online]. Available: https://wiki.analog.com/university/courses/tutorials/alm-milli-ohm-meter

[5] Tim, "Low Ohms Resistance Meter," technical project reference.

[6] LysVolt, "MicroOhm 4-wire Precision Ohmmeter," technical project reference.

[7] Hackaday, "Milliohm Meter Version 1.5," technical project reference.