Etapa 4 – Selección, configuración e integración del ADC AD7124-4 para el micro-ohmímetro

Edward Andrés Pacheco Jurado
2222236 – A1A

Joseph Thomas Albarracin Contreras
2220415 – A1B

***Resumen*—En este informe se presenta la cuarta etapa del diseño de un micro-ohmímetro de precisión, correspondiente a la selección, configuración e integración del convertidor analógico-digital (ADC). La etapa recibe la señal V_{ADC_IN} proveniente del acondicionamiento analógico previamente validado en continua. El ADC seleccionado es el AD7124-4 de Analog Devices, un convertidor sigma-delta de 24 bits con PGA, referencia interna, generador de VBIAS, filtrado digital y comunicación SPI. Se establece una alimentación de $3{,}3\,\mathrm{V}$, una referencia interna de $2{,}5\,\mathrm{V}$, ganancia $G = 1$, operación unipolar y entradas no bufferizadas para conservar el rango disponible en V_{ADC_IN}. El canal de medición utiliza $AIN0 = V_{ADC_IN}$ como entrada positiva y $AIN1 = VBIAS_{ADC}$ como entrada negativa, con el generador interno de VBIAS habilitado en AIN1. También se documentan las conexiones de alimentación, desacoplos, referencia, pines DNC, señales de control, reloj y la interfaz SPI con el ESP-WROOM-32. La documentación comprende la configuración eléctrica completa del convertidor y su integración con el sistema de adquisición.**

***Index Terms*—Micro-ohmímetro, AD7124-4, ADC sigma-delta, 24 bits, medición Kelvin, VBIAS, SPI, ESP-WROOM-32, OrCAD PSpice.**

I. SELECCIÓN Y CONFIGURACIÓN DEL ADC

I-A. Introducción

La cuarta etapa del micro-ohmímetro corresponde a la conversión de la señal analógica acondicionada a un formato digital que posteriormente será procesado por el ESP-WROOM-32. La Etapa 3 se considera cerrada desde el punto de vista de la validación DC y entrega el nodo V_{ADC_IN} como interfaz hacia el convertidor. En dicha etapa, el rango de señal obtenido en los extremos del DUT fue de $1{,}656\,61\,\mathrm{V}$ a $3{,}254\,63\,\mathrm{V}$, manteniendo prácticamente el mismo nivel observado en V_{OUT_AMP} [1].

A diferencia de las etapas anteriores, esta fase no se basa en una simulación SPICE del ADC. La selección y configuración se sustentan en el datasheet del fabricante, la compatibilidad eléctrica con la señal disponible y la integración de las funciones requeridas por el sistema.

I-B. Requerimientos y criterios de diseño

Los requerimientos considerados se resumen en la Tabla I. Se conserva la filosofía de las etapas anteriores: cada bloque debe cumplir una función definida y no se deben agregar etapas activas si no existe una incompatibilidad demostrable.

Cuadro I
REQUERIMIENTOS ELÉCTRICOS PARA LA ETAPA ADC.

Parámetro	Requerimiento / condición
Entrada	V_{ADC_IN}
Rango de resistencia	$1\,\mathrm{m\Omega}$–$1\,\Omega$
Rango DC de entrada	$1{,}656\,61\,\mathrm{V}$–$3{,}254\,63\,\mathrm{V}$
Alimentación analógica	$AVDD = 3{,}3\,\mathrm{V}$
Alimentación digital	$IOVDD = 3{,}3\,\mathrm{V}$
Referencia	Interna, nominal $2{,}5\,\mathrm{V}$
Ganancia inicial	$G = 1$
Entrada positiva	$AIN0 = V_{ADC_IN}$
Entrada negativa	$AIN1 = VBIAS_ADC$
Interfaz	SPI
Microcontrolador	ESP-WROOM-32

I-C. Criterios de aceptación

La integración del ADC se considera adecuada si: (i) las alimentaciones y desacoplos cumplen las condiciones del fabricante; (ii) la señal de entrada se mantiene dentro de los límites correspondientes al modo de entrada seleccionado; (iii) la referencia interna de $2{,}5\,\mathrm{V}$ puede utilizarse sin una referencia externa adicional; (iv) la entrada diferencial aprovecha el generador interno VBIAS sin incorporar otra etapa activa; y (v) la comunicación SPI puede conectarse al ESP-WROOM-32 mediante los nombres de red definidos en el proyecto.

II. ADC AD7124-4 SELECCIONADO

II-A. Características relevantes

El AD7124-4 es un ADC sigma-delta de 24 bits con cuatro entradas diferenciales o siete configuraciones pseudo-diferenciales, PGA programable de 1 a 128, referencia interna y generador de VBIAS. El dispositivo admite alimentación analógica entre $2{,}7\,\mathrm{V}$ y $3{,}6\,\mathrm{V}$, mientras que la alimentación de la interfaz digital puede encontrarse entre $1{,}65\,\mathrm{V}$ y $3{,}6\,\mathrm{V}$. Además, dispone de filtrado digital configurable y ofrece rechazo simultáneo de 50 y 60 Hz a $25\,\mathrm{SPS}$ con asentamiento de un ciclo [2], [3].

La selección es compatible con la alimentación de $3{,}3\,\mathrm{V}$ utilizada en las etapas anteriores. El uso del B-grade considerado en la referencia AD7124-4BBCPZ-RL7 permite además disponer de una especificación máxima de deriva térmica de la referencia interna de $10\,\mathrm{ppm/^\circ C}$, frente a $15\,\mathrm{ppm/^\circ C}$ para el silicio estándar en LFCSP [3], [4].

II-B. Comparación técnica de alternativas

Durante la selección se consideraron alternativas de la familia de ADC sigma-delta de precisión, entre ellas ADS1220,

ADS122S14, ADS124S08, AD7124-4 y AD7172-2. La comparación se plantea sobre características técnicas relevantes para el proyecto y no como una clasificación absoluta.

El AD7124-4 se adopta porque integra en un mismo dispositivo la conversión sigma-delta, PGA, referencia, VBIAS, filtrado digital y funciones de calibración. Esta integración permite mantener el acondicionamiento externo definido en la Etapa 3 sin añadir otro amplificador o una referencia activa.

II-C. Encapsulado seleccionado

La referencia principal contemplada es `AD7124-4BBCPZ-RL7`, correspondiente al encapsulado LFCSP de 32 pines con un cuerpo de aproximadamente $5\,\mathrm{mm}\times5\,\mathrm{mm}$ y una altura de $0{,}95\,\mathrm{mm}$. El encapsulado incorpora un pad expuesto que debe conectarse a AVSS [3], [10].

La referencia seleccionada corresponde al encapsulado LFCSP de 32 pines. El esquemático eléctrico constituye la representación principal de la integración del componente en el sistema.

III. CONEXIÓN DEL ADC AD7124-4

La conexión eléctrica del AD7124-4 se establece a partir del datasheet del fabricante y de la arquitectura definida en las etapas anteriores. El componente considerado es el AD7124-4BBCPZ-RL7, en encapsulado LFCSP de 32 pines. La Figura 1 se reserva únicamente para la versión gráfica definitiva del esquemático en OrCAD; las conexiones eléctricas que deben implementarse se describen directamente en las subsecciones siguientes.

III-A. Esquemático de conexión




Figura 1. Esquemático eléctrico definitivo del AD7124-4 dentro del micro-ohmímetro.

III-B. Alimentación, tierras y desacoplos

El AD7124-4 se alimenta con una fuente analógica de 3,3 V y una fuente de interfaz digital de 3,3 V. Para operación con fuente única, AVSS y DGND se conectan al mismo plano de tierra. Analog Devices recomienda desacoplar AVDD con $1\,\mu\mathrm{F}$ en paralelo con $100\,\mathrm{nF}$ hacia AVSS, e IOVDD con $1\,\mu\mathrm{F}$ en paralelo con $100\,\mathrm{nF}$ hacia DGND. Los capacitores deben ubicarse próximos al componente. Los reguladores internos DLDO y ALDO requieren, respectivamente, $100\,\mathrm{nF}$ desde REGCAPD a DGND y desde REGCAPA a AVSS. Cuando se utiliza la referencia interna, REFOUT requiere un capacitor de $100\,\mathrm{nF}$ para desacoplo [3].

Cuadro III
CONEXIONES DE ALIMENTACIÓN Y DESACOPLO DEL AD7124-4.

Pin	Señal	Conexión que debe implementarse
1	REGCAPD	Capacitor de $100\,\mathrm{nF}$ a DGND.
2	IOVDD	$3{,}3\,\mathrm{V}$; desacoplo de $1\,\mu\mathrm{F}+100\,\mathrm{nF}$ a DGND.
3	DGND	GND del sistema; mismo plano que AVSS en fuente única.
22	REFOUT	Capacitor de $100\,\mathrm{nF}$ a AVSS/GND; salida de la referencia interna de $2{,}5\,\mathrm{V}$.
23	AVSS	GND analógico del sistema.
24	REGCAPA	Capacitor de $100\,\mathrm{nF}$ a AVSS.
26	AVDD	$3{,}3\,\mathrm{V}$; desacoplo de $1\,\mu\mathrm{F}+100\,\mathrm{nF}$ a AVSS.
33	EP	Conectar directamente a AVSS/GND.

Las conexiones anteriores corresponden a la operación con alimentación única adoptada para el proyecto. El pad expuesto debe permanecer eléctricamente unido al plano AVSS/GND para cumplir la recomendación del fabricante [3].

III-C. Entradas analógicas y canal de medición

El canal utilizado para la medición se forma con los pines adyacentes AIN0 y AIN1. Analog Devices recomienda utilizar entradas adyacentes para formar un par diferencial. En la arquitectura propuesta, AIN0 recibe directamente V_{ADC_IN} y AIN1 se utiliza como terminal negativo del canal y como punto de generación de VBIAS mediante el bit correspondiente del registro IO_CONTROL_2 [3].

Cuadro IV
ASIGNACIÓN DE LOS PINES ANALÓGICOS DEL AD7124-4.

Pin	Función	Conexión
4	AIN0/IOUT/VBIAS	V_{ADC_IN}; seleccionar como $AINP$.
5	AIN1/IOUT/VBIAS	$VBIAS_ADC$; seleccionar como $AINM$ y habilitar $VBIAS1$.
6	DNC	Sin conexión.
7	DNC	Sin conexión.
8	AIN2/IOUT/VBIAS/P1	No utilizado; conectar a AVSS como terminación de entrada analógica no utilizada.
9	AIN3/IOUT/VBIAS/P2	No utilizado; conectar a AVSS como terminación de entrada analógica no utilizada.
10	DNC	Sin conexión.
11	DNC	Sin conexión.
12	REFIN1(+)	Sin conexión al utilizar la referencia interna.
13	REFIN1(-)	Sin conexión al utilizar la referencia interna.
14	DNC	Sin conexión.
15	DNC	Sin conexión.
16	AIN4/IOUT/VBIAS	No utilizado; conectar a AVSS como terminación de entrada analógica no utilizada.
17	AIN5/IOUT/VBIAS	No utilizado; conectar a AVSS como terminación de entrada analógica no utilizada.
18	DNC	Sin conexión.
19	DNC	Sin conexión.
20	AIN6/REFIN2(+)	No utilizado; AVSS.
21	AIN7/REFIN2(-)	No utilizado; AVSS.

Cuadro II
COMPARACIÓN TÉCNICA DE ADC CONSIDERADOS PARA EL PROYECTO.

ADC	Resolución	Canales	PGA	Ref. interna	Interfaz
ADS1220	24 bits	4	1–128	2,048 V	SPI
ADS122S14	24 bits	8	0.5–256	1.25/2,5 V	SPI
ADS124S08	24 bits	12	Programable	2,5 V	SPI
AD7124-4	24 bits	4 diferenciales	1–128	2,5 V	SPI
AD7172-2	24 bits	2 diferenciales	Programable	2,5 V	SPI

Los pines marcados DNC no deben conectarse a ninguna red. Para las entradas analógicas no utilizadas, Analog Devices indica que pueden dejarse abiertas; como práctica de terminación, también recomienda llevarlas a una tensión conocida, siendo AVSS una opción adecuada. En este diseño se adopta AVSS para evitar nodos analógicos flotantes [6].

III-D. Polarización diferencial mediante VBIAS

El generador interno de VBIAS establece una tensión igual a

$$V_{BIAS} = V_{AVSS} + \frac{V_{AVDD} - V_{AVSS}}{2}. \tag{1}$$

Con $AVDD = 3{,}3\,\mathrm{V}$ y $AVSS = 0\,\mathrm{V}$, el valor nominal es aproximadamente $1{,}65\,\mathrm{V}$. El fabricante indica que VBIAS puede habilitarse en cualquier entrada analógica y que esta función se controla mediante los bits VBIASx de IO_CONTROL_2 [3].

Para el canal seleccionado se establece:

Cuadro V
CONFIGURACIÓN DEL CANAL DIFERENCIAL DE MEDICIÓN.

Parámetro	Configuración
Entrada positiva ($AINP$)	AIN0 = V_{ADC_IN}
Entrada negativa ($AINM$)	AIN1 = $VBIAS_ADC$
Generación de VBIAS	Interna, habilitada en AIN1 ($VBIAS1 = 1$)
Nivel nominal de VBIAS	1,65 V
PGA	$G = 1$
Modo de conversión	Unipolar
Buffers de entrada	Deshabilitados
Referencia	Interna, 2,5 V
Canal	AIN0/AIN1

La tensión diferencial aplicada al convertidor es

$$V_{DIFF} = V_{AINP} - V_{AINM} = V_{ADC_IN} - V_{BIAS_ADC}. \tag{2}$$

Para los extremos de la etapa analógica, esta relación produce aproximadamente $6{,}61\,\mathrm{mV}$ para $R_{DUT} = 1\,\mathrm{m\Omega}$ y $1{,}604\,63\,\mathrm{V}$ para $R_{DUT} = 1\,\Omega$. Ambos valores se encuentran por debajo de la referencia interna de $2{,}5\,\mathrm{V}$ en magnitud diferencial.

La elección de $G = 1$ con los buffers de entrada deshabilitados se establece por el rango absoluto de V_{ADC_IN}. Con $AVDD = 3{,}3\,\mathrm{V}$, el datasheet especifica para $G = 1$ y entrada no bufferizada un rango absoluto de aproximadamente $AVSS - 50\,\mathrm{mV}$ a $AVDD + 50\,\mathrm{mV}$, mientras que con los buffers habilitados el límite superior se reduce a $AVDD - 100\,\mathrm{mV}$, es decir, aproximadamente $3{,}2\,\mathrm{V}$. Debido a que el extremo superior de V_{ADC_IN} es $3{,}254\,63\,\mathrm{V}$, la configuración de entrada utilizada en el diseño es la no bufferizada [3].

Esta condición implica que la compatibilidad dinámica entre la red $100\,\Omega + 10\,\mathrm{nF}$ de la Etapa 3 y la entrada no bufferizada debe comprobarse específicamente, ya que el fabricante advierte que la entrada no bufferizada presenta una carga dinámica y que las redes RC pueden producir errores de ganancia según la impedancia de la fuente [3].

III-E. Referencia interna

La referencia interna de $2{,}5\,\mathrm{V}$ se habilita mediante el bit REF_EN del registro ADC_CONTROL. Al utilizar esta referencia, las entradas REFIN1(+) / REFIN1(-) y REFIN2(+) / REFIN2(-) no participan en la conversión. La referencia interna puede hacerse disponible externamente mediante REFOUT, que debe llevar su capacitor de desacoplo de $100\,\mathrm{nF}$ [3].

Por tanto, para el diseño se establece:

- referencia seleccionada: interna;
- valor nominal: $2{,}5\,\mathrm{V}$;
- REF_EN: habilitado;
- REFOUT: $100\,\mathrm{nF}$ a AVSS/GND;
- REFIN1(+), REFIN1(-), REFIN2(+) y REFIN2(-): sin utilizar.

III-F. Señales de control y reloj

El ADC se configura para utilizar su oscilador interno. El datasheet indica que el reloj interno es de $614{,}4\,\mathrm{kHz}$ y puede utilizarse directamente como fuente de reloj del convertidor. Cuando no se requiere sacar ese reloj al exterior, el pin CLK no necesita una señal externa; la documentación de soporte de Analog Devices permite dejarlo sin conexión o fijarlo a DGND [3], [7].

El pin SYNC no se utiliza en la arquitectura adoptada y se deja sin conexión. Esta configuración no emplea la función de sincronización externa del convertidor.

El pin PSW corresponde al interruptor de lado bajo destinado a desconectar cargas externas, como puentes o sensores, durante estados de bajo consumo. Debido a que esta función no forma parte de la arquitectura del micro-ohmímetro, el pin PSW se deja sin conexión y la función PDSW permanece deshabilitada [8].

Cuadro VI
CONEXIONES DE CONTROL Y RELOJ DEL AD7124-4.

Señal	Conexión que debe implementarse
REFOUT	100 nF a AVSS/GND.
SYNC	Sin conexión.
CLK	Sin conexión externa; utilizar oscilador interno de 614,4 kHz.
PSW	Sin conexión; PDSW deshabilitado.
DNC	Pines DNC completamente sin conexión.

III-G. Interfaz SPI con el ESP-WROOM-32

La comunicación se implementa mediante SPI de cuatro señales. El AD7124-4 utiliza SPI en modo 3; SCLK permanece alto en reposo, el flanco de bajada corresponde al flanco de desplazamiento y el flanco de subida al de muestreo [3]. La asignación física adoptada en el proyecto es la siguiente:

Cuadro VII
INTERFAZ SPI ENTRE AD7124-4 Y ESP-WROOM-32.

Red	AD7124-4	ESP-WROOM-32
SCLK_ADC	Pin 30, SCLK	GPIO18
DIN_ADC	Pin 29, DIN	GPIO23
DOUT_ADC	Pin 28, DOUT/RDY	GPIO19
CS_ADC	Pin 32, CS	GPIO27

La señal DOUT/RDY es una única señal física. Su función de salida de datos y su función de indicación de datos listos son gestionadas por el mismo pin del convertidor. No se requiere una segunda línea física para RDY.

III-H. Resumen de conexiones definitivas

La Tabla VIII reúne las conexiones que deben utilizarse como referencia para actualizar el esquemático.

Cuadro VIII
RESUMEN DE CONEXIONES DEL AD7124-4 PARA LA IMPLEMENTACIÓN.

Elemento	Conexión
AVDD	3,3 V + 1 µF + 100 nF a AVSS
IOVDD	3,3 V + 1 µF + 100 nF a DGND
AVSS/DGND	GND común en fuente única
REGCAPA	100 nF a AVSS
REGCAPD	100 nF a DGND
REFOUT	100 nF a AVSS/GND
AIN0/AINP	V_{ADC_IN}
AIN1/AINM	$VBIAS_ADC$, con VBIAS1 habilitado
AIN2–AIN5	No utilizados; terminación a AVSS
AIN6/AIN7	No utilizados; terminación a AVSS
REFIN1(±)	Sin conexión; referencia interna seleccionada
REFIN2(±)	Sin conexión; referencia interna seleccionada
SYNC	Sin conexión
CLK	Sin conexión; reloj interno seleccionado
PSW	Sin conexión; PDSW deshabilitado
EP	AVSS/GND
SPI	$SCLK_ADC$, DIN_ADC, $DOUT_ADC$, CS_ADC

Las conexiones descritas en esta sección constituyen la configuración eléctrica adoptada para la integración del AD7124-4.

IV. DISCUSIÓN TÉCNICA Y ALCANCE

IV-A. Compatibilidad con la Etapa 3

La integración del AD7124-4 no requiere modificar la cadena analógica ya cerrada. La Etapa 3 conserva:

$$\begin{aligned} V_{OUT_AMP} &\rightarrow 1\,\mathrm{k\Omega} + 1\,\mu\mathrm{F} \\ &\rightarrow OPA391 \\ &\rightarrow V_{BUF_ADC} \\ &\rightarrow 100\,\Omega \\ &\rightarrow V_{ADC_IN}. \end{aligned} \tag{3}$$

La simulación DC disponible mostró que V_{ADC_IN} sigue a V_{OUT_AMP} con diferencias del orden de 10 µV en los extremos evaluados [1]. Por tanto, el análisis del ADC se realiza sobre la señal realmente disponible y no sobre una señal idealizada diferente.

IV-B. Frecuencia de conversión y filtrado digital

El AD7124-4 ofrece múltiples tasas de salida y filtros digitales. El fabricante especifica rechazo simultáneo de 50 y 60 Hz a 25 SPS con asentamiento de un ciclo [2]. El AD7124-4 dispone de una configuración de 25 SPS con rechazo simultáneo de 50 y 60 Hz y asentamiento de un ciclo, característica proporcionada por el filtro digital integrado [2]. Esta capacidad resulta pertinente para una aplicación de instrumentación de baja frecuencia como el micro-ohmímetro.

IV-C. Limitaciones

La selección del ADC no constituye por sí sola una validación de la exactitud del micro-ohmímetro. Permanecen como fuentes de incertidumbre las tolerancias de las resistencias, el offset y ruido de los amplificadores, la deriva térmica, la referencia, los efectos termoeléctricos, las resistencias parásitas de la PCB, el comportamiento de la conexión Kelvin y la estabilidad de la alimentación.

El alcance de esta etapa corresponde a la selección y configuración eléctrica del ADC. La validación dinámica de la interfaz analógica y la caracterización transitoria de la protección pertenecen al análisis de la cadena analógica y no forman parte de los resultados de conversión documentados en esta etapa.

V. ESPECIFICACIONES Y CIERRE DE LA ETAPA

Cuadro IX
ESTADO DE DISEÑO DE LA ETAPA 4.

Parámetro	Estado
ADC	AD7124-4
Referencia de componente	AD7124-4BBCPZ-RL7
Encapsulado	LFCSP-32, $5\,\mathrm{mm}\times5\,\mathrm{mm}$
AVDD	$3{,}3\,\mathrm{V}$
IOVDD	$3{,}3\,\mathrm{V}$
Referencia	Interna, $2{,}5\,\mathrm{V}$
Ganancia	$G = 1$
Entrada positiva	V_{ADC_IN}
Entrada negativa	$VBIAS_ADC$
VBIAS	$\approx 1{,}65\,\mathrm{V}$
Modo de entrada	Unipolar, $G = 1$, buffers deshabilitados
SPI	Definido con ESP-WROOM-32
SYNC	Sin conexión
Estado	Configuración eléctrica definida

La Etapa 4 queda definida en cuanto a la selección del convertidor, el encapsulado, la arquitectura de entrada, la referencia, las señales de control y la interfaz SPI. La configuración documentada establece las condiciones eléctricas de integración del AD7124-4 en el micro-ohmímetro.

VI. CONCLUSIONES

Se definió el AD7124-4 como convertidor analógico-digital de la arquitectura del micro-ohmímetro, manteniendo la continuidad con la Etapa 3 y evitando incorporar una etapa analógica adicional. El dispositivo integra conversión sigma-delta de 24 bits, PGA, referencia interna, VBIAS, filtrado digital y calibración, funciones que resultan compatibles con la filosofía de diseño adoptada.

La señal de entrada se plantea mediante el par diferencial $AIN0 = V_{ADC_IN}$ y $AIN1 = VBIAS_ADC$. Para la alimentación de $3{,}3\,\mathrm{V}$, el nivel de VBIAS es aproximadamente $1{,}65\,\mathrm{V}$, por lo que la señal diferencial calculada se encuentra aproximadamente entre $6{,}61\,\mathrm{mV}$ y $1{,}604\,63\,\mathrm{V}$ para los extremos de resistencia estudiados.

La configuración adoptada para la entrada es unipolar, con $G = 1$ y los buffers de entrada deshabilitados. Esta condición permite conservar el extremo superior de V_{ADC_IN} dentro del rango absoluto especificado para la entrada no bufferizada. La caracterización de la red de interfaz de la Etapa 3 pertenece al análisis dinámico de la cadena analógica y se mantiene diferenciada de la configuración eléctrica del ADC.

La conexión del AD7124-4 queda documentada mediante el esquemático de integración, la asignación de las entradas analógicas, la referencia, las alimentaciones, las señales de control y la interfaz SPI con el ESP-WROOM-32. La implementación física y la caracterización dinámica constituyen las siguientes actividades del proyecto.

REFERENCIAS

[1] E. A. Pacheco Jurado and J. T. Albarracin Contreras, "Etapa 3 – Acondicionamiento de señal e interfaz analógica para el ADC del micro-ohmímetro," informe interno de diseño y simulación, Proyecto Diseño Micro-ohmímetro, 2026.

[2] Analog Devices, "AD7124-4: 4-Channel, Low Noise, Low Power, 24-Bit, Sigma-Delta ADC with PGA and Reference," 2026. [Online]. Available: https://www.analog.com/en/products/ad7124-4.html

[3] Analog Devices, "AD7124-4 Datasheet, Rev. E," 2026. [Online]. Available: https://www.analog.com/media/en/technical-documentation/data-sheets/ad7124-4.pdf

[4] Analog Devices, "AD7124-4/8 Standard Silicon, B-grade, and W-grade – FAQs," 2026. [Online]. Available: https://ez.analog.com/data_converters/precision_adcs/a/documents/do13883/faq-ad7124-4-8-standard-silicon-versus-b-grade

[5] Analog Devices EngineerZone, "AD7124 input voltage range and buffered/unbuffered operation," technical support discussion. [Online]. Available: https://ez.analog.com/data_converters/precision_adcs/f/q-a/24296/ad7124-4-20ma-and-0-10v-input

[6] Analog Devices EngineerZone, "AD7124: how to connect the unused inputs AINx and REFINx?," technical support discussion. [Online]. Available: https://ez.analog.com

[7] Analog Devices EngineerZone, "How to deal with the CLK pin of AD7124? When using the internal clock," technical support discussion. [Online]. Available: https://ez.analog.com

[8] Analog Devices EngineerZone, "AD7124-8 PSW," technical support discussion. [Online]. Available: https://ez.analog.com

[9] Analog Devices EngineerZone, "AD7124 takes minutes after power-up before any readings available," technical support discussion, 2022. [Online]. Available: https://ez.analog.com

[10] Analog Devices, "AD7124-4 Datasheet – package and ordering information," 2026. [Online]. Available: https://www.analog.com/media/en/technical-documentation/data-sheets/ad7124-4.pdf

[11] Espressif Systems, "ESP32-WROOM-32 Datasheet, v3.8," 2026. [Online]. Available: https://documentation.espressif.com/esp32-wroom-32_datasheet_en.html

[12] Texas Instruments, "OPA391 Precision, Ultra-Low IQ, Low Offset Voltage Operational Amplifier," 2026. [Online]. Available: https://www.ti.com/product/OPA391

[13] Analog Devices University, "Measuring Very Small Resistances, A Milliohm-Meter," 2026. [Online]. Available: https://wiki.analog.com/university/courses/tutorials/alm-milli-ohm-meter