

Sesión 3: Diseño de procesadores con VHDL

Cierto sistema recibe periódicamente cuatro datos que debe sumar cuando se activa la señal “start”. Nos piden diseñar este sistema en VHDL usando registros y sumadores.

Diseñad una versión con tres sumadores en árbol, incluyendo registros en la entrada y salida de los sumadores. En total usad 4 registros para las entradas iniciales, 2 para la salida de los dos primeros sumadores, y uno para la salida final.

Como punto de partida nos dan dos ficheros de vhdI con algunos elementos ya instanciados. Debéis instanciar los que faltan, conectarlos y terminar de diseñar la unidad de control. También nos dan el registro y el sumador ya diseñados. No hace falta tocar esos archivos, pero podéis estudiar cómo funcionan.

En clase trabajaremos en la pizarra, no es necesario compilar el código. En la entrega incluid los dos ficheros vhdI completados.

Indica en un comentario en P3.vhd cuál es el retardo máximo del diseño, y qué elementos forman ese camino.