

Proyecto 1 de AOC2: Instrucción atómica mediante procesamiento en memoria y gestión de riesgos en un SoC basado en MIPS

Javier Resano, José Luis Briz

Fecha límite de entrega: 31-03-2025, 07:55 am sujeto a confirmación vía Moodle.

LÉAME

- Ahorre tiempo leyendo atentamente esta Guía.

– Comprenderá cuestiones clave que posiblemente aún no le resulten claras a pesar de la teoría y los problemas planteados en clase. – Le ayudará a organizar y redactar su informe.

- No cambie el nombre de los componentes y señales utilizados en la fuente VHDL proporcionada código sin consultarlo con nosotros.

Todos los materiales (archivos fuente, diapositivas, problemas, guías...) están sujetos a los derechos de propiedad intelectual de la Universidad de Zaragoza. La violación de estos derechos puede conllevar consecuencias legales.

- Problemas de idioma: AOC2 ha sido declarado un curso ELF (English Language Friendly). Los principales libros de referencia y la mayoría de los materiales escritos internos se imparten en inglés. Aún estamos en transición desde un curso no ELF, por lo que encontrará símbolos y comentarios en español en todo el código fuente VHDL proporcionado. No dude en consultar con el profesorado si su lengua materna no es el español y tiene algún problema con esto.

- Informa cualquier error tipográfico o equivocación que encuentres y pregunta sobre cualquier cosa que necesites, pero ten en cuenta que estaremos encantados de ayudarte. deseché las preguntas que ya están respondidas en esta guía.

- ☐ Las casillas de verificación a lo largo de esta Guía constituyen la lista de verificación que debe completar antes de enviar tu proyecto.
-

Contenido

1 Resumen	2
2 MIPS de línea base	2
2.1 Subsistema de memoria de datos IO.	3
2.2 Soporte para excepciones .	3
2.3 Contadores de rendimiento .	4
3 Tu lista preliminar de tareas pendientes	5
4 tareas	5
4.1 Agregar nuevas instrucciones .	5
4.2 Gestión de riesgos estructurales y de datos.	5
4.3 Gestión de riesgos de control.	6
4.4 Gestión de contadores de rendimiento .	6
5 Resultados y entregables	6
5.1 Pruebas .	6
5.2 Informe del Proyecto .	7
5.3 Cronograma estimado del proyecto.	7
6 Política de calificación	7
7 Observaciones finales	8
7.1 Formato de instrucciones .	8
8 Buscando ayuda	8

1 Resumen

El objetivo de este proyecto es aprender a trabajar con un lenguaje de descripción de hardware, de forma Entorno de simulación profesional basado en banco de pruebas y cronogramas. El caso de estudio es un MIPS de 32 b. Procesador, con una secuencia de 5 etapas, como la que se presentó en clases y prácticas de laboratorio. Este procesador... está integrado en un sistema en chip (SoC), con las características descritas en la Sec. 2.

La primera parte del proyecto consiste en modificar el MIPS base proporcionado para soportar los dos Se añadieron instrucciones en la Tarea de Laboratorio n.º 3, además de una nueva instrucción adicional. Esto implica modificar Tanto la unidad de control como la ruta de datos (Sección 4.1). Requiere gestionar un nuevo riesgo estructural. que surge porque la memoria de datos no siempre realiza el acceso requerido en un ciclo. Resolverlo deteniendo el procesador hasta que se resuelva el peligro (Sección 4.2).

En un segundo paso, debe aplicar el reenvío de datos para eliminar los riesgos de datos si es posible, de lo contrario Detener el procesador en las etapas IF e ID (Sección 4.2). El destino de los datos reenviados siempre será ser la etapa de Ejecución.

En tercer lugar, hay que abordar los posibles riesgos de control (Sección 4.3) y luego gestionar un conjunto de contadores que utilizará para supervisar el rendimiento (Sección 2.3).

Una vez que todas las modificaciones anteriores funcionen correctamente, debes verificar la gestión de excepciones. ciones (elementos, operación y gestión) según lo dispuesto en las fuentes MIPS.

El proyecto también implica el diseño de bancos de pruebas y programas de prueba para comprobar cada paso (unitario) pruebas) y el diseño general (prueba de integración), véase la sección 5.1. Finalmente, debe elaborar un informe. siguiendo las especificaciones proporcionadas en la Sec. 5.2.

El proyecto está concebido para llevarse a cabo en parejas. No se permiten grupos mayores (Sección 6).

2 MIPS de línea base

La línea base MIPS proporcionada como punto de partida del proyecto implementa el procesador MIPS explicado En clase, más detallado que el empleado para las tareas de laboratorio obligatorias. Sus características específicas son los siguientes:

Implementa una ISA MIPS totalmente retardada: el hardware no gestiona ningún tipo de riesgo (es decir, el pipeline nunca se bloquea y no hay recursos para gestionar el reenvío de datos). Cualquier código que se ejecute en este núcleo, tal como viene de fábrica, debe evitar riesgos al aprovechar la programación estática de instrucciones, por ejemplo, reordenar instrucciones o insertar errores no operativos.

- El registro r0 funciona como cualquier otro registro.¹
- Las ramas se resuelven en la etapa de identificación.
- Las escrituras de registros se activan por flanco ascendente, pero para aquellas en el archivo de registros (RF), que es por flanco descendente motivado.
- Admite excepciones (Sec. 2.2).
- Se proporciona como un núcleo integrado en un sistema en chip (SoC, consulte el archivo AOC2 SoC.vhd), junto con un Subsistema de memoria de datos IO (Sec. 2.1).
- Cuenta con una nueva señal de control (f inc), que se establece cuando la instrucción decodificada es una lw inc.(Sec. 4.1).

2.1 Subsistema de memoria de datos de E/S. Descrito en IO

MD subsystem.vhd. Abarca la DRAM de datos MIPS y algunos registros de E/S mapeados en memoria (accesibles mediante instrucciones lw/sw). Dos de ellos se utilizan para recibir y enviar datos externos, y uno para la gestión de interrupciones. La DRAM está encapsulada en un componente compatible con la instrucción atómica lw inc (Sección 4.1). Un conjunto de señales constituye el bus de direcciones, el bus de datos y el bus de control. El núcleo MIPS y el subsistema de memoria de datos de E/S interactúan mediante tres señales clave:

- IRQ: Véase la sección 2.2. Indica que hay una solicitud de interrupción entrante. La única fuente de interrupción en este sistema es la señal (IRQ externa), que el subsistema IO MD.vhd reenvía al núcleo MIPS mediante IRQ MIPS. El núcleo puede confirmar la interrupción escribiendo 1 en el registro interno de 1 bit ACK REG. Este valor se restablece automáticamente a cero en el siguiente ciclo para facilitar el proceso de confirmación. El contenido de ACK REG es accesible mediante la señal de salida INT ACK.
- Anulación de datos: Véase la sección 2.2. Indica un acceso ilegal a memoria (a una dirección desalineada o fuera de rango). Para facilitar la depuración, la señal tomará el valor 0xBAD0ADD0 al generarse.
- La memoria IO lista se establece cuando la DRAM está lista para realizar el acceso requerido en ese ciclo. Esto significa que la unidad de control del núcleo debe detener la canalización cuando una instrucción de memoria (lw, lw inc, sw) llega a la etapa MEM y la memoria IO lista = 0. Para facilitar la depuración, leer el bus de datos mientras la DRAM no está lista devolverá el valor 0x000BAD00.

El subsistema de memoria de datos IO también incluye dos registros de 32b (entrada IO, salida IO) para recibir o enviar valores dentro/fuera del sistema.

2.2 Soporte para excepciones

La Tabla 1 muestra los cuatro posibles eventos que causan una excepción en el núcleo MIPS de este proyecto. La columna derecha muestra los vectores de interrupción.

El procesador depende de los siguientes recursos para gestionar estas excepciones:

- Registro de estado (registro de estado, 2 bits):
 - Establecer (1) o borrar (0) el bit más significativo (1), respectivamente, habilita o deshabilita las excepciones.
 - El valor del bit menos significativo es 0 en modo normal, 1 cuando se ingresa al modo de excepción.
- Registro de enlace de excepción (Exception LR): almacena la dirección de instrucción a la que retorna la rutina de excepción una vez finalizada.

¹En la ISA MIPS original, un lw en r0 siempre devuelve 0 y un sw en r0 no produce ningún efecto.

²Direcciones de memoria de datos que contienen la dirección de la rutina de servicio de excepción a la que el procesador salta cada excepción específica.

Evento	Origen de la excepción		Vector @
Reiniciar	reiniciar	Externo (banco de pruebas)	0x0
Solicitud de interrupción	IRQ	Subsistema de memoria IO (señal IRQ = 1)	0x4
Referencia a un inválido dirección de memoria de datos	aborto de datos	Subsistema de memoria de datos (señal de aborto de datos = 1)	0x8
Código de operación desconocido	indefinido	-----	0xC

Tabla 1: Excepciones en el núcleo MIPS de este proyecto

- Mux para seleccionar la dirección de retorno adecuada dependiendo de la instrucción que debemos reanudar para mantener la Orden del programa: instrucción en EX, ID o IF. Una señal específica se propaga con la instrucción hacia abajo. La tubería indica si una instrucción es válida o no, y los bancos de registros de las etapas ID y EX incluye un registro para contener la dirección de la instrucción en esa etapa.
- Entradas adicionales en el mux de la PC para cargar la dirección de la rutina de servicio de excepción adecuada (almacenada en el vector de excepción correspondiente) o la dirección de retorno de excepción (salida LR de excepción).

El núcleo MIPS realiza las siguientes acciones cuando se habilitan las excepciones y uno de los eventos en La tabla 1 aparece:

1. Las instrucciones en MEM y WB proceden y terminan normalmente, mientras que las instrucciones en IF, Se borran ID y EX (estudia el código).
2. La dirección de retorno de la instrucción válida más antigua en la canalización se almacena en Exception LR.
3. La dirección de la rutina de servicio de excepción se copia desde el desplazamiento apropiado en el vector de excepción En la PC. Por ejemplo, PC <= x"00000004" en el caso de una IRQ.
4. El registro de estado cambia al modo de excepción, deshabilitando (todos los tipos de) excepciones, Estado <= "11".

La única excepción que realmente debería permitir que el programa reanude la ejecución es irq, ejecutando el instrucción rte (Sec. 4.1).3

2.3 Contadores de rendimiento

Para analizar el rendimiento de un programa en un microprocesador específico utilizamos herramientas conocidas como perfiladores. (p. ej., perf). Hoy en día, los perfiladores se basan en contadores de eventos integrados en los microprocesadores. Nuestros MIPS El núcleo debe admitir los siguientes contadores de eventos:

- Ciclos desde el último reinicio.
- Conteo dinámico de instrucciones: instrucciones válidas que se completan en WB.
- Ciclos de estancamiento debido a riesgos de datos.
- Ciclos de estancamiento debido a riesgos de control.
- Ciclos de bloqueo debido a referencias de memoria.
- Número total de excepciones aceptadas.

3Las rutinas de servicio de excepción para la interrupción de datos y la indefinición deben detener el procesador (que es lo que hacemos en nuestras pruebas, Para simplificar) o pasar el control al sistema operativo. Pueden usar Exception LR para informar sobre el error que lo causó. La excepción.

3 Tu lista preliminar de tareas pendientes

- ☐ Descargue los materiales complementarios de Moodle (archivos fuente, pruebas, ejemplos).
 - ☐ Mira los videotutoriales.
 - ☐ Estudie el código fuente para comprender la estructura y el funcionamiento del SoC y sus componentes (MIPS y subsistema de memoria IO). Identifique los componentes presentados en las clases teóricas, los problemas y la tarea de laboratorio n.º 3.
 - Dibujar tus propios esquemas del SoC y del MIPS te resultará definitivamente útil.
Escriba los nombres de las señales principales que conectan los componentes principales.
 - ☐ Cree un proyecto en el entorno de simulación VHDL que utilizó en la Tarea de Laboratorio n.º 3. Compile y simule la prueba de ejemplo. Organice su propia forma de onda del MIPS y guárdela. Observe cómo evolucionan las señales que ve en su forma de onda, según las instrucciones de la prueba de ejemplo.
 - ☐ Seguir la propagación de la señal a través de los bancos de registros de etapas consecutivas. ☐
- Prestar especial atención a cómo funcionan las excepciones (transferencia de control, cambio de modo, instrucciones rte). ción).
- ☐ Verifique los valores escritos en el archivo de registro, la memoria de datos y la salida IO. _

4 tareas

El MIPS base proporcionado en el código fuente no gestiona los riesgos y nunca detiene el pipeline (Sección 2). Por lo tanto, no puede ejecutar correctamente los programas compilados para una ISA sin retardo. Debe realizar los cambios necesarios para soportar una ISA MIPS sin retardo, detectando riesgos estructurales, de datos y de control, aplicando el reenvío de datos cuando sea posible y deteniendo el pipeline cuando sea necesario. Debería ejecutar correctamente tres nuevas instrucciones.

4.1 Agregar nuevas instrucciones

Diseñe y aplique las modificaciones necesarias para soportar las siguientes instrucciones:

- ☐ jal y ret, siguiendo la misma semántica que en la tarea de laboratorio n.º 3.
- ☐ lw inc, rt, imm(rs) (Incremento de lectura atómica), que realiza las siguientes acciones:

```
rt <= Mem(rs + SignExt(imm))
Mem(rs + ExtensiónSigno(imm)) <= Mem(rs + ExtensiónSigno(imm)) + 1
PC <= PC + 4
```

- ☐ Leer el componente RAM 128 32 de la memoria de datos para comprender el autómata (proceso) que controla el incremento en memoria.
- ☐ Aprovechar la señal f inc. (mencionada en la sección 2) para controlar la ejecución de lw inc. Esta señal debe propagarse hasta la etapa MEM mediante los puertos de expansión de los archivos de registro de las etapas EX y MEM.

4.2 Gestión de riesgos estructurales y de datos

Debes completar los dos componentes siguientes:

- ☐ Unidad de Reenvío instanciada como UA (Unidad de Anticipación). La UA controla los dos multiplexores que ya se pueden ver en la entrada ALU del código fuente de la línea base MIPS. Debe diseñar la lógica para verificar si el último valor de los operandos de una instrucción de consumidor en el ID de etapa debe tomarse del RF o de los buses de reenvío. Preste especial atención a los operandos de las nuevas instrucciones. Por ejemplo, ¿podemos reenviar el valor producido por jal en el WB a un consumidor a una distancia de 1, aprovechando nuestros buses de reenvío según lo especificado? ¿Cree que vale la pena agregar recursos específicos a este procesador para optimizar este caso?

⁴Por lo tanto, las instrucciones del productor y del consumidor deben estar separadas por instrucciones independientes (nop si no hay ninguna), y beq, jal y ret también requieren una programación estática, insertando nop si es necesario.

- Unidad de Detección de Peligros instanciada como UD (Unidad de Detención). Busca peligros de datos que no se pueden anular mediante el reenvío de datos (p. ej., dependencias de uso de carga y dependencias que involucran consumidores que leen sus operandos en ID, como beq o ret). Ante un peligro de datos, debe establecer el ID de bloqueo de señal en ID de bloqueo e IF hasta que el peligro termine. Bloquear ID implica invalidar la instrucción que se enviará a EX (es decir, anular el valor de I IF válido). UD también se encarga de los bloqueos de memoria. Si la memoria no está lista (verifique que IO MEM esté lista), debe establecer MIPS de-bloqueo. Esto detendrá todas las etapas hasta que el subsistema de memoria IO indique que está lista. Tenga en cuenta que los MIPS de bloqueo también deshabilitan las-excepciones. Sin embargo, el ID de bloqueo es irrelevante para las excepciones, porque cuando saltamos a la rutina de servicio de excepciones, simplemente mataremos la instrucción en ID.

Advertencias

- Tenga en cuenta el bit de validez al habilitar las etapas de reenvío o detención. No tiene sentido reenviar datos a una instrucción no válida, y mucho menos detener la canalización.
- Solo se detenga ante un peligro. Considere qué operandos (rs y rt) usan cada instrucción y qué instrucciones escriben la RF, incluidas las nuevas. Por lo tanto:

Las instrucciones nop no generan dependencias de datos ni, por consiguiente, riesgos de datos. El bloqueo en una instrucción nop se considerará un error menor. Una instrucción sw (que utiliza rt como fuente) no escribe la RF: no es un productor en la RF y no puede generar riesgos de uso de carga. El bloqueo incorrecto en una instrucción sw se considerará un error menor.
- Verifique y comprenda el código incompleto que proporcionamos en el UD para validar el uso y la validez de los operandos de las instrucciones. Realice los cambios necesarios para incluir los casos derivados de las nuevas instrucciones.

4.3 Gestión de riesgos de control

Todas las transferencias de control en los MIPS de referencia proporcionados se retrasan porque el procesador no gestiona ningún riesgo. Ahora, debe modificar el UD para que admita la gestión de riesgos de control. Hay cuatro instrucciones de transferencia de control (beq, jal, ret y rte). Mientras estas instrucciones se encuentran en la etapa de identificación, la instrucción en PC+4 se recupera de la memoria en IF.

- jal, ret y rte son saltos incondicionales y, por lo tanto, la instrucción en IF siempre debe ser invalidado (borrando valido I EX en). – –
- En la instrucción beq, la instrucción en IF solo se invalida si se toma la rama (T.):5

4.4 Administración de contadores de rendimiento Los contadores

de rendimiento están deshabilitados de forma predeterminada, excepto el contador de ciclo total.

- Asignar el valor adecuado a sus señales habilitantes para que registren correctamente su correspondiente eventos.
- En caso de bloqueo, solo se debe activar uno de los contadores. Por ejemplo, si existe un riesgo de datos que implica un bloqueo, y además hay un bloqueo de memoria que dura cuatro ciclos, estos cuatro ciclos se suman al contador de bloqueo de memoria, no al de bloqueos de datos. Una vez que la memoria esté lista, incrementaremos el contador de bloqueo de datos si el riesgo persiste.

5 Resultados y entregables

5.1 Pruebas

- Las pruebas son lo que marca la diferencia entre un proyecto de ingeniería y un fracaso total.

Existen dos métodos no exclusivos para probar este proyecto: bancos de pruebas y programas de prueba. Proporcionamos un banco de pruebas básico para agilizar su trabajo. Sin embargo, usted es responsable de realizar pruebas unitarias (identificando funcionalidades y casos específicos) y pruebas de integración para comprobar que todas las características requeridas en la Sección 4 funcionan correctamente.

⁵Esto equivale a decir que estamos prediciendo que beq no se ha tomado (NT).

Evaluamos la calidad de sus pruebas. Las tomamos en serio.

Al crear programas nuevos o modificar uno existente, debe codificar las instrucciones en hexadecimal y escribirlas en la RAM de instrucciones. Además, edite la RAM de datos si sus modificaciones utilizan variables o constantes nuevas o modificadas.

Lista de tareas pendientes de prueba

- ☐ Coloque sus programas de prueba en un solo archivo .vhd para todas las RAM de instrucciones, como lo hacemos en el archivo de RAM de instrucciones que proporcionamos (RAM I test exceptions.vhd). Compruebe que solo un componente de RAM de instrucciones permanezca sin comentar (activo) antes de compilar el proyecto para simular cada prueba. No olvide realizar cambios en la RAM de datos si es necesario.
- ☐ Descomente/comente el procedimiento de estimulación adecuado tal como se indica en los comentarios de origen del banco de pruebas proporcionado, para verificar que sus nuevas instrucciones funcionen correctamente en ausencia de interrupciones. Puede comenzar a aprovechar el programa de pruebas que utilizó para la tarea de laboratorio n.º 3, donde su procesador no manejó riesgos, con modificaciones específicas como pruebas unitarias.
- ☐ Revise todos los programas de prueba que incluimos en (RAM I test exceptions.vhd) hasta que todos sus modificaciones las superen todas.
- ☐ Simular el programa de prueba entregado con las fuentes, activando IRQs en el banco de pruebas (utilizando el procedimiento stim que activa IRQs en el banco de pruebas).
- ☐ Simule sus programas de prueba para ajustarlos a cada problema potencial que pueda detectar.

5.2 Informe del proyecto

- ☐ Compruebe que ha completado todas las secciones solicitadas en la plantilla de informe incluida en los materiales complementarios. Puede usar la plantilla de forma sencilla o adaptarla a sus preferencias, pero las secciones originales son obligatorias.

5.3 Cronograma estimado del proyecto

1. Lista preliminar de tareas pendientes (Sec. 3): 2 h.
2. Añadiendo las nuevas instrucciones: 2 h.
3. Gestión de riesgos: 2 h.
4. Pruebas y depuración: 10 h.
5. Informe del Proyecto: 3 h.

Esta estimación supone que usted ha seguido el curso de manera oportuna (clases, problemas, tareas de laboratorio), ha comprendido razonablemente los conceptos y ha leído esta Guía detenidamente.

- ☐ Controla el tiempo que dedicas al proyecto. Una simple hoja de cálculo puede ser suficiente.
- ☐ Compara el resultado con nuestra estimación y anótalo en la sección correspondiente de tu informe.

6 Política de calificación

Descargamos, verificamos y simulamos cada envío utilizando nuestra propia prueba de evaluación, clasificando los envíos en tres grupos:

S1: El informe enviado está bien y el proyecto pasa nuestra prueba de simulación.

S2: El proyecto no pasa nuestra prueba de simulación, pero pasa sus pruebas, que están decentemente diseñadas y probadas. se explicó y las fallas se pueden solucionar razonablemente.

S3: Ninguna de las anteriores.

A continuación, abrimos franjas horarias para entrevistas presenciales. Podemos preguntarle sobre cualquier detalle del proyecto (contenido de su informe, qué hace o cómo funciona cualquier señal, componente o expresión VHDL). Podemos pedirle que dibuje un cronograma de una secuencia de instrucciones específica o hacerle preguntas sobre conceptos clave. Las preguntas se realizan individualmente, aunque hayan trabajado en parejas. Ambos deben demostrar un conocimiento profundo de todos los aspectos del proyecto.

Un buen informe del proyecto ayuda mucho durante la entrevista.

No demostrar una comprensión completa del proyecto durante la evaluación individual puede resultar en un proyecto reprobado, incluso si se clasifica como S1. La experiencia nos dice que esto es improbable: por lo general, se trabaja muy bien y se demuestra un buen dominio del proyecto. Los casos en S2 que superen la entrevista podrán corregir los problemas y volver a enviar el proyecto en 24 horas.

7 Observaciones finales

7.1 Formato de instrucciones

Reprobarás el proyecto si utilizas formatos de instrucciones diferentes a los establecidos en el MIPS base (consulta las diapositivas de la Unidad 2) y en esta Guía.

En los materiales complementarios encontrará una hoja de cálculo que le ayudará a codificar las instrucciones.

- Códigos de operación (campo de código de operación):

– NOP: 000000; Arte: 000001; LW: 000010; SW: 000011; LW inc: 010000

– BEQ: 000100; JAL: 000101; RET: 000110; RTE: 001000

- Códigos de función para operaciones ALU (campo de función y señal ALU ctrl):

– +: 00000; -: 00001; Y: 00010; O: 00011

Las memorias de datos e instrucciones (RAM D test.vhd, RAM I test.vhd) se definen en señales VHDL de tipo array con 128 palabras de 32 bits.

Cada palabra en la RAM VHDL es una palabra de 32 bits codificada en hexadecimal (8 nibbles, p. ej., X"88010000", X"00000000"...). Las direcciones de memoria tienen un ancho de 32 bits, pero solo consideramos 7 bits para direccionar la RAM como un array de 128 palabras. Lea detenidamente el código VHDL y encuentre la relación entre la dirección de memoria y el número de palabra en el array, para que pueda convertir fácilmente la dirección efectiva en una instrucción lw/sw y el número de palabra en el array VHDL (que es el que verá en la forma de onda del simulador).

- Hacemos referencia a palabras, no a bytes. Dirigir un byte no alineado (es decir, un byte en una dirección de memoria que no es múltiplo de 4) constituye un acceso no válido y activa una excepción de cancelación de datos (Sección 2.2).

8 Buscando ayuda

Cada equipo debe desarrollar completamente su propio código. Copiar y pegar código de otros se considera plagio. Esto no excluye la colaboración: se les anima a compartir ideas, debatir soluciones y ayudar a sus compañeros.

No dude en pedirnos ayuda, pero el tiempo que dedicamos a estos proyectos ya no se contabiliza oficialmente en ningún sitio. Por lo tanto:

- Sea lo más específico posible en sus correos electrónicos.

Consulta en Moodle el documento "Solución de problemas del proyecto". Actualizamos este documento continuamente durante todo el período del curso.

Agradecemos mucho que nos solicite horas de consulta (en línea o presenciales). Esto nos permite evaluar mejor tu proyecto y ofrecerte comentarios constructivos que, en última instancia, mejorarán tu calificación.

- Tenga en cuenta que nuestra disponibilidad disminuye de forma no lineal a medida que se acerca la fecha límite del proyecto.