

第十一届（2026）全国高校密码数学挑战赛

赛题二

一、赛题名称：6 比特 APN S 盒的低延时实现

二、赛题描述

2.1 符号说明

- $\mathbb{F}_2 = \{0,1\}$ ：二元有限域；
- $\oplus$ ： $\mathbb{F}_2$ 上加法（异或）；
- $\wedge$ ： $\mathbb{F}_2$ 上的乘法运算（与）；
- $\vee$ ： $\mathbb{F}_2$ 上的或运算；
- $\neg$ ： $\mathbb{F}_2$ 上的非运算，按比特取反；
- $f: \mathbb{F}_2^n \rightarrow \mathbb{F}_2$ ：布尔函数；
- $F: \mathbb{F}_2^n \rightarrow \mathbb{F}_2^m$ ：向量布尔函数（vectorial Boolean function）；
- n 比特 S 盒：从 n 比特输入到 n 比特输出的向量布尔函数；
- 关键路径（critical path）：从任一输入到任一输出的所有可传播路径中，传播延时最大的路径；
- D_{theory} ：理论关键路径延时，基于门延时表的加权最长路径；
- D_{sta} ：实际关键路径延时，统一综合/映射后由静态时序分析（STA）报告的最坏传播延时。

2.2 基础知识

（1）S 盒与向量布尔函数

S 盒是一个向量布尔函数 $F: \mathbb{F}_2^n \rightarrow \mathbb{F}_2^m$ ，作为现代密码算法的非线性部件，提供混淆功能，抵抗差分分析、线性分析等攻击。

（2）差分均匀度与 APN

对向量布尔函数 $F: \mathbb{F}_2^n \rightarrow \mathbb{F}_2^m$ ，任取输入差分 $a \in \mathbb{F}_2^n \setminus \{0\}$ 与输出差分 $b \in \mathbb{F}_2^m$ ，考虑方程

$$F(x) \oplus F(x \oplus a) = b.$$

其解的个数定义为

$$N_F(a, b) = \#\{x \in \mathbb{F}_2^n: F(x) \oplus F(x \oplus a) = b\}.$$

差分均匀度定义为

$$\delta(F) = \max_{a \neq 0, b} N_F(a, b).$$

当 $\delta(F) = 2$ 时, 称 F 为 **APN (Almost Perfect Nonlinear) 函数**。当 $n = m$ 且 F 为置换（双射）时, 称为 **APN 置换**, 即 **APN S 盒**。

（3）门深度与加权门深度（延时估计）

我们将组合逻辑电路视为有向无环图（DAG），其中输入为起点，输出为终点。S 盒的门级实现可视为组合逻辑电路。常用的理论延时度量包括：

- **门深度（Gate Depth）**：定义为电路中从任意输入到任意输出的所有可能路径中，最小逻辑门级数的最大值。在此度量下，所有逻辑门被视为具有相同的单位权重。设 P 为电路中所有从输入到输出的路径集合，每个路径 p 由逻辑门 g 按序组成，对于路径 $p \in P$ ，其经过的逻辑门数量记为 $L(p)$ ，则电路的门深度 D 定义为

$$D = \max_{p \in P} L(p).$$

- **加权门深度**：不同类型的逻辑门 g 具有不同的传播延时权重 $d(g)$ ，电路中从任意输入比特 x_i 到任意输出比特 y_j 的所有可能路径 P 中，累积延时权重的最大值。对于任意路径 $p: x_i \rightarrow g_1 \rightarrow g_2 \rightarrow \dots \rightarrow g_t \rightarrow y_j$ ，其路径加权延时 $W(p)$ 为路径上所有门的延时之和 $W(p) = \sum_{g \in p} d(g)$ 。

电路的加权门深度加权延时（理论关键路径延时）计为

$$D_{theory} = \max_{p \in P} W(p).$$

已有研究表明，仅依赖门深度或对少数基本门的启发式赋权，往往难以稳定反映真实 ASIC 库下的延时表现；真实延时强依赖工艺库实现、工作条件以及综合映射策略等因素[3]。对于门电路的表示在实际工艺库下进行综合，关键路径记为实际延时 D_{sta} 。在本赛题中， D_{sta} 由开源综合环境 Yosys 和 NanGate 45 nm 工艺库进行综合给出。

2.3 问题描述

(1) 任务目标

给定固定的 6 比特 APN 置换 S 盒 S_0 ，其真值表见表 1，参赛者需要基于表 2 的逻辑门提交一种或多种实现方案，使得：

- 理论关键路径延时 D_{theory} 尽可能小；
- 实测关键路径延时 D_{sta} 尽可能小。

重要说明（赛题核心设计思想）：理论最优（ D_{theory} 最小）不一定对应实际最优（ D_{sta} 最小）。但从已有工作与工程经验看，实际表现最优的实现往往出现在理论延时排名靠前的一批结构中。因此本赛题同时要求参赛者：

- 给出（并报告）尽可能**理论最优**的逻辑表达式（采用表 2 中的逻辑门）表示，同时给出与其对应的 D_{theory} ；
- 给出（并报告）在给定平台下尽可能**实际最优**的实现，以及测试的 D_{sta} 。

(2) 输入/输出编码约定

将 6 比特输入 $x = (x_5x_4x_3x_2x_1x_0)$ 表示为整数

$$X = \sum_{i=0}^5 x_i 2^i \in \{0, \dots, 63\}.$$

输出 $y = (y_5y_4y_3y_2y_1y_0)$ 对应整数 Y 。要求对所有 $X \in [0, 63]$,

$$Y = S(X).$$

(3) 给定 APN S 盒真值表

目标 S 盒为 Browning 和 Dillon 等于 2010 年提出的 6 维 APN 置换，其十六进制真值表如下，表 1 中第一列表示输入高 2 比特 x_5x_4 ，第一行表示输入的低 4 比特 $x_3x_2x_1x_0$ 。其中输入从 0x00 到 0x3F，交叉点为 S 盒的输出值，例如 $S_0(0x10) = 0x3b$ 。

表 1: Dillon 置换 S_0 的十六进制真值表（输入 0x00–0x3F）

	0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F
0	00	36	30	0d	0f	12	35	23	19	3f	2d	34	03	14	29	21
1	3b	24	02	22	0a	08	39	25	3c	13	2a	0e	32	1a	3a	18
2	27	1b	15	11	10	1d	01	3e	2f	28	33	38	07	2b	2c	26
3	1f	0b	04	1c	3d	2e	05	31	09	06	17	20	1e	0c	37	16

(4) 实现约束与提交形式

- 电路必须为纯组合逻辑，不允许使用触发器、锁存器、RAM/ROM、

三态、IP 核、黑盒等；

- 提交形式支持：

- ① 结构化（STR）门级网表 Verilog/VHDL（推荐）：直接实例化允许门集合。根据相关研究，STR 方式通常能避免从真值表到逻辑网表转换时的启发式劣化，更有利于获得较低关键路径；
- ② 可综合 Verilog/VHDL（RTL）：评测时将使用统一综合/映射后门表进行 STA，并以映射结果为准。

- 建议统一顶层接口（以 Verilog 为例）：

```
module SB(input [5:0] x, output [5:0] y);
```

```
// ...
```

```
endmodule
```

（5）理论关键路径延时

针对 S 盒的理论延时 D_{theory} ，本赛题采用表 2 中的逻辑门，对应的门延时作为门权重 $d(g)$ （单位 ps）。

理论关键路径延时 D_{theory} 需要给出其结构描述，便于复现评分，参赛者提交的门级网络抽象为有向无环图（DAG）。对从所有输入 x_i 到输出 y_j 的有向路径 p ，输出位 y_j 的理论关键路径延时为

$$D_{theory}(y_j) = \max_{p: x_i \in \{0, \dots, 5\} \leadsto y_j} W(p), j \in \{1, \dots, 5\}.$$

整个 S 盒的理论关键路径延时定义为 6 个输出位中的最大值

$$D_{theory} = \max_{j \in \{0, \dots, 5\}} D_{theory}(y_j).$$

因此要获得最优的理论延时，需要对每条有向路径 $p(x_i \rightsquigarrow y_j)$ 求最小权值。

表 2: NanGate 45 nm open cell library 典型条件下逻辑门延时（ps）与面积（GE）[3]

输入	逻辑门 g	输出表达式	$d(g)(ps)$	面积(GE)
x_0	INV	$\neg x_0$	22.048	0.67
	BUF	x_0	33.557	1.00
$x_1 x_0$	NAND2	$\neg(x_0 \wedge x_1)$	27.886	1.00
	NOR2	$\neg(x_0 \vee x_1)$	40.650	1.00

	AND2	$x_0 \wedge x_1$	40.171	1.33
	OR2	$x_0 \vee x_1$	56.414	1.33
	XOR2	$x_0 \oplus x_1$	73.019	2.00
	XNOR2	$\neg(x_0 \oplus x_1)$	57.604	2.00
$x_2x_1x_0$	NAND3	$\neg(x_0 \wedge x_1 \wedge x_2)$	34.767	1.33
	OAI21	$\neg((x_0 \vee x_1) \wedge x_2)$	32.651	1.33
	AOI21	$\neg((x_0 \wedge x_1) \vee x_2)$	51.619	1.33
	NOR3	$\neg(x_0 \vee x_1 \vee x_2)$	61.543	1.33
	AND3	$x_0 \wedge x_1 \wedge x_2$	51.869	1.67
	OR3	$x_0 \vee x_1 \vee x_2$	85.840	1.67
	MUX2	$(\neg x_0 \wedge x_1) \vee (x_0 \wedge x_2)$	75.175	2.33
	OAI22	$\neg((x_0 \vee x_1) \wedge (x_2 \vee x_3))$	54.596	1.67
$x_3x_2x_1x_0$	AOI22	$\neg((x_0 \wedge x_1) \vee (x_2 \wedge x_3))$	57.255	1.67
	NAND4	$\neg(x_0 \wedge x_1 \wedge x_2 \wedge x_3)$	44.487	1.67
	NOR4	$\neg(x_0 \vee x_1 \vee x_2 \vee x_3)$	91.313	1.67
	AND4	$x_0 \wedge x_1 \wedge x_2 \wedge x_3$	65.492	2.00
	OR4	$x_0 \vee x_1 \vee x_2 \vee x_3$	118.592	2.00

（6）实际关键路径延时 D_{sta}

采用开源综合环境：YosysHQ/oss-cad-suite-build，该环境支持多平台，包括 linux，macOS，windows。目标 ASIC 工艺库为 NanGate 45nm。

本赛题给出了开源软件在 Linux 环境或者 Windows 平台的安装测试说明，提供了脚本文件并使用 `run.sh` 对国际上分组密码 SPEEDY 的 6 位 S 盒的查表和 STR 两种实现方式进行综合，静态时序分析（STA），最终得到“延时”和“面积”的测试值。详细的材料见附件。

对任一输入端口 $x_i \in \{x_0, \dots, x_5\}$ 与输出端口 $y_j \in \{y_0, \dots, y_5\}$ ，STA 报告其最坏传播延时

$$D_{sta} = \max_{x_i \in \{x_0, \dots, x_5\}, y_j \in \{y_0, \dots, y_5\}} \text{Delay}_{sta}(x_i \rightarrow y_j).$$

赛题鼓励参赛者同时从“结构层面”（降低 D_{theory} ）与“实现层面”（降低 D_{sta} ）优化实现。

2.4 成绩评判标准

（1）有效性判定（不通过则得分为 0）

作品必须同时满足：

- ① 功能正确：对所有 $X \in [0,63]$ ，输出 Y 与表 1 完全一致；
- ② 可综合/可 STA：可在评测平台指定流程下完成综合、映射与 STA；
- ③ 纯组合逻辑：不含时序元件与禁止结构。

（2）评分构成（理论 50% + 实测 50%）

对有效作品，记其理论关键路径延时为 D_{theory} ，实际关键路径延时为 D_{sta} ，得分定义为：

$$\text{Score}_{theory} = 50 \times \frac{150}{D_{theory}}, \quad \text{Score}_{sta} = 50 \times \frac{300}{D_{sta}}.$$

总分为：

$$\text{Score} = (\text{Score}_{theory} + \text{Score}_{sta}).$$

如果一个作品提供 S 盒的多种表达式，取其最小的理论延时和最小的关键路径延时进行评分计算。

（3）并列规则下的评分

若两作品总分 Score 相同，依次根据评测平台统计比较 D_{sta} ，映射后面积（GE），以及理论延时 D_{theory} 。

三、密码学背景及相关问题的研究进展

3.1 研究进展

S 盒的低延时实现既是密码学设计问题，也是硬件实现优化问题。围绕如何评估与搜索低延时 S 盒，研究大致可归纳为以下路线：

（1）基于启发式度量的低延时搜索

早期大量研究以门深度（depth）或其加权扩展作为延时代理指标，通过启发式搜索获得小规模 S 盒（如 4/5 比特）或受限门集合下的低深度实现。逻辑

辑电路视为有向无环图，图的优化算法被用于寻找低延时的实现，Jean 等提出基于图的双向广度优先搜索（BFS）与中间相遇（Meet-in-the-Middle, MITM）相结合的策略，实现成本最优的逻辑电路实现。Bao[1] 将 Jean 等提出的图优化策略用于门深度优化。Stoffelen[2] 给出了基于 SAT 的门深度优化实现方法，但是它假设所有门的延迟相同，这与现实硬件不符，搜索效率也是一个问题。这些方法可以在给定的门深度权值下给出小 S 盒的低延时实现方法。然而，真实 ASIC 库中不同门型具有显著不同的传播延时，且受综合映射与工作条件影响，单纯依赖门深度/少量门的启发式权重并不总能预测真实最低延时。

（2）最优逻辑门深度估计 VS 电路结构/路径级建模

Rasoolzadeh 等[3]在 FSE 2022 上系统研究了低延时布尔函数与可逆 S 盒，并展示了结构化实现对降低关键路径延时的价值。进一步地，电路延时主要由整体电路结构与关键路径组合决定，而非单个门的启发式得分；并指出对于较大 S 盒，结构化（STR）网表往往比查找表（LUT）综合得到更短关键路径。这类结论也支持本赛题的双指标设计：理论评分促使参赛者探索更优结构，实际评分确保结构在真实综合/STA 下依然有效。

（3）本赛题定位

本赛题固定目标为 6 比特 APN 置换 S_0 ，聚焦于**低延时实现**。我们既希望参赛者给出**理论上最短关键路径**的结构，也鼓励参赛者在统一 STA 下获得**实际最低延时**的实现；尽管这二者的关键路径存在差异，但希望找到两者都低的。在实践中，可以通过理论延时排名靠前的多种结构候选进行实际延时测试，理论延时排名靠前的结构更可能覆盖到 STA 下的全局最优或近似最优实现。

（4）解题思路提示

启发式搜索方法对于 4、5 比特的 S 盒路径比较有效，但是对于 6 比特的 S 盒，复杂度太高，文献[1]提供了一个工具对于 4 比特 S 盒可以给出最优表示，但是不适用 6 比特。因此建议先将 S_0 进行硬件综合，给出基础的低延时逻辑实现，然后再结合文献 [1] 或者文献 [2] 的方法针对特定的目标电路进行优化改进。

3.2.3 比特 S 盒的理论延时示例

为了便于理解，我们用一个 3 比特 S 盒(见表 3)进行简单说明，同一功能

可以对应不同的电路表达方式，有两种实现方式（STR 与 ANF），当采用不同门集合/结构时，其理论关键路径延时 D_{theory} 可能显著不同。

表 3: 示例 3×3 S 盒真值表

X	0	1	2	3	4	5	6	7
Y	0	4	0	7	3	2	5	7

(1) STR 门级结构实现（仅用 BUF/INV/NAND2）

设输入为 $x = (x_2x_1x_0)$ ，输出为 $y = (y_2y_1y_0)$ 。根据编码约定 $X = 4x_2 + 2x_1 + x_0$ 。约定所有输入得经过逻辑门才能进入下一级逻辑门的输入，因此要进行后续的逻辑运算，输入 x_0, x_1, x_2 需要先经过 **BUF** 或 **INV**（例如 x_0 不允许直接扇出使用）：

$$x_0^b = \text{BUF}(x_0), x_1^b = \text{BUF}(x_1), x_2^b = \text{BUF}(x_2),$$

$$x_0^n = \text{INV}(x_0), x_1^n = \text{INV}(x_1), x_2^n = \text{INV}(x_2).$$

给出如下门级实现：

$$t_{01} = \text{NAND2}(x_0^b, x_1^b), t_{02} = \text{NAND2}(x_0^n, x_2^b), y_0 = \text{NAND2}(t_{01}, t_{02}),$$

$$t'_{01} = \text{NAND2}(x_0^b, x_1^b), t_{12} = \text{NAND2}(x_1^n, x_2^b), y_1 = \text{NAND2}(t'_{01}, t_{12}),$$

$$t_{21} = \text{NAND2}(x_1^b, x_2^b), t_{20} = \text{NAND2}(x_2^n, x_0^b), y_2 = \text{NAND2}(t_{21}, t_{20}).$$

由门延时表计算 D_{theory} ：以 y_0 为例，从 x_0 走 **BUF** → **NAND2** → **NAND2** 的路径为

$$\begin{aligned} D_{theory}(x_0 \rightsquigarrow y_0) &= d(\text{BUF}) + d(\text{NAND2}) + d(\text{NAND2}) \\ &= 33.557 + 27.886 + 27.886 = 89.329 \text{ ps}. \end{aligned}$$

而从 x_0 走 **INV** → **NAND2** → **NAND2** 的路径为

$$22.048 + 27.886 + 27.886 = 77.82 \text{ ps}.$$

因此对 y_0 来说，理论关键路径由 BUF 分支主导， $D_{theory}(y_0) = 89.329 \text{ ps}$ 。

同理可得 $D_{theory}(y_1) = D_{theory}(y_2) = 89.329 \text{ ps}$ ，故该结构即 STR 实现的延时

$$D_{theory} = \max_j D_{theory}(y_j) = 89.329 \text{ ps}.$$

(2) S 盒的 ANF（Algebraic Normal Form）表达

将上述 S 盒的查找表 LUT 对应的布尔函数化简/换算为 ANF（模 2 多

项式，乘法为 $\wedge$ ，加法为 $\oplus$ ），可得到：

$$\begin{aligned} y_0 &= x_0x_1 \oplus x_2 \oplus x_0x_2, \\ y_1 &= x_0x_1 \oplus x_2 \oplus x_1x_2, \\ y_2 &= x_0 \oplus x_0x_2 \oplus x_1x_2. \end{aligned}$$

注：这里的 x_ix_j 表示 $x_i \wedge x_j$ 。

对 S 盒的 ANF 实现，计算其对应的 D_{theory} 。若直接按 ANF 用 AND2 与 XOR2 组合实现，并同样约束输入先经缓冲：

$$x_0^b = \text{BUF}(x_0), x_1^b = \text{BUF}(x_1), x_2^b = \text{BUF}(x_2),$$

先并行生成二次项：

$$a_{01} = \text{AND2}(x_0^b, x_1^b), a_{02} = \text{AND2}(x_0^b, x_2^b), a_{12} = \text{AND2}(x_1^b, x_2^b),$$

再用两级 XOR2 合成三项异或（以 y_0 为例）：

$$u_0 = \text{XOR2}(x_2^b, a_{01}), y_0 = \text{XOR2}(u_0, a_{02}),$$

其余输出类似即可。

该 ANF 直接实现的理论关键路径：以 y_0 为例，从 x_0 经二次项 a_{01} 再穿过两级 XOR 的路径为

$$\begin{aligned} D_{theory}(x_0 \rightsquigarrow y_0) &= d(\text{BUF}) + d(\text{AND2}) + d(\text{XOR2}) + d(\text{XOR2}) \\ &= 33.557 + 40.171 + 73.019 + 73.019 = 219.766 \text{ ps}. \end{aligned}$$

同理， y_1, y_2 的最坏路径也会被 AND2 和两级 XOR2 主导，因此该 ANF 直搭实现的

$$D_{theory} = \max_j D_{theory}(y_j) = 219.742 \text{ ps}.$$

以上示例中，STR（NAND 链）与 ANF（AND/XOR）都是表 3 对应的 S 盒的实现，但采用的逻辑门表示不一样，由于 XOR2 在表 2 中延时权重大（73.019 ps），使得按 ANF 中的逻辑门直接构造的理论关键路径显著长于该 STR 结构。这也说明：表达方式/逻辑门选择/电路结构会直接影响 D_{theory} ，并且还可能进一步影响统一综合/映射后的 D_{sta} 。

四、参考文献

- [1] BAO Z, GUO J, LING S, et al. PEIGEN - a platform for evaluation, implementation, and generation of S-boxes[J]. IACR Transactions on Symmetric Cryptology, 2019, 2019(1): 330-394.

- [2] STOFFELEN K. Optimizing S-box implementations for several criteria using SAT solvers[C]//Fast Software Encryption: 23rd International Conference, FSE 2016. Bochum, Germany: Springer, 2016: 140–160.
- [3] RASOOLZADEH S. Low-latency boolean functions and bijective s-boxes[J]. IACR Transactions on Symmetric Cryptology, 2022, 2022(3): 403–447.