

# NTC FPGA 강좌 2. 로직 시뮬레이터 사용법 (Model Sim)

(주) 뉴티씨 (NewTC) http://www.NewTC.co.kr

### 1 서론

본 강좌에서는 간단한 로직 설계와 시뮬레이터 사용법에 관하여 설명하겠습니다. LED를 주기적으로 깜빡이는 간단한 예제를 이용하여 Quartus II 와 ModelSim 에서 시뮬레이션하는 방법을 하나씩 따라 하면서 진행할 수 있도록 구성하였습니다.

강좌를 시작하기에 앞서 Altera사(<a href="http://www.altera.com">http://www.altera.com</a>) 홈페이지를 방문하여 ModelSim-Altera 버전을 다운받아 설치합니다.

다운로드 주소: https://www.altera.com/support/software/download/eda software/modelsim

### 2 시뮬레이터

Quartus II Web Edition은 내장되어 있는 시뮬레이터는 파형을 GUI 환경에서 만들 수 있어 편리한 장점이 있고 합성 후 결과로 시뮬레이션 하기 때문에 상대적으로 정확하지만 파 형을 보는데 불편함이 있으며 매번 합성을 해야 하는 불편함이 있습니다.

ModelSim-Altera 는 일반적인 방법으로 Text 환경에서 파형을 인가 해야 하지만 합성을 하지 않고 시뮬레이션을 하기 때문에 빠르게 결과를 확인할 수 있습니다.

	Quartus II Web Edition	ModelSim-Altera
파형 생성	GUI 환경	Text 환경
타이명 정확도	높다	낮다
시뮬레이션 방법	시뮬레이션 하기 전에 컴파일 해야 함	시뮬레이션만 수행

따라서 RTL을 개발하는 단계에서는 ModelSim-Altera 를 사용하여 설계를 하고 최종 단계에서 필요한 경우 Quartus II 에서 시뮬레이션을 통해 검증한 후 하드웨어로 다운로드 하게 됩니다.

3장에서는 ModelSim을 이용한 시뮬레이션 방법을 설명하고 4장에서는 Quartus II 를 이용한 방법을 설명하겠습니다.

## Tip!!!


실제 개발 단계에서는 ModelSim을 이용하여 개발하고 시뮬레이션을 완료한 후 정확한 타이밍 검증하는 경우 Quartus II 에서 시뮬레이션을 해보는 것이 좋습니다.



## 3 ModelSim을 이용한 시뮬레이션 방법

시뮬레이션을 하기 위해서는 설계 모듈 뿐만 아니라 Test Bench를 작성해야 합니다.
Test Bench 란 설계한 모듈을 포함하여 테스트 입력을 인가하는 모듈입니다.
아래 그림과 같이 실제 구현한 모듈을 둘러 싸는 구조로 Test Bench 를 작성하게 됩니다.
test\_led 모듈은 실제 FPGA에서 구현할 Top 모듈입니다. 이 모듈에 입력을 인가하기 위하여 tb\_test\_led 모듈을 생성하는데 이 모듈은 입력 신호를 발생 시켜 Top 모듈에 연결합니다. 또한 출력 신호를 wire 로 할당 합니다.

tb\_test\_led.v (test\_led 모듈을 위한 Test Bench)



여기서 시뮬레이션 할 소스는 클럭을 카운트 하여 LED로 출력하는 것입니다.

# test\_led 모듈 (test\_led.v)

```
module test_led (clk, reset, led_out);
                 clk, reset;
input
output [7:0]
                 led_out;
wire
       [7:0]
                 led_out;
       [27:0]
               counter;
reg
always @(posedge clk)
       if(!reset)
                 counter \leq 0;
       else
                 counter <= counter + 1;</pre>
assign led_out[7:0] = counter[9:2];
endmodule
```



이 모듈을 테스트 하기 위해서는 clk 신호와 reset 신호를 인가해야 하고 test\_led 모듈을 불러와야 합니다. 신호를 인가하는 방법은 initial 구문 또는 always 구문을 사용합니다. Top 모듈을 불러오는 방법은 내부에서 모듈을 사용하는 방법과 동일합니다.

# tb\_test\_led 모듈 (tb\_test\_led.v)


```
`timescale 1ns/10ps
module tb_test_led;
reg clk, reset;
wire [7:0] led_out;
initial
begin
                                                  reset 신호 인가
 \#0 reset = 0;
 #20 \text{ reset} = 1;
end
initial
begin
 #0 clk = 0;
                                                  clk 신호 인가
end
always
 #5 clk = \sim clk;
test_led u1 (
                                                  test_led 모듈 생성
  .clk(clk),
  .reset(reset),
  .led_out(led_out) );
endmodule
```

※ 소스의 첫 줄 timescale 앞에 [ ` ] 표시는 작은 따옴표가 아니라 키보드의 숫자 [1] 왼쪽에 있는 것입니다.




Step 1. ModelSim 을 실행합니다. 프로젝트를 생성할 때는 Library 창의 Work의 하위 구조 가 비어 있는지 확인합니다.

(Work 아래 파일이 남아있는 경우 꼭 삭제해야 합니다.)



Step 2. File > New > Project 를 클릭하면 아래와 같이 창이 뜹니다.


프로젝트 폴더와 이름을 지정하고 확인을 클릭합니다. 프로젝트의 폴더 경로에는 한글 또는 공백 또는 "\_" 이외의 특수문자가 들어가지 않도록 합니다.






Step 3. 프로젝트에 사용할 파일을 불러와서 사용하거나 새로 작성할 수 있습니다. 여기서는 새로 작성해 보도록 하겠습니다. 다른 파일을 이용하실 분은 Add Existing File을 선택하여 프로젝트에 추가하시면 됩니다.

Create New File 을 클릭하시면 아래와 같이 창이 뜹니다. 아래와 같이 파일 이름을 입력하면 프로젝트에 파일이 추가되면서 빈 문서가 생성됩니다. test\_led 와 tb\_test\_led 를 생성합니다.




아래와 같이 파일이 추가되었습니다.




Step 4. 파일명 위에서 오른쪽 클릭을 하고 Edit을 클릭하면 파일을 편집할 수 있는 창이 나타납니다. test\_led.v 파일과 tb\_test\_led.v 파일을 편집합니다.



Step 5. Compile 아이콘 또는 Compile > Compile All 을 클릭하여 컴파일을 합니다. 컴파일이 정상적으로 되면 아래와 같이 success가 나옵니다. 에러가 발생하였을 경 우 Compile 메뉴의 Compile Report 를 보면 에러가 발생한 위치를 알 수 있습니다.




Step 6. 시뮬레이션을 하려면 Simulate > Start Simulation 을 클릭합니다. 아래와 같이 창이 뜨면 Test Bench 모듈을 선택하고 OK 버튼을 클릭합니다.






Step 7. 시뮬레이션이 시작되면 메인 창에 아래와 같이 바뀝니다.




Workspace 의 Sim 창에는 사용된 모듈이 트리 구조로 보이게 됩니다. Test Bench 모듈 또는 하위 모듈을 클릭하면 Object 창에 해당하는 모듈의 레지스터와 Wire 를볼 수 있습니다. Object 창에서 보고 싶은 신호를 선택하고 오른쪽 클릭하고 Add > To Wave > All items in design 을 클릭하시면 Wave 창이 뜹니다.






Step 8. Wave 창이 메인 창에 작게 보일 경우 Undock 을 클릭하여 새창으로 만듭니다. Undock 버튼은 Wave 창의 오른쪽 위 Close 버튼 옆에 있습니다.




Step 9. 시뮬레이션 아이콘을 이용하여 시뮬레이션을 시작합니다. Run 을 하기에 앞서 얼마 만큼의 시간 단위로 시뮬레이션을 할 것인지 설정을 합니다. 아래와 같이 100ns 로 설정하면 Run을 한번 클릭할 때마다 100ns 씩 시뮬레이션을 실행합니다. 더 긴 시간 동안 시뮬레이션을 진행하려면 시간을 변경 후 Run을 클릭합니다.



벡터 값을 보고 싶을 경우 해당 벡터의 이름에 오른쪽 클릭을 하고 Radix 에서 원하는 형식을 선택합니다.



Step 10.모듈 내부의 레지스터 값을 보고 싶을 경우 아래와 같이 Workspce 의 sim 탭에서 원하는 모듈의 Instance 를 선택합니다. test\_led 모듈은 U1 이라는 이름으로 Instance 가 만들어졌기 때문에 U1 을 클릭하면 Object 창에 counter 가 나타납니다. counter 위에 오른쪽 클릭을 하고 Add > To Wave > Selected items 를 클릭하면 Wave 화면에 해당 파형이 추가 됩니다.




Step 11.소스를 수정하거나 Wave 를 추가한 경우 시뮬레이션을 재시작 해야 합니다. Simulation 아이콘에서 Restart 를 클릭하면 아래와 같이 창이 뜹니다. 다시 Restart 를 클릭하면 시뮬레이션 창을 초기화 하고 다시 시뮬레이션 할 준비를 합니다. 앞 에서와 같이 시뮬레이션을 다시 진행할 수 있습니다.






# 4 Quartus II 를 이용한 시뮬레이션 방법

Step 1. 앞에서 생성한 test\_led.v 파일을 이용하여 같은 폴더에 프로젝트를 생성합니다.
먼저 File > New Project Wizard 를 선택하고 아래와 같이 프로젝트 폴더를 지정하는
화면으로 가서 test\_led.v 파일이 있는 폴더를 지정합니다. 프로젝트의 이름은 Top
모듈의 이름과 동일해야 합니다. 따라서 test\_led 라고 입력합니다.




Step 2. 소스 파일을 추가합니다. "..."을 클릭하여 파일을 찾고 Add 로 추가합니다.






Step 3. 타겟칩을 선택합니다. 여기서는 NTC의 FM-CY6S 모듈에서 사용한 EP1C6Q240 선택하였습니다. 선택을 한 후 Finish 를 클릭합니다.




Step 4. 아래와 같이 프로젝트가 생성 되었으면 ▶ 아이콘을 클릭하여 컴파일을 합니다.






Step 5. 에러 없이 컴파일이 완료 되었으면 File > New 를 클릭합니다. 아래 그림과 갈이 새로운 파일의 형태를 선택하는 창이 나오는데 여기서 Vector Waveform File 을 선택합니다.




아래와 같이 파형을 인가할 수 있는 새로운 창이 뜹니다.






Step 6. Edit > Insert > Insert Node or Bus 를 선택하면 아래와 같이 창이 뜹니다. 이 창에서 Node Finder 를 클릭합니다.



Step 7. Node Finder 창에서 List 를 클릭하면 왼쪽 창에 Node와 Register 가 나타납니다. 여기서 필요한 입출력 신호와 Register 를 선택하여 오른쪽 창으로 보냅니다.




OK 를 클릭하면 Step6. 의 창의 Name 에 Multiple Items 가 추가되어 있습니다. 이 창에서 다시 OK 를 클릭합니다.


신호가 보이지 않을 경우 Filter 설정을 바꿔 봅니다. 모든 핀과 레지스터를 보기 위해서는 Pins: all & Registers 를 선택합니다.



Step 8. 아래와 같이 앞에서 선택한 파형이 추가되었습니다. 파형의 전체 또는 일부를 선택한 후 창의 왼쪽이 있는 아이콘을 이용하여 입력을 인가할 수 있습니다. 여기서는 reset 과 clk 신호만 인가하면 됩니다. reset 신호는 약 20ns 동안 0으로 인가한 후 1 신호를 인가합니다. (먼저 전체 신호를 1로 셋팅 하고 0-20ns 구간을 0으로 셋팅합니다.)




Step 9. clk 신호 전체를 선택한 후 왼쪽 아이콘 중 **시계 모양의 Overwrite Clock**을 클릭합니다. 여기서는 50Mhz 신호를 기준으로 시뮬레이션을 하기 때문에 Period 를 20ns로 설정하였습니다.






Step 10. 클럭 설정 후 OK 를 클릭하면 아래와 같이 클럭 신호가 인가된 것을 확인할 수 있습니다. 시뮬레이션에 앞서 Waveform 파일을 저장합니다.



Step 11. Processing > Start Simulation 또는 📩 를 클릭하면 시뮬레이션을 시작합니다.



Quartus II 에서 시뮬레이션을 할 경우 소스를 수정할 때마다 컴파일을 다시 해야하기 때문에 RTL 을 작성하는 중에는 사용하는데 불편함이 있습니다. 기능적인 구현은 ModelSim 을 이용하여 한 후 타이밍 검증에서 Quartus II 시뮬레이터를 사용하는 것이 좋습니다.

