

Altera Quartus II를 이용한 설계 구현

한밭대학교 반도체설계실

Sun, Hye-Seung



*


Quartus II 설계 흐름

Front End(합성)
Back End(P&R)
모두 수행
full compile (합성+P&R)
후에 실제 Gate delay 정보 산출

functional RTL 시뮬레이션


Quartus II
Compiler
modules

Gate 의 delay 는 고려 없이 function 만 검증






🔻 Quartus II 설계입력








Quartus II 설계합성








Quartus II Place & Route








Quartus II 시뮬레이션








Quartus II 타이밍 분석








Quartus II 디바이스 프로그래밍







Quartus II 메인 화면








■ File -> New Project Wizard를 선택


◆ Working directory, Project Name, Top-Level Design entity 등을 설정








◆Add Files **내화창**








◆ Family & Device Settings **내화**창








◆EDA Tools Settings **내화창**








◆Summary **내화**창







◆프로젝트 생성이 완료된 상태









🔻 설계 입력

- File -> New를 선택
- New 대화창에서 Verilog HDL File을 선택










🔻 설계 입력

◆문서 편집기가 활성화된 상태









⊁ 설계 입력

■ HDL Template를 이용한 설계 입력

◆ Edit -> Insert Template










⊁ 설계 입력

■ HDL 소스파일 추가


◆ Project -> Add/Remove Files







컴파일








🔻 컴파일


◆컴파일 진행 과정





컴파일

◆컴파일 완료 상태








디바이스 및 핀 할당

■ Target device 지정


◆Assignments -> Device







🔭 디바이스 및 핀 할당








디바이스 및 핀 할당

■ Device Pin 할당

Assignments -> Assignment Editor








🔻 디바이스 및 핀 할당

Assignment Editor








🔻 디바이스 및 핀 할당

◆ Port 선택








🔻 디바이스 및 핀 할당


◆ Pin **할당**





* 디바이스 및 핀 할당

- Back-Annotate Assignments를 이용한 핀 할당
 - ◆사전에 full compile이 완료되어야 함.








디바이스 및 핀 할당

■ Back-Annotate Assignments를 이용한 핀 정보 불러오기








🛪 디바이스 및 핀 할당

◆Assignment Editor를 사용하여 Pin 정보를 수정









🔻 시뮬레이션

■ Quartus II Simulator를 사용한 시뮬레이션

- ◆ File -> New
- Vector Waveform File










※ 시뮬레이션

■시뮬레이션 입력파형 생성








시뮬레이션

■시뮬레이션 입력파형 생성

◆ Node Finder 창








※ 시뮬레이션

■시뮬레이션 입력파형 생성

◆입출력 포트의 로드가 완료된 상태








🔻 시뮬레이션

◆시뮬레이션 파형 설정








※ 시뮬레이션

◆시뮬레이션 파형 설정이 완료된 상태









☀ 시뮬레이션

■ 타이밍 시뮬레이션 설정

Assignments -> Settings









🔻 시뮬레이션

■ 시뮬레이션 실행

Processing -> Start Simulation








🔻 시뮬레이션

◆시뮬레이션 결과






※ 시뮬레이션

▣ 기능 시뮬레이션 설정

◆ Assignments -> Settings






🔻 ModelSim을 이용한 시뮬레이션

■ 시뮬레이터 설정

- Assignments -> Settings
- ◆ EDA Tool Settings -> Simulation






🔻 ModelSim을 이용한 시뮬레이션

■ 시뮬레이터 실행


- ◆ Tools -> EDA Simulation Tool -> Run EDA RTL Simulation
 - -> Run EDA Gate Level Simulation





* ModelSim을 이용한 시뮬레이션

◆ ModelSim 0 실행된 상태








* ModelSim을 이용한 시뮬레이션


◆기존에 없던 테스트벤치 파일이 컴파일 되어 추가된 상태





Gate Level 시뮬레이션 시 문제 해결

■ 라이브러리 찾지 못하는 에러 발생



** Error: (vsim-3033) Decoder_8_1200mv_85c_slow.vo(385): Instantiation of 'cycloneiii_lcell_comb' failed. The design unit was not found.

Region: /tb_Decoder_v/uut

Searched libraries:


C: \text{\$\



집간

Gate Level 시뮬레이션 시 문제 해결

■ 라이브러리 찾지 못하는 에러 발생








🔻 ModelSim을 이용한 시뮬레이션

◆Waveform 창에 신호 추가하기








* ModelSim을 이용한 시뮬레이션

◆ ModelSim **시뮬레이션** 결과









ModelSim을 이용한 시뮬레이션

■ Functional 한 RTL 시뮬레이션 결과



■ Gate-level 시뮬레이션 결과 : 실제 Gate 의 계산 결과 시간을 확인 가능








디바이스 프로그래밍

■ 프로그래밍 하드웨어 설정

◆Tools -> Programmer -> Hardware Setup







* 디바이스 프로그래밍

■ 프로그래밍 하드웨어 설정


Hardware Setup		
Hardware Settings JTAG Settings		
Select a programming hardware setup to use when programming devices. This programming hardware setup applies only to the current programmer window.	Add Hardware	X
Currently selected hardware: No Hardware	Hardware type:	ByteBlasterMV or ByteBlaster II
Available hardware items:	Port:	LPT1 <u></u> ■
Hardware Server Port Add Hardware Remove Hardware	Baud rate:	✓
	Server name:	
	Server port:	
	Server password:	
Close	Auto Detect	OK Cancel





디바이스 프로그래밍

■ 프로그래밍 하드웨어 설정이 완료된 상태








* 디바이스 프로그래밍

▣ 디바이스 프로그래밍








디바이스 프로그래밍

■ PROM 프로그래밍

◆ File -> Convert Programming Files








🔻 디바이스 프로그래밍

◆.sof 파일을 .jic 파일로 변환







* 디바이스 프로그래밍

◆PROM 프로그래밍

