

PRÁCTICA 6

Segmentación de cauce y atascos en procesadores RISC

Objetivos Comprender el funcionamiento de la segmentación de cauce del procesador MIPS de 64 bits. Analizar las ventajas e inconvenientes de este tipo de arquitectura.

CPI


Los Ciclos Por Instrucción (CPI) son una medida de uso eficiente del procesador. Se definen como

$$CPI = \frac{\text{Ciclos}}{\text{Instrucciones}}$$

De esta forma, un procesador es más eficiente si para las mismas instrucciones, requiere menos ciclos. En ese caso, su CPI es más *bajo*.

Valor mínimo del CPI En arquitecturas tradicionales, el CPI no puede ser menor que 1, ya que en el mejor caso se termina una instrucción distinta en cada ciclo. En arquitecturas con múltiples unidades de ejecución si puede ser menor a 1.

La arquitectura del simulador WinMIPS tiene un pipeline de 5 etapas para las instrucciones más simples que usan la etapa EX, donde cada etapa requiere 1 ciclo para completarse si no hay atascos..



Por ese motivo, generalmente para un programa sin atascos el CPI puede calcularse como:

$$CPI = \frac{\text{Ciclos}}{\text{Instrucciones}} = \frac{\text{Instrucciones} + 4}{\text{Instrucciones}}$$

En este caso, el valor 4 proviene de que en los primeros 4 ciclos no se termina ninguna instrucción

Valor máximo del CPI En teoría, el CPI no tiene un límite superior, y podría ser tan grande como la ineficiencia del procesador. Idealmente, para un programa optimizado el CPI debería ser cercano a 1. Por ejemplo, un valor común para un programa optimizado sería 1.1 o 1.2. No obstante, esos valores de CPI generalmente solo se obtienen si un programa requiere ejecutar una gran cantidad de instrucciones que no se **atasquen** demasiado.

Atascos Las instrucciones pueden atascarse por diversos motivos, principalmente por falta de datos requeridos para ejecutarse. Cuando una instrucción se **atasca**, la misma no puede avanzar y por ende requiere más ciclos para ejecutarse, aumentando el CPI. En una arquitectura donde las etapas de las instrucciones duran 1 ciclo, entonces el número de ciclos requeridos para ejecutar la instrucción aumenta en 1 por cada atasco. En ese caso, para calcular el CPI podemos asumir:

$$CPI = \frac{\text{Ciclos}}{\text{Instrucciones}} = \frac{\text{Instrucciones} + 4}{\text{Instrucciones}} = \frac{\text{Instrucciones} + \text{Atascos} + 4}{\text{Instrucciones}}$$

Esta fórmula solo funciona cuando las instrucciones pasan todas por las mismas 5 unidades de ejecución básicas del WinMIPS64. A continuación, veremos los distintos tipos de atascos que pueden darse en la ejecución de los programas y cómo minimizarlos.

Parte 1: Estructura del Cauce

Para comprender cómo se puede atascar una instrucción, primero se debe comprender qué parte de la instrucción se ejecuta en cada etapa del cauce.

1. Funciones de las etapas del cauce ★

Indicar a qué etapa corresponde cada función que realiza el procesador al ejecutar una instrucción típica:

Función	Etapas
A. Decidir si se toma un salto o no B. Buscar la instrucción en memoria y llevarla a la CPU C. Calcular la dirección de un acceso a memoria D. Guardar el valor de un registro en memoria E. Traer de memoria un valor a un registro intermedio F. Almacenar el valor final de un registro G. Calcular la dirección de un salto H. Verificar si están disponibles los operandos necesarios para continuar con la ejecución de la instrucción	1. IF: Obtención de Instrucción 2. ID: Decodificación de Instrucción 3. EX: Ejecución principal de instrucción 4. MEM: Acceso a Memoria 5. WB: Escritura de resultado en registro destino

2. Etapas de una instrucción ★

Indicar, para las siguientes instrucciones, qué realizan en cada una de las etapas IF/ID/EX/MEM/WB.

Instrucción	IF	ID	EX	MEM	WB
daddi \$t1, \$t3, 4					
dadd \$t2, \$t4, \$t3					
sd \$t3, tabla(\$t2)					
ld \$t3, tabla(\$t2)					
bneq \$t1, \$t2, loop					
j loop					

3. Cálculo de CPI ★

Simular la ejecución de los siguientes programas **manualmente** (sin usar el simulador), dibujando el cauce como lo hace el simulador, y calculando la cantidad de instrucciones, ciclos, y CPIs.

Responder:

- La fórmula de CPI presentada anteriormente ¿se cumple para los dos programas?
- En el segundo programa, se utilizan las instrucciones ddiv y dmul ¿cuántos se requieren para su ejecución?
- ¿Por qué la instrucción dmul tiene varias etapas llamadas M1, M2, etc, y ddiv no? Modificar el segundo programa, duplicando las instrucciones ddiv y dmul, de manera que cada una aparezca dos veces, y volver a simular. ¿Qué sucede en el caso de la división?
- La instrucción HALT solo detiene la ejecución del programa ¿se cuenta en el cálculo del CPI?
- El simulador considera a la instrucción NOP para calcular el CPI. No obstante, dicha instrucción no realiza ninguna tarea. Agregar 20 instrucciones NOP más en el primer programa, y calcular nuevamente el CPI. ¿Qué valor toma? En el caso de que sea menor, ¿eso quiere decir que el programa

es más eficiente?

<pre>daddi \$t2,\$t3,5 dsub \$t4,\$t3,\$t5 xor \$t6,\$t3,\$t5 nop halt</pre>	<pre>ddiv \$t6,\$t3,\$t5 dmul \$t4,\$t3,\$t5 daddi \$t2,\$t3,5 halt</pre>
--	---

Parte 2: Atascos RAW

1. Dependencia de datos ★

Los **atastos RAW** son los más comunes en un programa. Para determinar si hay un atasco RAW entre dos instrucciones, primero hay que determinar si hay una **dependencia de datos de lectura** entre las mismas.

Las dependencias de datos de lectura ocurren cuando una instrucción B requiere el valor de un registro, pero debe esperar a que otra instrucción A escriba el valor de ese registro. En este caso, B es una instrucción que comienza a ejecutarse luego de A.

La dependencia de datos no siempre implica un atasco, porque si las instrucciones están muy alejadas en el tiempo la primera termina antes de que la segunda necesite el dato.

a) Los siguientes programas cortos contienen instrucciones que utilizan registros similares. Indicar en cada caso qué instrucciones tienen dependencias de datos de lectura entre ellas.

	1	2	3	4
1	daddi \$t1,\$0,5	ld \$t1, A(\$0)	daddi \$t1,\$0,4	daddi \$t1,\$0,0
2	daddi \$t2,\$0, 7	ld \$t2, B(\$0)	daddi \$t2,\$0,3	daddi \$t2,\$0,0
3	slt \$t3, \$t1, \$t2	bne \$t1, \$t2, no	daddi \$t3,\$0,0	loop: ld \$t3,A(\$t1)
4	daddi \$t1,\$0,1	daddi \$t3,\$0,1	loop: dadd \$t3,\$t3,\$t2	dadd \$t2,\$t2,\$t3
5	and \$t4, \$t3, \$t1	j fin	daddi \$t1,\$t1,-1	daddi \$t1,\$t1,8
6	daddi \$t1, \$0, 8	no: daddi \$t3,\$0, 0	bnez \$t1, loop	bnez \$t3, loop
7	sd \$t4, A(\$t1)	fin: sd \$t3, C(\$0)	sd \$t3, res(\$0)	sd \$t2, RES(\$0)

Ejemplo con el programa 1:

3 depende de 1 (por \$t1) y 2 (por \$t2)

5 depende de 3 (por \$t3) y 4 (por \$t1)

7 depende de 5 (por \$t4) y 6 (por \$t1)

b) ¿Cuáles de las dependencias de datos por lectura te parece que causarán atascos RAW? Probar los programas en el simulador y anotar la cantidad de atascos y CPI de cada uno. **Nota:** Ignorar los atascos por "Branch Taken Stall" (los veremos más adelante).

c) Modificar los programas para que se reduzca la cantidad de atascos RAW, reordenando las instrucciones de forma que el resultado final del programa sea el mismo. Comparar la cantidad de atascos y CPI de cada uno con el caso anterior.

2) Atascos RAW y forwarding ★

En el ejercicio previo, vimos que reordenando las instrucciones se puede obtener una mejora en el CPI del programa. Otra forma de solucionar los atascos por dependencia de datos es utilizando el Adelantamiento de Operandos o Forwarding. Un procesador con Forwarding tiene un hardware modificado que permite que menos dependencias de datos se conviertan en atascos RAW. Para lograrlo, utiliza dos estrategias complementarias:

1) El valor que se calcula en las etapas EX o MEM está disponible para que otras instrucciones lo accedan ni bien se calcula, y no se requiere esperar a la etapa WB. Por ejemplo, la instrucción **daddi \$t1,\$t2,5** tendrá disponible el resultado de la suma al finalizar la etapa **EX**.

2) Las instrucciones no requieren todos sus operandos en la etapa **ID**. En lugar de eso, si necesitan un operando y no está disponible, se atascarán en la etapa en que lo necesiten realmente. Por ejemplo, si la instrucción **sd \$t1, A(\$0)** llega a la etapa **ID** pero el valor de \$t1 todavía está siendo calculado por otra

instrucción, avanzará igual y se atascará recién en la etapa **MEM**.

Para analizar el efecto del forwarding, veamos el siguiente programa que intercambia el contenido de dos palabras de la memoria de datos, etiquetadas A y B.

```
.data
A: .word 1
B: .word 2
.code
ld $t1, A($0)
ld $t2, B($0)
sd $t2, A($0)
sd $t1, B($0)
halt
```

- Ejecutarlo en el simulador con la opción Configure/Enable Forwarding **deshabilitada**.
¿Cuántos atascos RAW hay?
¿Cuál es el CPI?
- Ejecutarlo en el simulador con la opción Configure/Enable Forwarding **habilitada**.
¿Por qué no se presenta ningún atasco en este caso? Explicar la mejora.
¿Cuál es el CPI?
¿Qué indica el color de los registros en la ventana Register durante la ejecución?

3) Atascos RAW con lazos ★★

Ignorando por ahora los atascos por salto (Branch Taken Stall), analizar el siguiente programa:

```
.data
A: .word 1
B: .word 3
C: .word 0
.code
ld $t1, A($0)
ld $t2, B($0)
loop: dsll $t1, $t1, 1
      daddi $t2, $t2, -1
      bnez $t2, loop
      sd $t1, C($0)
      halt
```

- Loop sin forwarding** Ejecutar el programa deshabilitando el Forwarding y responder:
 - ¿Qué instrucciones generan los atascos tipo RAW y por qué? ¿En qué etapa del cauce se produce el atasco en cada caso y durante cuántos ciclos?
 - ¿Cuántos CPI tiene la ejecución del programa en este caso?
 - Cambiar el valor de B a 1000 y ejecutar. ¿Cómo cambió la cantidad de CPIs?
- Loop con forwarding** Ejecutar el programa con Forwarding habilitado y responder:
 - ¿Cuántos CPI tiene la ejecución de este programa? Tomar nota del número de ciclos, cantidad de instrucciones y CPI. Comparar con el caso anterior.
 - Cambiar el valor de B a 1000 y ejecutar. ¿Cómo cambió la cantidad de CPIs?
- Reordenamiento de instrucciones para optimización de CPI:**
 - Reordenar las instrucciones para que la cantidad de RAW sea 0 en la ejecución del programa, ejecutando con Forwarding **habilitado** y B=3.

- Cambiar el valor de B a 1000 y ejecutar. ¿Cómo cambió la cantidad de CPIs?
- En base a lo anterior ¿qué partes del programa conviene optimizar generalmente?

d) Cantidad de instrucciones de un lazo

- Viendo el código del programa de forma estática (es decir, sin ejecutarlo), la cantidad de instrucciones que tiene sería 7. No obstante, las estadísticas del simulador indican que hay 13 instrucciones ¿de dónde sale esta diferencia? ¿Cómo calcularías la cantidad de instrucciones de un programa con un lazo?

Parte 3: Atascos por dependencias de control

1) Atascos por salto (BTS) ★

Ejecutar el programa del ejercicio 3 de la Segunda Parte, reordenado y con Forwarding, de modo que no haya atascos RAW. El programa sigue teniendo algunos atascos, llamados Branch Taken Stall (BTS), también conocidos como atascos por salto.

1. Cambiar el valor de B a 1000 y ejecutar. ¿Cómo cambió la cantidad de BTS? ¿y el CPI?
2. Completar la siguiente frase: Al ejecutar un loop simple con N iteraciones, se producen _____ atascos BTS.
3. ¿Por qué se producen los BTS? ¿Qué sucede con la instrucción siguiente al salto?
4. ¿Pueden evitarse los BTS reordenando instrucciones?
5. Al ocurrir un BTS, una instrucción se empieza a ejecutar y luego se descarta, pero ¿debe contarse como una instrucción para el cálculo del CPI?

2) Reducción de BTS con Branch Target Buffer ★

Habilitar la opción Branch Target Buffer (BTB) y volver a ejecutar el programa anterior con B=3.

1. ¿Cómo cambió la cantidad de BTS? ¿y el CPI?
2. Notar que ahora aparece un nuevo tipo de atasco, llamado Branch Misprediction Stall (BMS). ¿Por qué sucede? ¿Cuántos ocurren?
3. Cambiar el valor de B a 1000, habilitar BTB y ejecutar. ¿Cómo cambió la cantidad de BTS y BMS? ¿y el CPI?
4. Completar la siguiente frase: Al ejecutar un loop simple con N iteraciones, si se habilita BTB, se producen _____ atascos de tipo BTS y _____ atascos de tipo BMS.
5. En base a los resultados anteriores ¿es mejor utilizar BTB cuando se realizan pocas o cuando se realizan muchas iteraciones?

3) Utilidad del BTB en distintos casos ★

El BTB puede aumentar el desempeño significativamente en la mayoría de los lazos. No obstante, en algunos puede tener un comportamiento patológico y de hecho reducir la eficiencia del programa. El siguiente programa calcula el máximo de un vector.

<pre> .data A: .word 2,1,3,1,4,1 MAX: .word -1 .code ld \$t1, MAX(\$0) daddi \$t2,\$0,0 daddi \$t3,\$0,6 </pre>	<pre> loop: ld \$t4, A(\$t2) slt \$t5,\$t1,\$t4 beqz \$t5, chico daddi \$t1,\$t4,0 chico: daddi \$t2,\$t2,8 daddi \$t3, \$t3, -1 bnez \$t3, loop sd \$t1, MAX(\$0) halt </pre>
---	--

- a) Antes de ejecutar en el simulador, encontrar las instrucciones de salto, y pensar cómo se comportará el BTB en cada caso. Recordar que la predicción del BTB guarda un bit de historia distinto por cada instrucción de salto.
- b) Ejecutar el programa en el simulador con y sin BTB. ¿Qué programa es más eficiente?

4) Reducción de BTS con Delay Slot (DS) ★★

El delay slot (DS) cambia el funcionamiento de los saltos. Cuando está activado, el salto se realiza con un retardo de un ciclo. Esto significa que la instrucción **siguiente** al salto también se ejecuta. De esta forma, los BTS desaparecen completamente, aunque esto no significa necesariamente que la ejecución sea más eficiente.

- a) Anotar en la tabla de abajo las estadísticas del programa del ejercicio 3 de la Segunda Parte al ejecutarse sin forwarding, y con **BTB** y **delay slot** desactivados
- b) Ejecutar el programa del ejercicio 3 de la Segunda Parte, pero ahora con BTB activado y forwarding desactivado.

- c) Ejecutar el programa del ejercicio 3 de la Segunda Parte, pero ahora con **delay slot** activado, BTB desactivado y forwarding activado. Anotar los CPI y la cantidad de instrucciones en la tabla de abajo. ¿Qué sucede con la instrucción **sd \$t1, C(\$0)**? ¿Cuántas veces se ejecuta? ¿Son necesarias todas las ejecuciones?
- d) Modificar el programa del ejercicio 3 de la Segunda Parte agregando un NOP antes de la instrucción **sd \$t1, C(\$0)**. Ejecutar el programa en el simulador y anotar los CPI. Los CPI serán menores que en el caso anterior
- e) Modificar el programa del ejercicio 3 de la Segunda Parte, pero ahora reordenando las instrucciones de modo de ejecutar una instrucción **útil** debajo del salto, sin aumentar el número total de instrucciones a ejecutar.

Ejercicio 3	Sin mejoras	BTB	DS	DS + NOP	DS + Reordenamiento
BTS					
BMS					
CPI					
#Instrucciones					

5) Corrección de programas con Delay Slot ★★★★★

En el programa del ejercicio 3 de la Segunda Parte, habilitar DS hace que una instrucción se ejecute varias veces. Si bien el programa es más ineficiente, el resultado final es el mismo. No obstante, en otros casos habilitar DS puede hacer que el programa no funcione correctamente.

- a) Correr el programa del ejercicio 3 de esta parte pero ahora con DS habilitado y anotar el CPI. Notar el resultado almacenado en la variable MAX ¿Por qué es incorrecto?
- b) Reordenar las instrucciones del programa para que funcione correctamente, y además la instrucción **sd \$t1, MAX(\$0)** solo se ejecute una vez, sin agregar instrucciones a ejecutar. Anotar el CPI, y comparar con el caso anterior ¿qué mejora se obtuvo?

Parte 4: Atascos por WAR, WAW y estructurales.

La etapa EX usa la ALU de sumas y restas de punto fijo. En un programa que solo utiliza instrucciones que pasan por la etapa EX, las instrucciones no se pueden *sobrepasar*, ya que todas tardan el mismo tiempo y pasan por las mismas etapas. En los procesadores modernos, no obstante, existen distintas ALUs para las operaciones de suma/resta (EX), multiplicación (MUL) y división (DIV). Además, las instrucciones de multiplicación y división tardan más ciclos que las de suma. Por este motivo, las instrucciones de suma pueden **comenzar después** que las de multiplicación o división, y **terminar antes**, generando efectivamente una **ejecución fuera de orden** (out of order execution).

Este tipo de ejecución abre la posibilidad a tres nuevos tipos de atascos: WAR (Write After Read, o **atascar la escritura para que termine la lectura**), WAW (Write After Write, o **atascar la escritura para que termine la otra escritura**) y STR (estructurales, o **atascar una instrucción porque la siguiente etapa o estructura del procesador está siendo utilizada**).

1) Atascos WAR y WAW ★

Los atascos WAR y WAW son la contracara de los RAW. Si bien es mucho más difícil que se produzcan en un programa común, son posibilidades que debe tener en cuenta el procesador. Estos atascos suceden cuando una **instrucción más rápida** se adelanta a una **instrucción más lenta**. Los siguientes programas presentan ejemplos minimalistas de tipo de atascos. Responder:

1. Estudiar el código sin simularlo y responder ¿cuál es el programa que tiene WAR y cual WAW? Simular los programas para comprobar.
2. En el caso del WAR, ¿cuál es la instrucción lenta y cuál la rápida? ¿Qué registro se quiere leer y escribir?
3. Idem para el caso WAW.

<pre>.code ddiv \$t1, \$t2, \$t3 dadd \$t1, \$t2, \$t3 halt</pre>	<pre>.code dmul \$t1, \$0, \$0 dmul \$t3, \$t1, \$t2 dadd \$t2, \$0, \$0 halt</pre>
---	---

2) Atascos estructurales (STR) ★

La ejecución fuera de orden también permite otro tipo de atasco. Los atascos estructurales suceden cuando dos instrucciones quieren acceder al mismo tiempo a la misma etapa del cauce. En el simulador, esto sucede en la etapa MEM, ya que sin importar la ALU que usen las instrucciones, luego del cálculo siempre deben pasar por la etapa MEM. Como las instrucciones rápidas pueden sobrepasar a las lentas, puede suceder que dos o más instrucciones terminen su etapa de ejecución al mismo tiempo, y por ende también quieran pasar a MEM al mismo tiempo.

<pre>.code dmul \$t1, \$0, \$0 nop nop nop nop</pre>	<pre>nop nop dadd \$t2, \$0, \$0 halt</pre>
--	---

- a) Ejecutar el código anterior y verificar que ocurre un atasco STR. ¿Entre qué instrucciones sucede el atasco? ¿cuál es la instrucción que se atasca? ¿Por qué esa y no la otra?
- b) Probar agregando un NOP ¿sigue el atasco? ¿y si se quita un NOP? ¿por qué?

3) Análisis de atascos ★★

Los siguientes programas presentan ejemplos naturales de atascos estructurales y WAR. Analizar e identificar dónde pueden ocurrir estos atascos. Ejecutar en el simulador y comprobar el resultado.

```

; Resto: Calcula en $t4 el resto
; de $t1 div $t2
.code
daddi $t1,$0,30 ; a = 30
daddi $t2,$0,4 ; b = 4
ddiv $t3,$t1,$t2 ; c = a div b = 7
dmul $t3, $t3, $t3 ; c*b = 7*4 = 28
dsub $t4, $t1,$t3 ; resto = a-c*b = 2
halt

```

```

; factorial: Calcula en $t2
; el factorial de $t1
.code
daddi $t1,$0,5 ; n=5
daddi $t2,$0,1 ; f=1
loop: dmul $t2,$t2,$t1 ; f=f*n
daddi $t1,$t1,-1 ; n=n-1
bnez $t1, loop
halt

```

4) Etapas y atascos ★★

Completar las etapas en la ejecución de los siguientes programas, asumiendo forwarding activado.

a) Suma y producto

Ciclo	1	2	3	4	5	6	7	8	9	11	11	12	13	14	15	16	17	18
ld \$t1, A(\$0)	IF	ID	EX	ME	WB													
ld \$t2, B(\$0)		IF	ID	EX	ME	WB												
dmul \$t3,\$t1,\$t2			IF	ID														
sd \$t3, MULT(\$0)				IF	ID													
dadd \$t3,\$t1,\$t2					IF													
sd \$t3, SUMA(\$0)							IF								EX	ME	WB	
halt														IF	ID	EX	ME	WB

b) Promedio

Ciclo	1	2	3	4	5	6	7	8	9	11	11	12	13	14	15	16	17
ld \$t1, suma(\$0)	IF	ID	EX	ME	WB												
ld \$t2, cant(\$0)		IF	ID	EX	ME	WB											
ddiv \$t3,\$t1,\$t2			IF	ID													
sd \$t3, prom(\$0)				IF													
halt					F		ID										

Ciclo	18	19	20	21	22	23	24	25	26	27	28	29	30	31	32	33
ld \$t1, suma(\$0)																
ld \$t2, cant(\$0)																
ddiv \$t3,\$t1,\$t2													ME	WB		
sd \$t3, prom(\$0)														ME	WB	
halt														EX	ME	WB

Parte 5: Ejercicios de repaso o tipo parcial

1) Análisis de atascos con lazos ★★★★★

El siguiente programa calcula la suma del arreglo A y almacena el resultado en la variable SUM. Calcular la cantidad de instrucciones, atascos y ciclos totales que toma el programa, y los CPIs, sin utilizar el simulador, asumiendo BTB/DS desactivados, y:

- Asumiendo **forwarding desactivado**
- Asumiendo **forwarding activado**.
- En el caso a), ¿qué sucedería si la instrucción `daddi $t2,$0,0` se intercambia por `daddi $t3,$0,3`?

Verificar los resultados con el simulador en cada caso.

<pre> .data A: .word 2,1,3 SUM: .word 0 .code daddi \$t2, \$0, 0 ld \$t1, SUM(\$0) daddi \$t3, \$0, 3 </pre>	<pre> loop: ld \$t4, A(\$t2) dadd \$t1, \$t1, \$t4 daddi \$t3, \$t3, -1 bnez \$t3, loop sd \$t1, SUM(\$0) halt </pre>
---	---

Pista: Es posible simular manualmente la ejecución de todo el programa ciclo por ciclo, pero esto resulta engorroso, sobre todo para los lazos con varias iteraciones. En lugar de eso, analizar el programa en 3 partes separadas: el código antes del loop, el código del loop (que se repite 3 veces) y el código después del loop. Por cada parte, determinar la cantidad de instrucciones ejecutadas. Para calcular los ciclos, primero determinar las dependencias de datos, en base a eso los atascos, y en base a eso y utilizar la fórmula vista anteriormente para calcular la cantidad de ciclos totales.

2) Cálculo de CPI con lazo tipo while y con forwarding ★★★★★

El siguiente programa busca determinar si el número **num** se encuentra dentro del vector **tabla**.

- Calcular manualmente el número de ciclos, CPI, RAWs y BTS/BMS, asumiendo forwarding activado y BTB desactivado.
- Idem, asumiendo BTB activado.
- Modificar el programa para que con DS activado funcione correctamente y no ejecute instrucciones de más.

<pre> .data tabla: .word 20, 1, 14, 7, 12, 11 num: .word 7 long: .word 6 res: .word 0 .code ld \$t1, long(\$0) ld \$t2, num(\$0) dadd \$t3, \$0, \$0 dadd \$t10, \$0, \$0 </pre>	<pre> loop: ld \$t4, tabla(\$t3) beq \$t4, \$t2, listo daddi \$t1, \$t1, -1 daddi \$t3, \$t3, 8 bnez \$t1, loop j fin listo: daddi \$t10, \$0, 1 fin: sd \$t10, res(\$0) halt </pre>
---	--

3) Cálculo de CPI con lazo tipo for y sin forwarding ★★★★★

El siguiente programa multiplica por 2 los valores del vector datos mediante un desplazamiento a la izquierda (**dsl**).

- Calcular manualmente el número de ciclos, CPI, RAWs y BTS/BMS, asumiendo **forwarding desactivado, BTB/DS desactivados**.

- B. Modificar el programa para funcionar correctamente con DS. Calcular manualmente el número de ciclos, CPI, RAWs y BTS/BMS, asumiendo **forwarding desactivado** y **DS activado**.

<pre>.data cant: .word 8 datos: .word 1, 2, 3, 4, 5, 6, 7, 8 res: .word 0 .code dadd \$t1, \$0, \$0 ld \$t2, cant(\$0)</pre>	<pre>loop: ld \$t3, datos(\$t1) daddi \$t2, \$t2, -1 dsll \$t3, \$t3, 1 sd \$t3, res(\$t1) daddi \$t1, \$t1, 8 bnez \$t2, loop halt</pre>
---	--