μC-Workshop (H39)

Aristoteles Tsiamitros
DD5FT

12. Mai 2012, 10:00-13:00 Uhr

Dualsystem

Wertevorrat: {0, 1}

Wertigkeit: 2^n , ..., 2^2 , 2^1 , 2^0 , 2^{-1} , 2^{-2} ...

Beispiel:

 $(101)_b = 1 \times 2^2 + 0 \times 2^1 + 1 \times 2^0 = (5)_d$

Oktalsystem

Wertevorrat: {0, 1, 2, 3, 4, 5, 6, 7}

Wertigkeit: 8^{n} , ..., 8^{2} , 8^{1} , 8^{0} , 8^{-1} , 8^{-2} ...

Beispiel:

 $\overline{(453)_0}$ = 4 x 8² + 5 x 8¹ + 3 x 8⁰ = (299)_d

Zahlensysteme

Polyadische Zahlensysteme

$$a_n a_{n-1} a_{n-2} \cdots a_1 a_0 a_{-1} a_{-2} a_{-m} = \sum_{k=-m}^n a_k \cdot B^k$$

Dezimalsystem

Wertevorrat: {0, 1, 2, 3, 4, 5, 6, 7, 8, 9}

Wertigkeit: 10^{n} , ..., 10^{2} , 10^{1} , 10^{0} , 10^{-1} , 10^{-2} ...

Beispiel:

$$845 = 8 \times 10^2 + 4 \times 10^1 + 5 \times 10^0$$

10.05.2012

Dipl.-Ing. Aristoteles Tsiamitros

Hexadezimalsystem

Wertevorrat: {0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F}

Wertigkeit: 16^{n} , ..., 16^{2} , 16^{1} , 16^{0} , 16^{-1} , 16^{-2} ...

Beispiel:

 $\overline{(2F9A)_h} = 2x16^3 + 15x16^2 + 9x16^1 + 10x16^0 = (12186)_d$

Umwandlung zwischen Zahlensystemen

Umwandlung Dezimal->Dual

Man wandelt eine Dezimalzahl in eine Dualzahl, indem man die Dezimalzahl in Zweierpotenzen zerlegt. Besetzte Zweierpotenzen haben den Koeffizienten 1, nicht besetzte Stellen den Koeffizienten 0.

Dies ist gleichwertig mit einer fortlaufenden Division durch 2 und Anordnen der Reste in umgekehrter Folge ihres Erscheinens nach folgendem Schema:

10.05.2012

Dipl.-Ing. Aristoteles Tsiamitros

5

Hexadezimal -> Dezimal

$$(3AF)h = 3 * 16^2 + 10 * 16^1 + 15 * 16^0 = (943)d$$

Dual -> Hexadezimal

Eine Hexadezimalzahl benötigt vier Dualstellen. Diese Beziehung nutzt man für die direkte Umwandlung vom Dual- in das Hexadezimalsystem.

Beginnend bei den Dualstellen niedriger Wertigkeit, wird die Dualzahl in vierstellige Gruppen unterteilt. Jede dieser Gruppen kann direkt durch eine Hexadezimalzahl ausgedrückt werden.

Beispiel: (10110111001)b = (010110111001)b = (5B9)h

Hexadezimal -> Dual

Die Rückumwandlung einer Hexadezimalzahl in eine Dualzahl erfolgt in umgekehrter Weise, durch Umwandlung jeder einzelnen Hexadezimalziffer in eine vierstellige Dualzahl.

Beispiel: $(5FC7)h = (0101\ 1111\ 1100\ 0111)b$

Umwandlung Dual -> Dezimal

Horner-Schema

Dezimal -> Hexadezimal

10.05.2012

Dipl.-Ing. Aristoteles Tsiamitros

Rechnen mit Dualzahlen

Beispiel:

Addition

Subtraktion

Die Subtraktion wird auf die Addition zurückgeführt!

Einer- und Zweierkomplement

Einerkomplement = Negation der Dualzahl.

Beispiel: X=(1101)b = (13)d, -> E=(0010)b

Zweierkomplement=Einerkomplement + 1, Z=E+1

Beispiel:

X=(1101)b = (13)dE=(0010)b

Z=(0010)b+(0001)b=(0011)b

Meistens wird das Zweierkomplement verwendet.

10.05.2012

Dipl.-Ing. Aristoteles Tsiamitros

9

Subtraktion (x=11-123)

```
(+11)d =(0000 1011)b
(+123)d=(0111 1011)b
(-123)d =(1000 0100 + 0000 0001)b=(1000 0101)b
```

0000 1011=(+11)d + 1000 0101=+(-123)d = 1001 0000

<u>2er Komplement</u>:

0110 1111

+ 0000 0001

= 0111 0000 = (-112)

Subtraktion (x=123-11)

```
(123)d=(0111 1011)b

(11)d =(0000 1011)b

Zweierkomplement:

(-11)d =(1111 0100 + 0000 0001)b=(1111 0101)b

Addition (statt Subtraktion):

0111 1011 =(+123)d

+ 1111 0101 =+(-11)d

1 0111 0000
```

10.05.201

Dipl.-Ing. Aristoteles Tsiamitros

Multiplikation

Einstellig

 $0 \times 0 = 0$

 $0 \times 1 = 0$

 $1 \times 0 = 0$

 $1 \times 1 = 1$

Die einstellige Multiplikation kann mit einer UND-Verknüpfung realisiert werden.

-1 0000 0000

 $= 0111\ 0000\ (+112)d$

Mehrstellig

 $3 \times 5 = 15$ 0011×0101

0011 0000

0011

0000

0001111

Division

10.05.2012 Dipl.-Ing. Aristoteles Tsiamitros

Abgeleitete Verknüpfungen

NAND: Die NAND-Verknüpfung entsteht durch Negierung des Ausgangs einer UND-Verknüpfung. Der Ausgang der NAND-Verknüpfung hat den Signalzustand '1', wenn NICHT alle Eingänge den Signalzustand '1' haben.

NOR: Die NOR-Verknüpfung entsteht durch Negierung des Ausgangs einer ODER-Verknüpfung. Der Ausgang der NOR-Verknüpfung hat den Signalzustand ´1´, wenn KEIN Eingang den Signalzustand ´1´ hat.

XOR (Exclusiv ODER): Es wird der Zusammenhang zwischen genau zwei Eingangsvariablen und einer Ausgangsvariablen hergestellt. Die Ausgangsvariable hat nur dann den Signalzustand '1', wenn die Eingangsvariablen verschiedene Signalzustände haben. Man bezeichnet diese Verknüpfung auch als Antivalenz.

Logische Grundverknüpfungen

Sämtliche Schaltungen der Digitaltechnik basieren auf drei **Grundverknüpfungen**:

UND (AND):

Die Ausgangsvariable hat nur dann den Signalzustand '1', wenn alle Eingangsvariablen ebenfalls den Signal-zustand '1' haben.

ODER (OR):

Bei der ODER-Verknüpfung hat die Ausgangsvariable dann den Signalzustand ´1´, wenn <u>mindestens</u> eine Eingangsvariable den Signalzustand ´1´ hat.

NICHT (NOT):

Das Eingangssignal wird negiert. Der Signalzustand '1' am Eingang wird zu '0' am Ausgang und umgekehrt.

10.05.2012

Dipl.-Ing. Aristoteles Tsiamitros

1/1

Halbaddierer


a	b	a+b	С	S
0	0	00	0	0
0	1	01	0	1
1	0	01	0	1
1	1	10	1	0


a, b = zu addierende Zahlen

a+b = Duale Summe

c = Übertragsbit

s = Summenbit





$$s = a \cdot \overline{b} + \overline{a} \cdot b$$

10.05.2012 Dipl.-Ing. Aristoteles Tsiamitros

Volladdierer

a b c ₁		C ₁	a+b+c ₁	C ₂	S
0	0	0	00	0	0
0	0	1	01	0	1
0	1	0	01	0	1
0	1	1	10	1	0
1	0	0	01	0	1
1	0	1	10	1	0
1	1	0	10	1	0
1	1	1	11	1	1

Summe s:

a

L	0	1	
b	1	0	
	0	1	
	1	0	I

$$s = \bar{a} b \bar{c_1} + a b c_1 + \bar{a} \bar{b} c + a \bar{b} \bar{c_1}$$

10.05.2012

Dipl.-Ing. Aristoteles Tsiamitros

17

Volladdierer

а	b	C ₁	a+b+c ₁	C ₂	S
0	0	0	00	0	0
0	0	1	01	0	1
0	1	0	01	0	1
0	1	1	10	1	0
1	0	0	01	0	1
1	0	1	10	1	0
1	1	0	10	1	0
1	1	1	11	1	1

Carry c₂:

b

а

1	0	
_	-	
1	1	C
1	0	c_1
0	0	


$$c_2 = a b + b c_1 + a c_1$$


10.05.2012

Dipl.-Ing. Aristoteles Tsiamitros

18

Arithmetic Logic Unit (ALU)






Mikroprozessoren









10.05.2012

Dipl.-Ing. Aristoteles Tsiamitros






Computer mit von Neumann-Architektur haben gemeinsamen Daten- und Programmspeicher.




23



Harvard-Architektur


Computer mit Harvard-Architektur haben getrennten Daten- und Programmspeicher




10.05.2012 Dipl.-Ing. Aristoteles Tsiamitros

24

PIC16F84A



Dual In-Line-Package, Small-Outline IC




Shrink Small Outline Package


10.05.2012 Dipl.-Ing. Aristoteles Tsiamitros

10.05.2012

Programmspeicher



Dipl.-Ing. Aristoteles Tsiamitros






TABLE 2-1: SPECIAL FUNCTION REGISTER FILE SUMMARY

Addr	Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Value on Power-on RESET	Details on page
Bank	0										=
00h	INDF	Uses cor	ntents of FSI	R to addre	ss Data Mem	ory (not a p	hysical re	gister)			11
01h	TMR0	8-bit Rea	al-Time Cloc	k/Counter						xxxx xxxx	20
02h	PCL	Low Ord	er 8 bits of t	he Progra	m Counter (P	C)				0000 0000	11
03h	STATUS ⁽²⁾	IRP	RP1	RP0	TO	PD	Z	DC	С	0001 1xxx	8
04h	FSR	Indirect [Data Memor	y Address	Pointer 0					xxxx xxxx	11
05h	PORTA ⁽⁴⁾	_	_	_	RA4/T0CKI	RA3	RA2	RA1	RA0	x xxxx	16
06h	PORTB ⁽⁶⁾	RB7	RB6	RB5	RB4	RB3	RB2	RB1	RB0/INT	XXXX XXXX	18
07h	_		mented loca		as '0'					_	_
08h	EEDATA	EEPRO	И Data Regi:	ster						XXXX XXXX	13,14
09h	EEADR	EEPRO	EEPROM Address Register						XXXX XXXX	13,14	
0Ah	PCLATH	_	_	_	Write Buffer	for upper 5	bits of the	PC ⁽¹⁾		0 0000	11
0Bh	INTCON	GIE	EEIE	TOIE	INTE	RBIE	TOIF	INTF	RBIF	0000 000x	10
Bank	1										$\overline{}$
80h	INDF	Uses Co	ntents of FS	R to addre	ess Data Men	ory (not a p	ohysical re	gister)			11
81h	OPTION_REG	RBPU	INTEDG	T0CS	TOSE	PSA	PS2	PS1	PS0	1111 1111	9
82h	PCL	Low orde	er 8 bits of P	rogram Co	ounter (PC)					0000 0000	11
83h	STATUS (2)	IRP	RP1	RP0	TO	PD	Z	DC	С	0001 1xxx	8
84h	FSR	Indirect of	lata memory	address	pointer 0					xxxx xxxx	11
85h	TRISA	_	_	_	PORTA Data	Direction F	Register			1 1111	16
86h	TRISB	PORTB	Data Direction	on Registe	er					1111 1111	18
87h	_	Unimple	Unimplemented location, read as '0'						_	_	
88h	EECON1	_	_	_	EEIF	WRERR	WREN	WR	RD	0 x000	13
89h	EECON2	EEPRON	// Control Re	egister 2 (r	not a physical	register)					14
0Ah	PCLATH	-	-	_	Write buffer t	for upper 5	bits of the	PC(1)		0 0000	11
0Bh	INTCON	GIE	EEIE	TOIE	INTE	RBIE	TOIF	INTF	RBIF	0000 000x	10

10.05.2012 Dipl.-Ing. Aristoteles Tsiamitros

REGISTER 2-2: OPTION REGISTER (ADDRESS 81h)

R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1
RBPU	INTEDG	TOCS	TOSE	PSA	PS2	PS1	PS0
bit 7	•						bit 0

RBPU: PORTB Pull-up Enable bit

1 = PORTB pull-ups are disabled

0 = PORTB pull-ups are enabled by individual port latch values

INTEDG: Interrupt Edge Select bit

bit 6

bit 3

bit 2-0

1 = Interrupt on rising edge of RB0/INT pin

0 = Interrupt on falling edge of RB0/INT pin

bit 5 T0CS: TMR0 Clock Source Select bit

1 = Transition on RA4/T0CKI pin

0 = Internal instruction cycle clock (CLKOUT)

bit 4 T0SE: TMR0 Source Edge Select bit

1 = Increment on high-to-low transition on RA4/T0CKI pin 0 = Increment on low-to-high transition on RA4/T0CKI pin

PSA: Prescaler Assignment bit

1 = Prescaler is assigned to the WDT

0 = Prescaler is assigned to the Timer0 module

P\$2:P\$0: Prescaler Rate Select bits

Bit Value TMR0 Rate WDT Rate

000 001 010 011 100	1:2 1:4 1:8 1:16 1:32 1:64	1:1 1:2 1:4 1:8 1:16
110	1:128	1:64
111	1:256	1:128

Legend:

R = Readable bit W = Writable bit U = Unimplemented bit, read as '0' n = Value at POR '1' = Bit is set '0' = Bit is cleared x = Bit is unknown

Dipl.-Ing. Aristoteles Tsiamitros

REGISTER 2-1: STATUS REGISTER (ADDRESS 03h, 83h)

R/W-0	R/W-0	R/W-0	R-1	R-1	R/W-x	R/W-x	R/W-x	
IRP	RP1	RP0	TO	PD	Z	DC	O	ĺ
bit 7	•						bit 0	

bit 7-6 Unimplemented: Maintain as '0'

RP0: Register Bank Select bits (used for direct addressing)

01 = Bank 1 (80h - FFh) 00 = Bank 0 (00h - 7Fh)

bit 4 TO: Time-out bit

1 = After power-up, CLRWDT instruction, or SLEEP instruction

0 = A WDT time-out occurred

bit 3 PD: Power-down bit

1 = After power-up or by the CLRWDT instruction

0 = By execution of the SLEEP instruction

bit 2 Z: Zero bit

bit 5

1 = The result of an arithmetic or logic operation is zero

0 = The result of an arithmetic or logic operation is not zero

DC: Digit carry/borrow bit (ADDWF, ADDLW, SUBLW, SUBWF instructions) (for borrow, the polarity bit 1 is reversed)

1 = A carry-out from the 4th low order bit of the result occurred

0 = No carry-out from the 4th low order bit of the result bit 0 C: Carry/borrow bit (ADDWF, ADDLW, SUBLW, SUBWF instructions) (for borrow, the polarity is reversed)

1 = A carry-out from the Most Significant bit of the result occurred

0 = No carry-out from the Most Significant bit of the result occurred

Note: A subtraction is executed by adding the two's complement of the second operand. For rotate (RRF, RLF) instructions, this bit is loaded with either the high or low order bit of the source register.

FIGURE 6-10:

TOIF

INTE

RBIF

RBIE

EEIF

EEIE

GIE

TOIE

Legend: R = Readable bit W = Writable bit U = Unimplemented bit, read as '0' '0' = Bit is cleared x = Bit is unknown - n = Value at POR

Dipl.-Ing. Aristoteles Tsiamitros

INTERRUPT LOGIC

Wake-up (If in SLEEP mode)

Interrupt to CPU

REGISTER 2-3: INTCON REGISTER (ADDRESS 0Bh, 8Bh)

R/W-0	R/W-x						
GIE	EEIE	TOIE	INTE	RBIE	TOIF	INTF	RBIF
bit 7							bit 0

Interrupt-Control bit 7 egister

bit 5

bit 4

bit 3

Status-Register

29

GIE: Global Interrupt Enable bit 1 = Enables all unmasked interrupts 0 = Disables all interrupts EEIE: EE Write Complete Interrupt Enable bit

1 = Enables the EE Write Complete interrupts 0 = Disables the EE Write Complete interrupt

T0IE: TMR0 Overflow Interrupt Enable bit 1 = Enables the TMR0 interrupt

0 = Disables the TMR0 interrupt INTE: RB0/INT External Interrupt Enable bit 1 = Enables the RB0/INT external interrupt 0 = Disables the RB0/INT external interrupt

RBIE: RB Port Change Interrupt Enable bit 1 = Enables the RB port change interrupt

0 = Disables the RB port change interrupt bit 2 T0IF: TMR0 Overflow Interrupt Flag bit

1 = TMR0 register has overflowed (must be cleared in software)

0 = TMR0 register did not overflow

INTF: RB0/INT External Interrupt Flag bit bit 1

1 = The RB0/INT external interrupt occurred (must be cleared in software)

0 = The RB0/INT external interrupt did not occur

RBIF: RB Port Change Interrupt Flag bit bit 0

1 = At least one of the RB7:RB4 pins changed state (must be cleared in software)

0 = None of the RB7:RB4 pins have changed state

Legend: R = Readable bit W = Writable bit U = Unimplemented bit, read as '0' n = Value at POR '1' = Bit is set '0' = Bit is cleared x = Bit is unknown

Dipl.-Ing. Aristoteles Tsiamitros

Option-Register

Instruction Set

10.05.2012

TABLE 7-2: PIC16CXXX INSTRUCTION SET


Mnemo	onic,			14-Bit Opcode				Status	
Operands Description		Description	Cycles	MSb			LSb	Affected	Notes
BYTE-ORIENTED FILE REGISTER OPERATIONS									
ADDWF	f, d	Add W and f	1	00	0111	dfff	ffff	C,DC,Z	1,2
ANDWF	f, d	AND W with f	1	00	0101	dfff	ffff	Z	1,2
CLRF	f	Clear f	1	00		1fff		Z	2
CLRW	-	Clear W	1	00		0xxx		Z	
COMF	f, d	Complement f	1	00		dfff	ffff	Z	1,2
DECF	f, d	Decrement f	1	00		dfff		Z	1,2
DECFSZ	f, d	Decrement f, Skip if 0	1 (2)	00		dfff	ffff		1,2,3
INCF	f, d	Increment f	1	00	1010	dfff	ffff	Z	1,2
INCFSZ	f, d	Increment f, Skip if 0	1 (2)	00		dfff			1,2,3
IORWF	f, d	Inclusive OR W with f	1	00		dfff		Z	1,2
MOVF	f, d	Move f	1	00	1000	dfff	ffff	Z	1,2
MOVWF	f	Move W to f	1	00		1fff			
NOP	-	No Operation	1	00	0000	03000	0000		
RLF	f, d	Rotate Left f through Carry	1	00	1101	dfff	ffff	C	1,2
RRF	f, d	Rotate Right f through Carry	1	00	1100	dfff	ffff	C	1,2
SUBWF	f, d	Subtract W from f	1	00	0010	dfff	ffff	C,DC,Z	1,2
SWAPF	f, d	Swap nibbles in f	1	00	1110	dfff	ffff		1,2
XORWF	f, d	Exclusive OR W with f	1	00	0110	dfff	ffff	Z	1,2
		BIT-ORIENTED FILE REGIST	ER OPER	MOITAS	NS.				
BCF	f, b	Bit Clear f	1	01	00ЪЬ	bfff	ffff		1,2
BSF	f, b	Bit Set f	1	01	01bb	bfff	ffff		1,2
BTFSC	f, b	Bit Test f, Skip if Clear	1 (2)	01	10ы	bfff	ffff		3
BTFSS	f, b	Bit Test f, Skip if Set	1 (2)	01	11bb	bfff	ffff		3
		LITERAL AND CONTROL	OPERAT	IONS					
ADDLW	k	Add literal and W	1	11		kkkk		C,DC,Z	1
ANDLW	k	AND literal with W	1	11		kkkk		Z	
CALL	k	Call subroutine	2	10		kkkk			1
CLRWDT	-	Clear Watchdog Timer	1	00	0000	0110	0100	TO,PD	
GOTO	k	Go to address	2	10		kkkk			
IORLW	k	Inclusive OR literal with W	1	11		kkkk		Z	1
MOVLW	k	Move literal to W	1	11	0000	kkkk	kkkk		
RETFIE	-	Return from interrupt	2	00	0000	0000	1001		
RETLW	k	Return with literal in W	2	11	01xx	kkkk	kkkk		
RETURN	-	Return from Subroutine	2	00	0000	0000	1000		1
SLEEP	-	Go into standby mode	1	00	0000	0110	0011	TO,PD	
SUBLW	k	Subtract W from literal	1	11	110x	kkkk	kkkk	C,DC,Z	
XORLW	k	Exclusive OR literal with W	1	11	1010	kkkk	kkkk	Z	1

10.05.2012 Dipl.-Ing. Aristoteles Tsiamitros

33

35

MPLAB




Dipl.-Ing. Aristoteles Tsiamitros

Schaltungsbeispiel für uC-Workshop Die Begel an PBO u. PB1 sollen laufend überprüft. GND


Die Pegel an RBO u. RB1 sollen laufend überprüft werden. Die Pins RAO u. RA1 sollen den Zustand reflektieren.

Der WDT soll aktiviert werden. Die Initialisierung soll als Unterprogramm geschrieben werden.



10.05.2012 Dipl.-Ing. Aristoteles Tsiamitros

Werkzeuge



10.05.2012 Dipl.-Ing. Aristoteles Tsiamitros

36

Programmfluss



for-Schleife i=0; for (i<100) x(i)=i; y(i)=2*i+7; i=i+1;



While-Schleife





10.05.2012

Dipl.-Ing. Aristoteles Tsiamitros

MPLAB: Weitere Fenster

Weitere Fenster (nach Bedarf) öffnen, z. B.

- View -> Special Function Registers
- View -> Watch
- Debugger -> Settings -> Osc / Trace. Processor Frequency einstellen, z. B. Voreinstellung = 20 MHz bestätigen.
- Debugger -> Stimulus -> New WorkBook
- View -> Simulator Logic Analyzer

MPLAB: Neues Projekt einrichten

Project -> Project Wizard -> Next

... danach den Programmanweisungen folgen.

Dateien hinzufügen

Vorhandene Dateien (aus älteren Projekten) übernehmen. Neue Dateien mit dem Editor erstellen. Die Dateien dem Projekt hinzufügen.

Debugger wählen

Hier wird der MPLAB Simulator gewählt. Debugger -> Select Tools->MPLAB SIM

10.05.2012

Dipl.-Ing. Aristoteles Tsiamitros

20

MPLAB: Projekt assemblieren

Projekt assemblieren, binden und testen.

- Debug/Release wählen und dann <Build All>. Hoffentlich ist die Meldung BUILD SUCCEDED.
- Mit den Schaltflächen *Step over, Step Into, Step out,* schrittweise durch das Programm gehen oder *Run/Animate* verwenden.

Einen Besuch Wert ist auch:

• Help -> Topics -> ...

```
Hauptprogramm
```

```
title "Mikroprozessor-Workshop, 12. Mai 2012"
          list f=INHX8M, n=40, c=80, t=on, w=0, r=dec;
            CONFIG CP_OFF & _WDT_ON & _PWRTE_OFF & _XT_OSC
          #include "p16f84.inc"
          extern pwron
  ; Erstellt 15.03.2012 von AT
10 ; -----
11 rst
             code 0x0000
                              ; reset vector
12
13
14 ; -----
15
16 PRG
17 ;====
18 start
              call pwron
                            ; Init watchdog, ports and variables
19 main
              nop
20 ; PortA in Reg. W retten
21 ; if (PortB.0=1) then
22 ; PortA.0=1
23 ; else
24 ; PortA.0=0
25 RB0_Test movf PORTA,W
                              ; Port A retten
26
27
             btfss PORTB,0 ; falls PB.0=1 gehe nach RB0 high
              goto RB0 Low ; sonst nach RB0 Low
29 RB0_High iorlw b'000000001'; Set RA.0
              movwf
                    PORTA
31
                    RB1 Test
              goto
32
33 RB0 Low
              andlw b'111111110'; Clear RA.0
34
                   Dipl.-Ing. Aristoteles Tsiamitros
```

10.05.2012

Power On, Init

```
code
9
10
11
12
13
14
          clrwdt
16
17
          bsf
19
          clrw
21
          bcf
22
```

```
; Initialize PORTA and PORTB, Init Variables, etc.
                   #include "pl6f84.inc"
                   global pwron
           pwron ; WDT configuration
                   bsf STATUS, RP0
                                          ; Bank 1
                   movlw b'10111000'
                   movwf OPTION REG
                   bcf STATUS.RPO
                                          : Bank 0
                   ; PORTA configuration: Output
                           STATUS, RPO
                                          : Bank 1
                   movwf TRISA
                           STATUS, RPO
                                           ; Bank 0
        23
                   ; PORTB configuration: Input
        24
        25
                   bsf
                           STATUS, RPO
                                          ; Bank 1
        26
                   movlw 0xFF
        27
                   bcf
                           STATUS, RPO
                                          : Bank 0
        29
        30
                   ; Init Port A
        31
                          PORTA, 0
        32
                                          ; RA 0:1 = 1
        33
        34
                   retlw
                   end
10.05.2012
                            Dipl.-Ing. Aristoteles Tsiamitros
```

Hauptprogramm

```
36 ; PortA in Reg. W retten
37 ; if (PortB.1=1) then
   ; PortA.1=1
39 ; else
40
   ; PortA.1=0
   RB1 Test
               movf
                       PORTA, W
                                  ; siehe oben (RB.0)
42
               btfss
                      PORTB, 1
43
               goto
                      RB1 Low
44
45 RB1 High
               iorlw
                      b'00000010'; Set RA.1
               movwf
                      PORTA
47
                      continue
               goto
48
49 RB1 Low
               andlw
                      b'11111101'; Clear RA.1
50
               movwf
51
52 continue
               clrwdt
53
               goto
                      main
54
55
56
```

Dipl.-Ing. Aristoteles Tsiamitros

Literatur

- Roland Woitowitz, Klaus Urbanski, Winfried Gehrke Digitaltechnik. Springer, 6. Auflage 2012
- Klaus Wüst Mikroprozessortechnik, Vieweg + Teubner, 4. Auflage 2011
- Microchip PIC16F84A, Data Sheet (2001 Microchip Technology Inc., DS35007B)
- Microchip PICmicro, Mid-Range Family, Reference Manual (December 1997 /DS33023A)

Dipl.-Ing. Aristoteles Tsiamitros