SAPH253-A JUIN 2012

## Électronique numérique

## Les pages 1 et 4 du sujet sont à rendre complétées avec votre copie.

- → Polycopiés, notes de cours, de TP et de TD autorisés, calculatrice interdite
- → Une présentation trop négligée sera pénalisée!
  - 1. Simplifier les équations suivantes pour une réalisation utilisant le plus petit nombre de portes :

$$S1 = \bar{a}\bar{b} + ab$$

$$S2 = \bar{a}\,\bar{b}\,c + a\,\bar{b}\,\bar{c} + a\,\bar{b}\,\bar{c} + a\,b\,c$$

$$S3 = \bar{a} \, \bar{b} + \bar{a} \, c + \bar{a} \, b$$

$$S4 = a \bar{b} \bar{c} + \bar{a} c + a b \bar{c}$$

### 2. Numération et codage

Convertir les nombres décimaux suivants en binaire sur 12 bits selon les codages indiqués (sur le modèle de la première ligne). Indiquer clairement d'une croix dans la case correspondante les cas d'impossibilité de transcodage.

	décimal → bina	ire naturel	décimal → com	pl. à deux	décimal → DCB				
notation:	binaire	hexa	binaire	hexa	binaire	hexa			
1	0b000000000001	0x001	0b000000000001	0x001	0b000000000001	0x001			
-1									
250									
2223									
2048									
-2048									
-250									
4500									


(DCB: décimal codé binaire)

Page 1/4	nom:
1 450 1/ 1	monn

## 3. Système séquentiel : Commande de moteur pas à pas.

Pour commander un moteur pas à pas unipolaire, on souhaite réaliser un dispositif réalisant le chronogramme ci-contre :

Chaque sortie Qn commande le passage du courant dans une des phases du moteur. A chaque front actif de H le moteur avance d'un pas.



- 3.1. Définir le nombre d'états et le cycle de comptage pour obtenir cette séquence en sortie d'un compteur 4 bits.
- 3.2. Montrer que cette séquence peut-être obtenue à l'aide d'un compteur en anneau
- 3.3. Établir le schéma d'un compteur en anneau auto-initialisant qui donne cette séquence.
- 3.4. Établir le diagramme d'état pour montrer la convergence vers le cycle voulu.

### 4. Étude d'un système de vision à balayage horizontal

Un système de repérage d'obstacle monté sur un robot est constitué d'une caméra balayant alternativement la vue face au robot sur un angle de 120°. La caméra est entraînée dans un mouvement de rotation selon un axe vertical par un moteur pas à pas. L'angle balayé est défini par deux butées de fin de course qui ferment chacune un contact. Lorsque le moteur arrive en butée sur un de ces deux contacts, le sens de rotation s'inverse et la caméra repart dans l'autre sens. Nous avons donc comme fonctionnement : .... rotation à droite jusqu'à la butée, rotation à gauche jusqu'à la butée, rotation à droite jusqu'à la butée... etc.

Le moteur est commandé par des signaux similaires à ceux définis à la question 3, sachant qu'en inversant la séquence on obtient l'inversion du sens de rotation. L'horloge "H" est fournie prête à l'emploi à une fréquence adaptée au moteur pas à pas et à la vitesse angulaire voulue.

- 4.1. Montrer que les 2 contacts des butées peuvent être réunis en parallèle. Quelle est la fonction booléenne câblée ainsi obtenue ?

  On les traitera ensuite comme un contact unique noté "b" (au repos à "0").
- 4.2. Le chronogramme de l'exercice précédent sera considéré comme définissant le sens "vers la droite" de la rotation. Définir le cycle de sortie permettant d'obtenir le sens "vers la gauche"
- 4.3. Pour faciliter la synthèse du système, on introduit un signal "s" mémorisant le sens de rotation (S=0 : rotation à droite, S=1 : rotation à gauche). Montrer que le signal "s" peut être créé très facilement à partir de "b" par une fonction séquentielle simple. Nommer cette fonction et en donner un exemple de réalisation à partir d'une bascule JK.
- 4.4. Établir le diagramme d'état d'un dispositif délivrant les signaux de commande du moteur selon le signal "s" au rythme de H.
- 4.5. Déterminer le nombre minimum de bascules D pour réaliser ce dispositif
- 4.6. Déterminer les équations des entrées des bascules pour obtenir le fonctionnement voulu.
- 4.7. Établir le schéma du dispositif complet.

Page 2/4	nom:

### 5. Circuits FPGA et langage VHDL : questions de cours

- 5.1. Quel est le rôle du fichier \*.ucf en VHDL?
- 5.2. En quoi le VHDL se différencie d'un langage de programmation type langage C ou Python?
- 5.3. Pourquoi faut-il éviter de "mixer" signaux logiques et signaux d'horloges dans une équation logique?

### 6. VHDL: Etude d'une description

Soit la description VHDL suivante:

```
entity mystere port (
x1, x2, x3, sel: in std_logic;
y: out std_logic);
end mystere;
architecture archi of mystere is
        signal a, b, c, d, e, f: std_logic;
begin
        a \ll x1 \text{ or } x3;
        b \ll x1 and x3;
        c \ll x2 and a;
        d <= b or c;</pre>
        e <= x1 xor x2;
        f <= x3 xor e;
P1: process (d, f, sel)
begin
        if sel='0' then
                y <= d;
                y <= f;
        end if;
end process P1;
end architecture archi;
```

- 6.1. Etablissez le schéma équivalent correspondant à cette description en utilisant des portes ou fonctions logiques de bases.
- 6.2. Le processus P1 est-il combinatoire ou séquentiel? Justifiez.
- 6.3. Etablir une table décrivant le fonctionnement de ce circuit. Quel est selon vous la fonction de ce circuit?


### 7. Diagramme d'état

Le système à concevoir dispose de trois entrées et de deux sorties.


Les entrées sont l'horloge clk, RAZ et la commande x ; les sorties sont S0 et S1. Les entrées et les sorties sont de type std\_logic sauf x qui est de type bit.

La description du système se fait par un nombre fini d'états.

Ci-dessous la représentation schématique d'un système à 4 états (A, B, C et D) :



- 7.1. Donner la description en langage VHDL (Entité et Architecture) de ce système en se basant sur le diagramme d'état. Le système est actif sur front montant.
- 7.2. Compléter alors le chronogramme suivant du système :



 SAPH231 JUIN 2017

# Électronique numérique


N° anonyma	t :																
------------	-----	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

La pages 1 est à rendre complétée avec votre copie.


- → Polycopiés, notes de cours, de TP et de TD autorisés, *calculatrice interdite*
- → Une présentation trop négligée sera pénalisée!

### 1. Lecture de schémas

1.1. exprimer la fonction S1 selon la deuxième forme canonique



1.2. exprimer la fonction S2 selon la première forme canonique



## 2. Numération et codage

Convertir les nombres décimaux suivants en binaire selon les codages indiqués (sur le modèle de la première ligne). Indiquer clairement d'une croix dans la case correspondante les cas d'impossibilité de transcodage. Les codages binaires et complément à deux se feront sur 10 bits et les codages DCB sur 12 bits.

	décimal → bina	ire naturel	décimal → com	pl. à deux	décimal → DCB			
notation:	binaire	hexa	binaire	binaire hexa		hexa		
1	0b0000000001	0x001	0b0000000001 0x001		0b000000000001	0x001		
-1								
249								
1010								
512								
-512								
-249								
1024								

(DCB: décimal codé binaire)

## 3. Analyse de code VHDL

Le code du module "unidentified device" est proposé ci-dessous pour analyse :

```
library ieee;
use ieee.std logic 1164.all;
entity unidentified device is
  port ( clock : in std logic;
         clear L : in std logic;
         enable L : in std logic;
         en_nxt : out std_logic;
DigOut : out std_logic_vector (3 downto 0));
   end unidentified device;
architecture behav of unidentified device is
constant maxi: integer:=9;
signal int count std logic vector (3 downto 0);
begin
  process (clock, clear L, enable L)
  begin
    if clock = '1' and clock'event then
      if clear L = '0' then
        int count <= 0;
      elsif enable L = '0' then
        if int count = maxi then
          int_count <= 0;</pre>
        else
          int count <= int count + 1;
        end i\overline{f}; --int coun\overline{t} = maxi
      end if; --clear L = '0'
    end if; --clock transition
    if enable L = '0' and int_count = maxi then
      en nxt <= '1';
    else
      en nxt <= '0';
    end if;
    DigOut <= int_count;</pre>
  end process;
end behav;
```

- 3.1. Enumérer les entrées, les sorties, et préciser leur nature (bit isolé, mot binaire : dans ce cas préciser le nombre de bits)
- 3.2. définir le rôle de la constante maxi
- 3.3. pour chaque entrée préciser son rôle exact, son état ou front actif, et le cas échéant si elle est synchrone ou asynchrone
- 3.4. pour chaque sortie préciser l'information véhiculée, le niveau actif et si elle est synchrone ou asynchrone
- 3.5. définir la fonction réalisée par ce module
- 3.6. Etablir un chronogramme type de "unidentified\_device" montrant le fonctionnement de ce module.


#### 4. Trouvez les erreurs

Un de vos camarade essaye d'implémenter un code VHDL dans un CPLD mais le compilateur refuse obstinément de le compiler : 7 erreurs sont détectées. La partie "architecture" de ce code est retranscrite ci-dessous. Il comporte à la fois des erreurs de syntaxe et de structure, énumérez les 7 erreurs en les expliquant et en précisant le numéro correspondant de la ligne.

```
architecture douteuse of truc is
begin
   process(clock)
     begin
         if rising edge(clock) and reset ='0' then
              Q=Q+1;
         elsif reset == '1' then
              Q := (others => '0');
         end if;
   end process;
   Cpt <= Cpt+1 when clock='1' else Cpt;
   if Q(0)='0' then
      pair <='1';
      pair <="0";
   end if;
end douteuse;
```

### 5. Système séquentiel synchrone : générateur de signaux triphasés.

On souhaite générer les signaux définis par le chronogramme ci-dessous.



- 5.1. Définir le nombre d'états et le cycle de comptage pour obtenir cette séquence en sortie d'un compteur synchrone. Pour noter les états on prendra Q0 comme bit de poids faible.
- 5.2. Cette séquence peut-elle être obtenue à partir d'un compteur en anneau à 3 bascules ?
- 5.3. On souhaite réaliser ce compteur à l'aide de 3 bascules D. Déterminer les équations des 3 entrées D0, D1, D2 qui permettront d'obtenir cette séquence de comptage.
- 5.4. Établir le diagramme d'état complet du dispositif.
- 5.5. Le système est-il auto-initialisant?

#### 6. Etude d'une commande de massicot.

Un massicot électrique est actionné par un moteur à deux sens de rotation : montée (M) et descente (D). D et M sont les signaux de commande de deux contacteurs qui mettent le moteur en rotation dan sle sens correspondant. En attente de coupe, la lame est au repos en position haute.

Pour des raisons de sécurité, la descente de la lame ne peut être commandée que si l'opérateur appuie simultanément sur deux boutons (d et g) situés de part et d'autre de la zone de coupe, une main sur chaque bouton.

Pour éviter tout accident liés à une tierce personne, une cellule photo-électrique (c) couvre les abords de la lame et empêche tout démarrage si la zone n'est pas libre. Si la zone est libre la cellule délivre un signal à "1", sinon un signal à "0".

Si les conditions de départ sont réunies, le moteur effectue un cycle de coupe en descendant la lame jusqu'à un capteur de fin de course bas (b) et la remonte ensuite jusqu'à sa position initiale donnée par un capteur de fin de course haut (h). Si les conditions de départ ne sont plus réunies pendant la descente (relâchement d'un bouton poussoir par exemple) cela provoque un mouvement de remontée anticipé. Si les conditions de démarrage sont réunies pendant toute la descente le massicot effectue une coupe et s'arrête une fois revenu à sa position initiale.

- 6.1. Montrer que l'étude structurelle du système peut-être décomposée en une partie combinatoire délivrant un signal de départ de cycle (s) et une partie séquentielle.
- 6.2. Donner l'équation de s.

La partie séquentielle sera réalisée à l'aide d'un automate construit autour de bascules D dont les entrées d'horloge sont reliées à une horloge à fréquence constante. A la mise sous tension les bascules sont mises à zéro par un circuit RC sur une entrée reset asynchrone.

- 6.3. Sachant que la vitesse de descente de la lame est de 20 mm/s et que le dépassement autorisé du capteur b est de 0,5 mm, déterminer la fréquence minimale de l'horloge à adopter. On supposera que l'inversion de sens s'effectue avec un temps de retard négligeable (on néglige les inerties mécaniques).
- 6.4. Donner le diagramme d'état en 4 étapes du fonctionnement du système faisant apparaître les signaux s, h, b et les sorties D et M
- 6.5. donner le nombre de bascules D nécessaire pour réaliser cet automate.
- 6.6. Attribuer à chaque état une valeur de sortie des bascules. Pour cela on prendra un comptage binaire naturel en sortie des bascules pour passer d'une étape à la suivante.
- 6.7. Déterminer les équations des entrées des bascules
- 6.8. Déterminer les équations des sorties D et M