# Interrupciones de rango medio mejoradas

# ‡**≡** Resumen

Las interrupciones son eventos detectados por la MCU que hacen que se anule el flujo normal del programa. Las interrupciones pausan el programa actual y transfieren el control a una rutina de firmware específica escrita por el usuario llamada Rutina de servicio de interrupción (ISR). El ISR procesa el evento de interrupción y luego reanuda el flujo normal del programa. Este artículo muestra cómo habilitar y procesar interrupciones en la familia PIC16F1xxx de PIC® de rango medio mejorado.

# Descripción general del proceso de interrupción

### 1 Programa MCU para reaccionar a las interrupciones

La MCU debe programarse para permitir que ocurran interrupciones. La configuración de Global Interrupt Enable (GIE) y, en muchos casos, Peripheral Interrupt Enable (PEIE), permite que la MCU reciba interrupciones. GIE y PEIE se encuentran en el registro de funciones especiales de control de interrupciones (INTCON).

#### 2 Habilitar interrupciones de periféricos seleccionados

Cada periférico en la MCU tiene un bit de habilitación individual. Se debe establecer el bit de activación de interrupción individual de un periférico, además de GIE/PEIE, antes de que el periférico pueda generar una interrupción. Los bits de habilitación de interrupción individuales se encuentran en INTCON, PIE1, PIE2 y PIE3.

#### 3 Periférico afirma una solicitud de interrupción

Cuando un periférico alcanza un estado en el que se necesita la intervención del programa, el periférico establece un indicador de solicitud de interrupción (xxIF). Estos indicadores de interrupción se establecen independientemente del estado de GIE, PEIE y los bits de activación de interrupción individuales. Los indicadores de interrupción se encuentran en INTCON, PIR1, PIR2 y PIR3.

Los indicadores de solicitud de interrupción se bloquean en alto cuando se establecen y deben ser borrados por el ISR escrito por el usuario.

#### 4 Ocurre una interrupción

Cuando se establece un indicador de solicitud de interrupción y la interrupción está habilitada correctamente, comienza el proceso de interrupción:

- Las interrupciones globales se desactivan borrando GIE a 0.
- El contexto del programa actual se guarda en los registros de sombra.
- El valor del contador de programa se almacena en la pila de retorno.
- El control del programa se transfiere al vector de interrupción en la dirección 04h.

#### 5 Ejecuciones de ISR

El ISR es una función escrita por el usuario y ubicada en la dirección 04h. El ISR hace lo siguiente:

- 1. Comprueba los periféricos habilitados para interrupción en busca del origen de la solicitud de interrupción.
- 2. Realiza las tareas periféricas necesarias.
- 3. Borra el indicador de solicitud de interrupción apropiado.
- 4. Ejecuta la instrucción Return From Interrupt (RETFIE) como instrucción ISR final.

#### 6 El control vuelve al programa principal

Cuando se ejecuta RETFIE:

- 1. Las interrupciones globales están habilitadas (GIE=1).
- 2. El contexto del programa se restaura desde los registros de sombra.
- 3. La dirección de retorno de la pila se carga en el contador de programa.
- 4. La ejecución se reanuda desde el punto en que se interrumpió.

# Registros utilizados para procesar interrupciones


## Registro de control de interrupciones

registro INTCON

	GIE	PEIE	TMR0IE	INTE	IOCIE	TMR0IF	INTF	IOCIF			
	bit 7							bit 0			
(/localfiles/8bit:emr-interrupts/intcon-reg.png)											
GIE - Habilitación de interrupción global PEIE - Habilitación de interrupción											
periférica TMR0IE - Habilitación de interrupción del temporizador 0 INTE -											
Habil	itación de	interrupci	ón externa	a IOCIE	- Habil	litación de	interrupc	ión por car	mbio		
TMR0IF - Indicador de interrupción del temporizador 0 INTF - Indicador de											
interrupción externa IOCIF - Indicador de interrupción por cambio											
con	no bandera	as de solid	citud de int	errupción		es y bande	•	eriférica, as abilitación d			

# Registros de habilitación de interrupción

registro PIE1




temporizador	temporizador 2 TMR1IE - Habilitación de interrupción									
registro PIE2										
OSFIE	C2IE	C1IE	EEIE	BCLIE	LCDIE	Selection.	CCP2IE			
<sub>bit 7</sub> (/localfile	s/8bit:emr	-interrupts	/pie2-reg.p	ong)			bit 0			
OSFIE - H							Habilitació			
interrupción del				labilitación nalización				r C1 LIE		
- Habilitación		•					Habilitaciór			
interrupción del	módulo L	CD		- Sin im	plementar	, se lee co	omo 0 CCP	2IE		
- CCP2 Habil	itar interru	pción								
registro PIE3										
Santa	CCP5IE	CCP4IE	CCP3IE	TMR6IE		TMR4IE	( <del>-1,1,1,2</del> )			
bit 7	s/Shit:omr	intorrunte	/nio3 rog r	na)			bit 0			
(/localfiles/8bit:emr-interrupts/pie3-reg.png) No implementado leído como 0 CCP5IE - CCP5 Interrupt Enable										
CCP4IE - C		•	le CCP3I		P3 Interr	_ upt Enable		-		
Timer6 Interrupt Enable No implementado, leído como 0 TMR4IE										
- Timer4 Interrupt Enable No implementado, leído como 0										

PIE3 contienen los indicadores de activación de interrupción individuales para los periféricos de la MCU.


# Registros de solicitud de interrupción

#### registro PIR1



## registro PIR2


	OSFIF	C2IF	C1IF	EEIF	BCLIF	LCDIF		CCP2IF		
	bit 7							bit 0		
(/localfiles/8bit:emr-interrupts/pir2-reg.png)										
OSFIF - Indicador de interrupción por falla del oscilador C2IF - Indicador de										
interrupción C2 del comparador C1IF - Indicador de interrupción C1 del comparador										
EEIF - Indicador de interrupción de finalización de escritura de EEPROM BCLIF -										
Indicador de interrupción de colisión del bus MSSP LCDIF - Indicador de interrupción										
del módulo LCD Sin implementar, se lee como 0 CCP2IF - CCP2										
Indica	ador de int	errupción								



		CCP5IF	CCP4IF	CCP3IF	TMR6IF		TMR4IF		
	bit 7 (/localfile	s/8bit:emr	-interrupts	/pir3-reg.p	ng)			bit 0	
			Sin imp	olementar,	leer com	no 0 CC	P5IF -	Bandera	de
inte	rrupción	de CCP5	CCP4IF	- Band	era de int	errupción	de CCP4	4 CCP3IF	_
Band	lera de in	terrupción	de CCP	3 TMR6IF	- Bar	ndera de	interrupció	n de Ti	mer
	<u> </u>	lo implem	entada, le	er como 0	TMR4IF	- Ban	idera de ir	nterrupción	de
Time	r4		- No imp	lementada	, leer com	o V			
PI indi			[R3] conti riféricos de		indicadore	es de so	licitud de	interrupció	'n

# OPCIÓN\_REG

# OPCIÓN\_REG




(/local--files/8bit:emr-interrupts/option-reg.png)

El indicador INTEDG en OPTION\_REG se usa para establecer un flanco ascendente o descendente en el pin INT como desencadenante de una interrupción INTE.

# Habilitación de interrupciones


## Interrupciones del núcleo

Tres fuentes de interrupción (Timer0, External Interrupt e Interrupt on Change) tienen bits de habilitación de interrupción ubicados en INTCON. Estas interrupciones se denominan interrupciones centrales.



(/local--files/8bit:emr-interrupts/core-enable-reg.png)

Para habilitar una de las interrupciones principales, solo es necesario establecer el bit de habilitación de interrupción individual y el GIE.




(/local--files/8bit:emr-interrupts/core-enable-code.png)



Borrar un indicador de solicitud de interrupción antes de establecer el indicador de activación de interrupción evita que cualquier solicitud de interrupción pendiente active una interrupción inmediata.

## **Interrupciones Periféricas**

Los periféricos PIC16F1xxx, capaces de generar solicitudes de interrupción cada uno, tienen sus indicadores de activación de interrupción en uno de los tres registros PIE. Para habilitar una interrupción periférica, el indicador de interrupción individual, GIE y PEIE deben estar todos configurados.



(/local--files/8bit:emr-interrupts/peie-code.png)

# Dar servicio a una interrupción

#### **ISR**

El ISR es un programa escrito por el usuario que realiza las tareas necesarias cuando ocurre una interrupción. El usuario es responsable de escribir el ISR y colocarlo en la dirección 04h. La última instrucción ejecutada por el ISR debe ser la instrucción RETFIE. Los ISR se pueden escribir en lenguaje C o ensamblador.


## ISR en ensamblaje (izquierda) e ISR en C (derecha)

```
ORG 0
             ; tells MPASM to put code at address 0
 goto Start
             ; bypass ISR on startup/reset
  ORG 4
             ; tells MPASM to put code at 04h
                                                                        void interrupt my_ISR (void)
                                                                          // ISR code goes here
my_ISR:
              ; ISR
; ISR code goes here
                                                        Using the XC8
                                                        keyword interrupt
 retfie
                                                        places the function
Start: goto $; application code goes here
                                                        at address 04h and
                                                        inserts the RETFIE
                                                        instruction
```

(/local--files/8bit:emr-interrupts/isr-location.png)

## **Guardar contexto**

El hardware de la MCU invocará el mecanismo de ahorro de contexto cuando ocurra una interrupción.



(/local--files/8bit:emr-interrupts/context-saving.png)

# Verificar fuente de la interrupción

Hay un ISR que da servicio a todas las interrupciones de la aplicación. El ISR necesita verificar secuencialmente los indicadores de solicitud de interrupción individuales para determinar la fuente de la interrupción.

## Borrado del indicador de solicitud de interrupción

Los indicadores de solicitud de interrupción se bloquean cuando los establece el periférico. Deben ser autorizados por ISR. Si el ISR no restablece un indicador de solicitud, se producirá otra interrupción inmediatamente después de que el ISR devuelva el control al programa principal.

```
void interrupt sample_isr (void)

{
   if (TMR2IF == 1)
   {
      // perfrom TMR2 Interrupt task
      TMR2IF = 0;
   }

   if (INTE == 1)
   {
      // External Interrupt tasks
      INTF = 0;
   }

   if (CCP1IF == 1)
      // CCP tasks
      CCP1IF =0;
}
```

(/local--files/8bit:emr-interrupts/sample-isr.png)

# Ejemplo de código de interrupción

# Procesando una interrupción del Timer2

La siguiente animación muestra el código para configurar y procesar una interrupción del Timer2 en el MCU de rango medio mejorado PIC16F1xxx. Los íconos de control en la parte inferior de la animación permiten pausar la visualización y realizar un solo paso.

Imagen de presentación de diapositivas

**H** ▶ **H** 1/0

Se puede encontrar una explicación más detallada de las interrupciones PIC16F1xxx en la página Interrupciones (/mcu1102:interrupts) .

La página Timer2/4/6 (/8bit:timer2) proporciona los detalles sobre la configuración y el funcionamiento de Timer2.