Generador de forma de onda complementaria (CWG)

El generador de forma de onda complementaria (CWG) produce una forma de onda complementaria con el retardo de banda muerta a partir de una selección de fuentes de entrada.


El módulo CWG tiene las siguientes características:

- Control de fuente de reloj de banda muerta seleccionable
- Fuentes de entrada seleccionables
- Control de habilitación de salida
- Control de polaridad de salida
- Control de banda muerta con contadores independientes de banda muerta de flanco ascendente y descendente de 6 bits
- Control de apagado automático con:
 - Fuentes de apagado seleccionables
 - Habilitar reinicio automático
 - Control de anulación de pin de apagado automático

El CWG genera una forma de onda complementaria de dos salidas a partir de una de varias fuentes de entrada seleccionables. La transición de apagado a encendido de cada salida se puede retrasar con respecto a la transición de encendido a apagado de la otra salida, creando así un retraso de tiempo inmediato en el que no se activa ninguna salida. Esto se conoce como tiempo muerto o banda muerta y se trata en la sección a continuación titulada "Control de banda muerta".

Puede ser necesario protegerse contra la posibilidad de fallas en el circuito. En este caso, el variador activo puede terminarse antes de que la condición de falla cause daño. Esto se conoce como apagado automático y se cubre en la sección a continuación titulada "Control de apagado automático".

Complimentary Waveform Generator creates a set of complementary waveforms from one input source.




(/local--files/8bit:cwg/cwg.png)

El CWG requiere que se establezcan cinco secciones:

- Aporte
- Reloj
- banda muerta
- Cerrar
- · Control de salida

Videotutorial de CWG

Este video presenta el generador de formas de onda complementarias (CWG) para dispositivos MCU de 8 bits de Microchip y muestra cómo usarlo.




Fuente de entrada

El CWG ofrece varias fuentes de entrada para generar la forma de onda complementaria. Esto puede variar de un dispositivo a otro. La lista a continuación es del dispositivo PIC16F1507. La lista incluye:

- PWM1 (Salida 1 modulada por ancho de pulso)
- PWM2 (Salida 2 modulada por ancho de pulso)
- PWM3 (Salida 3 modulada por ancho de pulso)
- PWM4 (Salida 4 modulada por ancho de pulso)
- N1OUT (Salida de oscilador controlada numéricamente)
- LC1OUT (Celda lógica configurable Producción)

La fuente de entrada se selecciona usando los bits GxIS<2:0> en el registro CWGxCON1.

Algunos dispositivos también incluyen la salida de un módulo comparador como entrada al CWG. Lo mejor es consultar la hoja de datos del dispositivo que está utilizando para ver la lista actualizada de las opciones de entrada seleccionadas.




(/local--files/8bit:cwg/inputs.png)

Fuente de reloj

El módulo CWG permite seleccionar una de dos fuentes de reloj:

- F _{OSC} (reloj del sistema)
- HFINTOSC (solo 16 MHz)

Las fuentes de reloj se seleccionan utilizando el bit G1CS0 del registro CWGxCON0.




(/local--files/8bit:cwg/clocksource.png)

Control de banda muerta

El control de banda muerta proporciona señales de salida que no se superponen, para evitar la corriente de disparo en los interruptores de alimentación. El CWG contiene dos contadores de banda muerta de 6 bits (registros CWGxDBR y CWGxDBF). Un contador de banda muerta se usa para el flanco ascendente del control de la fuente de entrada, mientras que el otro se usa para el flanco descendente del control de la fuente de entrada.

La banda muerta se cronometra contando los períodos de reloj CWG desde cero hasta el valor en los registros contadores de banda muerta ascendente o descendente.




(/local--files/8bit:cwg/deadband.png)

Control de borde ascendente

La banda muerta del flanco ascendente retrasa el encendido de la salida CWGxA desde que se apaga la salida CWGxB. El tiempo de banda muerta del flanco ascendente comienza cuando el flanco ascendente de la señal de la fuente de entrada se vuelve verdadero. Cuando esto sucede, la salida CWGxB se apaga inmediatamente

y comienza el tiempo de retardo de banda muerta de flanco ascendente. Cuando se alcanza el tiempo de retardo de banda muerta del flanco ascendente, se activa la salida CWGxA.

El registro CWGxDBR establece la duración del intervalo de banda muerta en el flanco ascendente de la señal de fuente de entrada. Esta duración es de 0 a 64 conteos de banda muerta. La banda muerta siempre se cuenta desde el borde de la señal de la fuente de entrada. Un conteo de cero (0) indica que no hay banda muerta presente. Si la señal de la fuente de entrada no está presente durante el tiempo suficiente para que se complete el conteo, no se verá ninguna salida en la salida respectiva.




Control de borde descendente

La banda muerta de flanco descendente retrasa el encendido de la salida CWGxB desde que se apaga la salida CWGxA. El tiempo de banda muerta del flanco descendente comienza cuando el flanco descendente de la fuente de entrada se vuelve verdadero. Cuando esto sucede, la salida CWGxA se apaga inmediatamente y comienza el tiempo de retardo de banda muerta de flanco descendente. Cuando se alcanza el tiempo de retardo de banda muerta de flanco descendente, se activa la salida CWGxB.

El registro CWGxDBF establece la duración del intervalo de banda muerta en el flanco descendente de la señal de fuente de entrada. Esta duración es de 0 a 64 conteos de banda muerta. La banda muerta siempre se cuenta desde el borde de la señal de la fuente de entrada. Un conteo de cero (0) indica que no hay banda muerta presente. Si la señal de la fuente de entrada no está presente durante el tiempo suficiente para que se complete el conteo, no se verá ninguna salida en la salida respectiva.


Using a one clock pulse delay for rising and falling edge Dead-Band control, the PWM signal would produce two waveforms similar to what is shown here.



(/local--files/8bit:cwg/dbexample.png)

Incertidumbre de banda muerta

Cuando los flancos ascendente y descendente de la fuente de entrada activan los contadores de banda muerta, la entrada puede ser asíncrona con la entrada del reloj. Esto creará cierta incertidumbre en el retardo de tiempo de banda muerta. La incertidumbre máxima es igual a un período de reloj CWG.



(/local--files/8bit:cwg/uncertainty.png)

Control de apagado automático

El apagado automático es un método para anular inmediatamente los niveles de salida de CWG con configuraciones específicas que permiten un apagado seguro del circuito. El estado de apagado puede borrarse automáticamente o mantenerse hasta que lo borre el software.

Se puede ingresar al estado de apagado mediante cualquiera de los dos métodos siguientes:


- · software generado
- Entrada externa

Software generado

Establecer el bit GxASE del registro CWGxCON2 obligará al CWG a entrar en el estado de apagado. Cuando el reinicio automático está deshabilitado, el estado de apagado persistirá mientras el bit GxASE esté establecido. Cuando el reinicio automático está habilitado, el bit GxASE se borrará automáticamente y reanudará la operación en el próximo evento de flanco ascendente.

Entrada externa

Las señales de apagado externas brindan la forma más rápida de suspender de manera segura el funcionamiento del CWG en caso de una condición de falla. Cuando cualquiera de las señales de apagado seleccionadas se activa, las salidas CWG irán inmediatamente a los niveles de anulación seleccionados sin demora de software. Se puede seleccionar cualquier combinación de dos señales de apagado para provocar una condición de apagado. Las señales de apagado que se ofrecen pueden variar según el dispositivo que se utilice, pero esas fuentes de apagado se seleccionan mediante los bits GxASDS0 y GxASDS1 del registro CWGxCON2.




(/local--files/8bit:cwg/shutdown.png)

Control de salida

Habilitar pin de salida


Cada pin de salida CWG tiene un control de habilitación de pin de salida individual. Las habilitaciones de salida se seleccionan con los bits GxOEA y GxOEB del registro CWGxCON0. Cuando se borra la habilitación de un pin de salida, el CWG no tiene conexión con el pin de salida. Cuando se establece la habilitación de salida, el valor de anulación o la forma de onda PWM activa se aplica al pin según la selección de prioridad del puerto interno.

La función CWG se puede desactivar por completo borrando el pin GxEN en el registro CWGxCON0.



Control de polaridad

La polaridad de cada salida CWG se puede seleccionar de forma independiente. Cuando se establece el bit de polaridad de salida, la salida correspondiente está activa alta. Borrar el bit de polaridad de salida configura la salida correspondiente como baja activa. Sin embargo, la polaridad no afecta los niveles de anulación. La polaridad de salida se selecciona con los bits GxPOLA y GxPOLB del registro CWGxCONO.



(/local--files/8bit:cwg/outputpolarity.png)

Funcionamiento durante el modo de suspensión

El módulo CWG funciona independientemente del reloj del sistema y continuará funcionando durante la suspensión, siempre que el reloj y las fuentes de entrada seleccionadas permanezcan activas. El oscilador interno de alta frecuencia (HFINTOSC) permanece activo durante la suspensión, siempre que el módulo CWG esté habilitado, la fuente de entrada esté activa y el HFINTOSC esté seleccionado como fuente de reloj, independientemente de la fuente de reloj del sistema seleccionada.

En otras palabras: si el HFINTOSC se selecciona simultáneamente como el reloj del sistema y la fuente de reloj del CWG, cuando el CWG esté habilitado y la fuente de entrada esté activa, la CPU quedará inactiva durante la suspensión, pero el CWG seguirá funcionando y el HFINTOSC permanecerá activo. Esto tendrá un efecto directo en la corriente del modo de reposo.

Ejemplo de CWG

A veces es útil pasar a través de un ejemplo. Visite este ejemplo de CWG (/8bit:cwgexample) para ver instrucciones paso a paso para el módulo CWG.