... Celda lógica configurable

La celda lógica configurable (CLC) proporciona una lógica programable que opera fuera de las limitaciones de velocidad de ejecución del software. La celda lógica acepta hasta 16 señales de entrada y, mediante el uso de puertas configurables, reduce las 16 entradas en cuatro líneas lógicas que controlan una de las ocho funciones lógicas de salida única seleccionables.

Las fuentes de entrada son una combinación de lo siguiente:

- pines de E/S
- · relojes internos
- Periféricos
- · Bits de registro

La salida se puede dirigir internamente a los periféricos ya un pin de salida.

Las posibles configuraciones incluyen:

- Lógica combinatoria
 - o **Y**
 - NAND
 - Y-O
 - Y-O-INVERTIR
 - OR-XOR
 - O-XNOR
- Pestillos
 - ∘ RS
 - Reloj D con Set y Reset
 - D transparente con Set y Reset
 - JK cronometrado con reinicio

Videotutorial de CLC

Este video presenta la celda lógica configurable (CLC) para dispositivos MCU de 8 bits de Microchip y muestra cómo usarla.



Configuración de CLC

El periférico CLC tiene cuatro secciones que deben configurarse antes de poder usarse. Esto implica configurar ocho registros en su programa de software. Una vez que se configuran estos registros, el CLC funcionará independientemente del control del software hasta que los registros se cambien a través del software.


Incluyen:

- CLCxCON
- CLCxSEL0
- CLCxSEL1
- CLCxGLS0
- CLCxGLS1
- CLCxGLS2
- CLCxGLS3
- CLCxPOL

Un dispositivo **PIC**® **puede tener varios** ^{CLC}, por lo que cada módulo CLC tiene su propio conjunto de ocho registros. La x en los nombres de registro anteriores representan el número CLC (por ejemplo, CLC1 usa el registro CLC1CON).

Para simplificar la configuración, el CLC se puede dividir en cuatro secciones que deben configurarse. Incluyen:

- Entradas
- puerta de datos
- función lógica
- Configuración de salida



(https://microchipdeveloper-com.translate.goog/local--files/8bit:clc/clcsetup.png?_x_tr_sl=en&_x_tr_tl=es&_x_tr_hl=es-419&_x_tr_pto=sc)


Entradas

Las entradas pueden provenir de 8 a 16 fuentes diferentes, según el dispositivo PIC, y de esta lista, se pueden elegir hasta cuatro para alimentar la sección de activación de datos.

Pueden incluir:

- pines de E/S
- Salidas de reloj internas
- Salidas de periféricos
- Bits de registro

Las entradas se seleccionan por bits en los registros CLCxSEL0 y CLCxSEL1.



(https://microchipdeveloper-com.translate.goog/local-files/8bit:clc/CLCselregisters.png?_x_tr_sl=en& _x_tr_tl=es&_x_tr_hl=es-419&_x_tr_pto=sc)

Cada entrada tiene un código de 3 bits asociado que se coloca en los registros CLCxSEL para habilitar la entrada.

CLC 1 Input	Source
CLC1IN[0]	CLC1IN0 PIN
CLC1IN[1]	CLC1IN1 PIN
CLC1IN[2]	SYNCC1OUT
CLC1IN[3]	SYNCC2OUT
CLC1IN[4]	Fosc
CLC1IN[5]	TMR0IF
CLC1IN[6]	TMR1IF
CLC1IN[7]	TMR2 = PR2
CLC1IN[8]	lc1_out
CLC1IN[9]	lc2_out
CLC1IN[10]	lc3_out
CLC1IN[11]	lc4_out
CLC1IN[12]	NCO1OUT
CLC1IN[13]	HFINTOSC
CLC1IN[14]	PWM3OUT
CLC1IN[15]	PWM4OUT

(https://microchipdevelopercom.translate.goog/local--files/8bit:clc
/CLCinputs.png?_x_tr_sl=en&
 x_tr_tl=es&_x_tr_hl=es-


puerta de datos

La sección de puerta de datos tiene cuatro puertas lógicas que deben configurarse. Esto requiere que se configuren cinco registros separados. Configuran la conexión invertida o no invertida desde las entradas que controlan el periférico CLC. Los cinco registros incluyen:

- CLCxGLS0
- CLCxGLS1
- CLCxGLS2
- CLCxGLS3
- CLCxPOL

Cada puerta comienza como una puerta OR base, pero cada entrada y salida puede invertirse o no invertirse individualmente.


Esto permite crear compuertas AND, NAND, OR y NOR. Las puertas también se pueden configurar para controlar un nivel lógico constante de 1 o 0.



(https://microchipdeveloper-com.translate.goog/local--files/8bit:clc/datagating.png?_x_tr_sl=en&_x_tr_tl=es&_x_tr_hl=es-419&_x_tr_pto=sc)

Cada entrada a una puerta de datos tiene un par de bits en uno de los registros CLCxGLSx. Los dos bits incluyen un bit no invertido (T) y un bit invertido (N) que debe configurarse. Si el bit T está establecido, la entrada no está invertida. Si se establece el

bit N, la entrada se invierte. Si ambos se ponen a cero, entonces la entrada no está conectada a la puerta.



(https://microchipdeveloper-com.translate.goog/local--files/8bit:clc/clcglsregisters.png?_x_tr_sl=en&_x_tr_tl=es&_x_tr_hl=es-419&_x_tr_pto=sc)


El bit de registro CLCxPOL, bit LCxGxPOL, invertirá o no la salida de la puerta.

0 - no invertido


1 - invertido

función lógica

La función lógica tiene ocho opciones para elegir. Se selecciona en el registro CLCxCON. Cada función lógica tiene un código de 3 bits asociado.




(https://microchipdeveloper-com.translate.goog/local--files/8bit:clc /logic1.png?_x_tr_sl=en&_x_tr_tl=es&_x_tr_hl=es-419&_x_tr_pto=sc)



(https://microchipdeveloper-com.translate.goog/local--files/8bit:clc /logic2.png?_x_tr_sl=en&_x_tr_tl=es&_x_tr_hl=es-419&_x_tr_pto=sc)

El código de 3 bits se establece en los bits LCxMODE del registro CLCxCON para habilitar la función lógica seleccionada.




(https://microchipdeveloper-com.translate.goog/local--files/8bit:clc /clccon.png?_x_tr_sl=en&_x_tr_tl=es&_x_tr_hl=es-419&_x_tr_pto=sc)

Producción

Todas las secciones CLC se reducen a una sola salida que puede controlar un pin de E/S, alimentar otro módulo CLC o periférico interno, o también puede activar una interrupción de borde ascendente o descendente. Estas diversas opciones se configuran en los registros CLCxCON y CLCxPOL.

There are multiple bits that control the output from the CLC module



(https://microchipdeveloper-com.translate.goog/local--files/8bit:clc /output.png?_x_tr_sl=en&_x_tr_tl=es&_x_tr_hl=es-419&_x_tr_pto=sc)

Los bits en el registro CLCxCON controlan la configuración de salida.


LCxEN: bit de habilitación del módulo CLC (1 - CLC activado, 0 - desactivado)

LCxOE: bit de habilitación de salida (1: habilitar, 0: deshabilitar)

LCxOUT: monitorizar internamente la salida a través del software (bit de solo lectura)

LCxINTP: habilitación de interrupción de borde ascendente (1 -CLCxIF configurado en el flanco ascendente)

LCxINTN: habilitación de la interrupción del flanco descendente (1-CLCxIF configurado en el flanco descendente)




(https://microchipdeveloper-com.translate.goog/local--files/8bit:clc /clcconoutput.png?_x_tr_sl=en&_x_tr_tl=es&_x_tr_hl=es-419&_x_tr_pto=sc)

Ejemplo de CVX

Aquí hay un ejemplo simple que muestra los ocho registros configurados en el software para crear la configuración CLC que se muestra en la imagen.

The example below shows a setup for the CLC1 module. The eight register settings are shown for this example in a format for the XC8 compiler.




(https://microchipdeveloper-com.translate.goog/local--files/8bit:clc/clcexample.png?_x_tr_sl=en&_x_tr_tl=es&_x_tr_hl=es-419& x tr pto=sc)

Herramienta de diseño de CLC

CLC Designer Tool es una herramienta basada en GUI que facilita mucho la creación de la estructura CLC. A través de una serie de opciones de configuración, la herramienta generará automáticamente la configuración de ocho registros para que pueda incluirla en su proyecto **MPLAB** [®] **X**.



La herramienta CLC Designer es parte del complemento MPLAB Code Configurator (MCC) MPLAB® X.



(https://microchipdeveloper-com.translate.goog/local--files/8bit:clc /clcgui.png?_x_tr_sl=en&_x_tr_tl=es&_x_tr_hl=es-419&_x_tr_pto=sc)