


Descripción general de la referencia de voltaje del comparador analógico

El comparador analógico compara los valores de entrada en el pin positivo AIN0 y el pin negativo AIN1. Cuando el voltaje en el pin positivo, AIN0, es mayor que el voltaje en el pin negativo, AIN1, se establece la salida del comparador analógico, ACO (en el puerto E[0]). La salida del comparador se puede configurar para activar la función de captura de entrada del temporizador/contador1. Además, el comparador puede disparar una interrupción separada, exclusiva del comparador analógico. El usuario puede seleccionar la activación de interrupción en el aumento, la caída o la alternancia de la salida del comparador.

Se muestra un diagrama de bloques del comparador y su lógica circundante.



(/local--files/8avr:analog-comparator-voltage-reference/comparator-logic.png)

El bit del convertidor de analógico a digital (ADC) de reducción de potencia en el registro de reducción de potencia (PRR.PRADC) debe escribirse en 0 para poder usar la entrada MUX de ADC.

Entrada multiplexada del comparador analógico

Es posible seleccionar cualquiera de los pines ADC[7..0] para reemplazar la entrada negativa al comparador analógico. El multiplexor ADC se utiliza para seleccionar esta entrada y, en consecuencia, el ADC debe apagarse para utilizar esta función. Si el bit de habilitación del multiplexor del comparador analógico en el registro B de control y estado del ADC (ADCSRB.ACME) es uno y el ADC está apagado (ADCSRA.ADEN=0), los tres bits de selección de canal analógico menos significativos en el registro de selección del multiplexor del ADC (ADMUX.MUX[2..0]) seleccione el pin de entrada para reemplazar la entrada negativa al comparador analógico, como se muestra en la siguiente tabla. Cuando ADCSRB.ACME=0 o ADCSRA.ADEN=1, AIN1 se aplica a la entrada negativa del comparador analógico.

Table 28-1 Analog Comparator Multiplexed Input

ACME	ADEN	MUX[2..0]	Analog Comparator Negative Input
0	x	xxx	AIN1
1	1	xxx	AIN1
1	0	000	ADC0
1	0	001	ADC1
1	0	010	ADC2
1	0	011	ADC3
1	0	100	ADC4
1	0	101	ADC5
1	0	110	ADC6
1	0	111	ADC7

(/local--files/8avr:analog-comparator-voltage-reference/analog-comparator-mux-input.png)

Control de comparador analógico y registro de estado B

El registro de control y estado de la memoria del programa de almacenamiento contiene los bits de control necesarios para controlar las operaciones del cargador de arranque. Al direccionar registros de E/S como espacio de datos usando instrucciones LD y ST, se debe usar el desplazamiento proporcionado. Cuando se utilizan los comandos IN y OUT específicos de E/S, el desplazamiento se reduce en 0x20, lo que da como resultado un desplazamiento de la dirección de E/S entre 0x00 y 0x3F.

Nombre: ACSR Compensación: 0x4F Restablecimiento: 0x00

Propiedad:

Cuando se direcciona como registro de E/S: la compensación de dirección es 0x2F

Bit	7	6	5	4	3	2	1	0
								ACOE
Access								R/W
Reset								0

(/local--files/8avr:analog-comparator-voltage-reference/input-register.png)

- Bit 0 – ACOE: Habilidad de salida de comparador analógico

Cuando se establece este bit, la salida del comparador analógico se conecta al pin ACO.

Registro de control y estado del comparador analógico

Al direccionar registros de E/S como espacio de datos usando instrucciones LD y ST, se debe usar el desplazamiento proporcionado. Cuando se utilizan los comandos IN y OUT específicos de E/S, el desplazamiento se reduce en $0x20$, lo que da como resultado un desplazamiento de la dirección de E/S entre $0x00$ y $0x3F$.

Nombre: ACSR Compensación: $0x50$ Restablecimiento: N/A

Propiedad:

Cuando se direcciona como registro de E/S: la compensación de dirección es $0x30$

Bit	7	6	5	4	3	2	1	0
	ACD	ACBG	ACO	ACI	ACIE	ACIC	ACIS1	ACIS0
Access	R/W	R/W	R	R/W	R/W	R/W	R/W	R/W
Reset	0	0	a	0	0	0	0	0

(/local--files/8avr:analog-comparator-voltage-reference/status-register.png)

- Bit 7 – ACD: Deshabilitar comparador analógico

Cuando este bit se escribe como uno lógico, se desconecta la alimentación del comparador analógico. Este bit se puede configurar en cualquier momento para apagar el comparador analógico. Esto reducirá el consumo de energía en los modos Activo e Inactivo. Al cambiar el bit ACD, la interrupción del comparador analógico debe desactivarse borrando el bit ACIE en ACSR. De lo contrario, puede ocurrir una interrupción cuando se cambia el bit.

- Bit 6 – ADBG: Selección de intervalo de banda del comparador analógico

Cuando se establece este bit, un voltaje de referencia de banda prohibida fija reemplaza la entrada positiva al comparador analógico. Cuando se borra este bit, se aplica AIN0 a la entrada positiva del comparador analógico. Cuando la referencia de banda prohibida se utiliza como entrada al comparador analógico, el voltaje tardará cierto tiempo en estabilizarse. Si no se estabiliza, la primera conversión puede dar un valor incorrecto.

- Bit 5 – ACO: Salida del comparador analógico

La salida del comparador analógico se sincroniza y luego se conecta directamente a ACO. La sincronización introduce un retraso de uno a dos ciclos de reloj.

- Bit 4 – ACI: Indicador de interrupción del comparador analógico

Este bit lo establece el hardware cuando un evento de salida del comparador activa el modo de interrupción definido por ACIS1 y ACIS0. La rutina ACI se ejecuta si se establece el bit ACIE y se establece el bit I en SREG. El hardware borra ACI cuando se ejecuta el vector de manejo de interrupción correspondiente. Alternativamente, ACI se borra escribiendo un uno lógico en la bandera.

- Bit 3 – ACIE: Habilitación de interrupción del comparador analógico

Cuando el bit ACIE se escribe uno lógico y se establece el bit I en el registro de estado, se activa la interrupción del comparador analógico. Cuando se escribe cero lógico, la interrupción se deshabilita.

- Bit 2 – ACIC: Habilitación de captura de entrada de comparador analógico

Cuando se escribe como uno lógico, este bit permite que el comparador analógico active la función de captura de entrada en el temporizador/contador 1. En este caso, la salida del comparador está directamente conectada a la lógica frontal de captura de entrada, lo que hace que el comparador utilice las funciones de cancelación de ruido y selección de borde de la interrupción de captura de entrada del temporizador/contador1. Cuando se escribe cero lógico, no existe conexión entre el comparador analógico y la función de captura de entrada. Para hacer que el comparador dispare la interrupción de captura de entrada del temporizador/contador 1, se debe establecer el bit ICIE1 en el registro de máscara de interrupción del temporizador (TIMSK1).

- Bits 1:0 – ACISn: selección del modo de interrupción del comparador analógico [n = 1:0]

Estos bits determinan qué eventos del comparador activan la interrupción del comparador analógico.

ACIS1	ACIS0	Interrupt Mode
0	0	Comparator Interrupt on Output Toggle.
0	1	Reserved
1	0	Comparator Interrupt on Falling Output Edge.
1	1	Comparator Interrupt on Rising Output Edge.

(/local--files/8avr:analog-comparator-voltage-reference/comparator-interrupt.png)

Al cambiar los bits ACIS1/ACIS0, la interrupción del comparador analógico debe desactivarse borrando su bit de habilitación de interrupción en el registro ACSR. De lo contrario, puede ocurrir una interrupción cuando se cambian los bits.

Registro de desactivación de entrada digital 1

Nombre: DIDR1 Compensación: 0x7F ; Restablecer: 0x00

Propiedad:

Bit	7	6	5	4	3	2	1	0
							AIN1D	AIN0D
Access							R/W	R/W
Reset							0	0

(/local--files/8avr:analog-comparator-voltage-reference/digital-input-disable.png)

- Bit 1 – AIN1D: Desactivación de entrada digital AIN1
- Bit 0 – AIN0D: AIN0 Inhabilitación de entrada digital

Cuando este bit se escribe uno lógico, el búfer de entrada digital en el pin AIN1/0 está deshabilitado. El bit de registro de PIN correspondiente siempre se leerá como cero cuando se establezca este bit. Cuando se aplica una señal analógica al pin AIN1/0 y no se necesita la entrada digital de este pin, este bit debe escribirse uno lógico para reducir el consumo de energía en el búfer de entrada digital.

Especificación de voltaje de referencia ADC de 1,1 V seleccionable:

Symbol	Parameter	Condition	Min.	Typ	Max	Units
V _{POT}	Power-on Reset Threshold Voltage (rising)		1.1	1.5	1.7	V
	Power-on Reset Threshold Voltage (falling) ⁽²⁾		0.6	1.0	1.7	V
SR _{ON}	Power-on Slope Rate		0.01	-	10	V/ms
V _{RST}	RESET Pin Threshold Voltage		0.2 V _{CC}	-	0.9 V _{CC}	V
t _{RST}	Minimum pulse width on RESET Pin		-	-	2.5	μs
V _{HYST}	Brown-out Detector Hysteresis		-	50	-	mV
t _{BOD}	Min. Pulse Width on Brown-out Reset		-	2	-	μs
V _{BG}	Bandgap reference voltage	V _{CC} =2.7 T _A =25°C	1.0	1.1	1.2	V
t _{BG}	Bandgap reference start-up time	V _{CC} =2.7 T _A =25°C	-	40	70	μs
I _{BG}	Bandgap reference current consumption	V _{CC} =2.7 T _A =25°C	-	10	-	μA

(/local--files/8avr:analog-comparator-voltage-reference/adc-reference.png)

Proyecto de ejemplo

Un ejemplo de proyecto para el comparador analógico está disponible aquí: Proyecto de ejemplo (/8avr:analog-comparator-voltage-reference)