Interrupciones de rango medio mejoradas

‡**≡** Resumen

Las interrupciones son eventos detectados por la MCU que hacen que se anule el flujo normal del programa. Las interrupciones pausan el programa actual y transfieren el control a una rutina de firmware específica escrita por el usuario llamada Rutina de servicio de interrupción (ISR). El ISR procesa el evento de interrupción y luego reanuda el flujo normal del programa. Este artículo muestra cómo habilitar y procesar interrupciones en la familia PIC16F1xxx de PIC® de rango medio mejorado.

Descripción general del proceso de interrupción

1 Programa MCU para reaccionar a las interrupciones

La MCU debe programarse para permitir que ocurran interrupciones. La configuración de Global Interrupt Enable (GIE) y, en muchos casos, Peripheral Interrupt Enable (PEIE), permite que la MCU reciba interrupciones. GIE y PEIE se encuentran en el registro de funciones especiales de control de interrupciones (INTCON).

2 Habilitar interrupciones de periféricos seleccionados

Cada periférico en la MCU tiene un bit de habilitación individual. Se debe establecer el bit de activación de interrupción individual de un periférico, además de GIE/PEIE, antes de que el periférico pueda generar una interrupción. Los bits de habilitación de interrupción individuales se encuentran en INTCON, PIE1, PIE2 y PIE3.

3 Periférico afirma una solicitud de interrupción

Cuando un periférico alcanza un estado en el que se necesita la intervención del programa, el periférico establece un indicador de solicitud de interrupción (xxIF). Estos indicadores de interrupción se establecen independientemente del estado de GIE, PEIE y los bits de activación de interrupción individuales. Los indicadores de interrupción se encuentran en INTCON, PIR1, PIR2 y PIR3.

Los indicadores de solicitud de interrupción se bloquean en alto cuando se establecen y deben ser borrados por el ISR escrito por el usuario.

4 Ocurre una interrupción

Cuando se establece un indicador de solicitud de interrupción y la interrupción está habilitada correctamente, comienza el proceso de interrupción:

- Las interrupciones globales se desactivan borrando GIE a 0.
- El contexto del programa actual se guarda en los registros de sombra.
- El valor del contador de programa se almacena en la pila de retorno.
- El control del programa se transfiere al vector de interrupción en la dirección 04h.

5 Ejecuciones de ISR

El ISR es una función escrita por el usuario y ubicada en la dirección 04h. El ISR hace lo siguiente:

- Comprueba los periféricos habilitados para interrupción en busca del origen de la solicitud de interrupción.
- 2. Realiza las tareas periféricas necesarias.
- 3. Borra el indicador de solicitud de interrupción correspondiente.
- 4. Ejecuta la instrucción Return From Interrupt (RETFIE) como instrucción ISR final.

6 El control vuelve al programa principal

Cuando se ejecuta RETFIE:

- 1. Las interrupciones globales están habilitadas (GIE=1).
- 2. El contexto del programa se restaura desde los registros de sombra.
- 3. La dirección de retorno de la pila se carga en el contador de programa.
- 4. La ejecución se reanuda desde el punto en que se interrumpió.

Registros utilizados para procesar interrupciones

Registro de control de interrupciones

registro INTCON

	GIE	PEIE	TMR0IE	INTE	IOCIE	TMR0IF	INTF	IOCIF
	bit 7							bit 0
	(/localfile	s/8bit:emr-	interrupts/	intcon-reg	ı.png)			
	GIE - H	abilitación	de interru	pción glol	bal PEIE	- Hab	ilitación de	e interrupción
per	iférica T	1R0IE -	Habilitad	ión de in	terrupción	del temp	orizador (O INTE -
Hal	oilitación d	de interrui				•		errupción por
	nbio TMR0		dicador de					- Indicador
	interrupció				or de inter	•		a.caac.
		ii oxtorria	10011	maioaa	or do intor	rapoloti po	or carrible	
Т	NTCON CO	ntiene har	nderas de	hahilitació	n de inter	runción al	ohal v ner	riférica, así
_							• •	
				•		•	ucias ut i	nabilitación
L G	e interrupc	ion para tr	es de las l	nterrupcio	Hes PIC IO	OF IXXXX.		

Registros de habilitación de interrupción

registro PIE1

	TMR1GIE	ADIE	RCIE	TXIE	SSPIE	CCP1IE	TMR2IE	TMRI1E
	bit 7							bit 0
((/localfiles	/8bit:emr-	interrupts	/pie1-reg.p	ng)			
	TMR1GIE -	Habilita	ción de ir	nterrupciór	n de puert	a del tem	porizador	1 ADIE -
Hal	oilitación de	e interru	oción de	convertido	or analógi	ico a digi	ital (ADC)	RCIE -
Hal	oilitación de	interrup	ción de r	ecepción (de transm	isor recep	tor asíncr	ono síncron
uni	versal (USA	RT) TX:	[E - Habi	llitación	de inter	rupción	de trans	misión USAR
SSP	IE - H	labilitació	n de	interrup	ción de	puerto s	erie sínc	rono (MSSP
CC	P1IE -	Habilita	ción de	interrupció	ón CCP1	TMR2IE	- Ha	abilitación d
inte	rrupción d	el tempo	orizador	2 TMR1IE	- Habil	itación de	interrupci	ón

registro PIE2

	OSFIE	C2IE	C1IE	EEIE	BCLIE	LCDIE		CCP2IE	
	bit 7	_						bit 0	
`			•	/pie2-reg.p	•				
	OSFIE - I	Habilitació	n de inter	rupción po	or falla del	oscilador	C2IE	- Habilitad	ción
de	interrupcio	ón del co	omparado	r C2 C1	IE -	Habilitació	n de int	terrupción	de
com	nparador C	C1 EEIE	- Habil	itación de	interrupci	ón de fina	lización d	e escritura	de
EEF	PROM BO	CLIE -	Habilitació	ón de inte	rrupción d	e colisión	de bus M	ISSP LCD	ΙE
-	Habilitació	n de inter	rupción de	el módulo	LCD		- Sir	n implemen	ıtar,
se l	ee como 0	CCP2IE	- CCP	2 Habilitar	interrupcio	ón			

registro PIE3

		CCP5IE	CCP4IE	CCP3IE	TMR6IE		TMR4IE		
	bit 7							bit 0	
(/localfile	s/8bit:emr-	interrupts/	pie3-reg.p	ng)				
		- No in	nplementa	ido leído c	omo 0 CC	P5IE -	CCP5 Int	errupt Ena	ble
CC	P4IE -	CCP4 Inte	rrupt Enak	ole CCP3I	E - CC	P3 Interru	pt Enable	TMR6IE	_
Tim	er6 Interru	ıpt Enable	_		No imple	ementado,	leído com	o 0 TMR4	ΙE
-	Timer4 Int	errupt Ena	ble		- No im	nplementa	do, leído c	omo 0	
P	IE1 , PI	E2 y PI	E3 contie	enen los ir	ndicadores	de activa	ación de ir	nterrupción	

individuales para los periféricos de la MCU.

Registros de solicitud de interrupción


registro PIR1

TMR1GIF	ADIF	RCIF	TXIF	SSPIF	CCP1IF	TMR2IF	TMRI1F			
bit 7	(0) 11						bit 0			
(/localfiles/8bit:emr-interrupts/pir1-reg.png)										
	TMR1GIF - Indicador de interrupción de puerta del temporizador 1 ADIF -									
Indicador de ir	i					•	recepción de			
USART TXIF						de USART				
Indicador de i	•					interrupc				
	idicador d	le interrup	ción de	temporiza	ador 2 Th	MR1IF -	Indicador de			
interrupción										
registro PIR2										
OSFIF	C2IF	C1IF	EEIF	BCLIF	LCDIF		CCP2IF			
bit 7							bit 0			
(/localfiles	/8bit:emr-	interrupts/	pir2-reg.p	ng)						
OSFIF - I	ndicador /	de interrup	oción por	falla del c	scilador	C2IF -	Indicador de			
interrupción (C2 del c	comparado	r C1IF	- Ind	licador de	e interrup	ción C1 del			
comparador	EEIF -	Indicad	or de int	errupción	de finaliz	zación de	escritura de			
EEPROM BC	LIF - I	ndicador c	le interrup	ción de co	olisión del	bus MSSF	P LCDIF -			
Indicador de ir	nterrupció	n del mód	ulo LCD) -	Sin impler	nentar, se lee			
como 0 CCP2	IF - C	CP2 Indica	ador de int	terrupción						
rogictro DIDO										
registro PIR3)									

		CCP5IF	CCP4IF	CCP3IF	TMR6IF		TMR4IF		
	bit 7 (/localfile:	s/8bit:emr-	·interrupts/	/pir3-reg.p	ng)			bit 0	
			Sin imp	lementar,	leer como	O CCP!	5IF -	Bandera	de
int	errupciór	n de CCP5	CCP4IF	- Band	era de inte	errupción	de CCP4	CCP3IF	
Bar	ndera de ir	nterrupciór	de CCP	3 TMR6IF	- Ban	dera de ir	nterrupción	de Tim	er6
	<u> </u>	No implem	entada, le	er como 0	TMR4IF	- Band	era de inte	errupción	de
Tim	er4		- No im	plementad	da, leer cor	mo 0			
]]] [TR1], P:	IR2 y P	IR3 conti	enen los	indicadore	s de solic	citud de ir	nterrupción	1
		para los p				s ue solic	Jiluu u e II	iterrupolon	ı

OPCIÓN_REG


OPCIÓN REG



Habilitación de interrupciones


Interrupciones del núcleo

Tres fuentes de interrupción (Timer0, External Interrupt e Interrupt on Change) tienen bits de habilitación de interrupción ubicados en INTCON. Estas interrupciones se denominan interrupciones centrales.



(/local--files/8bit:emr-interrupts/core-enable-reg.png)

Para habilitar una de las interrupciones principales, solo es necesario establecer el bit de habilitación de interrupción individual y el GIE.




(/local--files/8bit:emr-interrupts/core-enable-code.png)



Borrar un indicador de solicitud de interrupción antes de establecer el indicador de activación de interrupción evita que cualquier solicitud de interrupción pendiente active una interrupción inmediata.

Interrupciones Periféricas

Los periféricos PIC16F1xxx, capaces de generar solicitudes de interrupción cada uno, tienen sus indicadores de activación de interrupción en uno de los tres registros PIE. Para habilitar una interrupción periférica, el indicador de interrupción individual, GIE *y* PEIE deben estar todos configurados.



(/local--files/8bit:emr-interrupts/peie-code.png)

Dar servicio a una interrupción

ISR

El ISR es un programa escrito por el usuario que realiza las tareas necesarias cuando ocurre una interrupción. El usuario es responsable de escribir el ISR y colocarlo en la dirección 04h. La última instrucción ejecutada por el ISR debe ser la instrucción RETFIE. Los ISR se pueden escribir en lenguaje C o ensamblador.


ISR en ensamblaje (izquierda) e ISR en C (derecha)

```
ORG 0
              ; tells MPASM to put code at address 0
             ; bypass ISR on startup/reset
  goto Start
  ORG 4
              ; tells MPASM to put code at 04h
                                                                        void interrupt my_ISR (void)
                                                                          // LSR code goes here
my_ISR:
              ; ISR
; ISR code goes here
                                                         Using the XC8
                                                        keyword interrupt
  retfie
                                                        places the function
Start: goto $; application code goes here
                                                        at address 04h and
                                                        inserts the RETFIE
                                                        instruction
```

(/local--files/8bit:emr-interrupts/isr-location.png)

Guardar contexto

El hardware de la MCU invocará el mecanismo de ahorro de contexto cuando ocurra una interrupción.



(/local--files/8bit:emr-interrupts/context-saving.png)

Verificar fuente de la interrupción

Hay un ISR que da servicio a todas las interrupciones de la aplicación. El ISR necesita verificar secuencialmente los indicadores de solicitud de interrupción individuales para determinar la fuente de la interrupción.

Borrado del indicador de solicitud de interrupción

Los indicadores de solicitud de interrupción se bloquean cuando los establece el periférico. Deben ser autorizados por ISR. Si el ISR no restablece un indicador de solicitud, se producirá otra interrupción inmediatamente después de que el ISR devuelva el control al programa principal.

```
void interrupt sample_isr (void)

{
    if (TMR2IF == 1)
    {
        // perfrom TMR2 Interrupt task
        TMR2IF = 0;
    }

    if (INTE == 1)
    {
        // External Interrupt tasks
        INTF = 0;
    }

    if (CCP1IF == 1)
        // CCP tasks
        CCP1IF =0;
}
```

(/local--files/8bit:emr-interrupts/sample-isr.png)

Ejemplo de código de interrupción

Procesando una interrupción del Timer2

La siguiente animación muestra el código para configurar y procesar una interrupción del Timer2 en el MCU de rango medio mejorado PIC16F1xxx. Los íconos de control en la parte inferior de la animación permiten pausar la visualización y realizar un solo paso.

Imagen de presentación de diapositivas

H ▶ H 1/0

Se puede encontrar una explicación más detallada de las interrupciones PIC16F1xxx en la página Interrupciones (/mcu1102:interrupts) .

La página Timer2/4/6 (/8bit:timer2) proporciona los detalles sobre la configuración y el funcionamiento de Timer2.