

2021 年云南大学软件工程专业《计算机组成原理》科目期末试卷 A

(有答案)

一、选择题

1、采用指令 Cache 与数据 Cache 分离的主要目的是 ()。

A.降低 Cache 的缺失损失

B.提高 Cache 的命中率

C.降低 CPU 平均访存时间

D.减少指令流水线资源冲突

2、若单译码方式的地址输入线为 6，则译码输出线有 () 根，那么双译码方式有输出线 () 根。

A.64, 16 B.64, 32 C.32, 16 D.16, 64

3、当满足下列 () 时， $x > -1/2$ 成立。

A.x1 必须为 1，x2~x4 至少有一个为 1

B.x1 必须为 1，x2~x4 任意

C.x1 必须为 0，x2~x4 至少有一个为 1

D.x1 必须为 0，x2~x4 任意

4、下列说法正确的是 ()。

A.当机器采用补码表示时，0 有两种编码方式

B.当机器采用原码表示时，0 有两种编码方式

C.当机器采用反码表示时，0 有一种编码方式

D.无论机器数采用何种码表示，0 都有两种编码方式

5、常用的 (n, k) 海明码中, 冗余位的位数为 ()。

A.n+k B.n-k C.n D.k

6、某同步总线采用数据线和地址线复用方式, 其中地址/数据线有 32 根, 总线时钟频率为 66MHz, 每个时钟周期传送两次数据 (上升沿和下降沿各传送一次数据), 该总线的最大数据传输率 (总线带宽) 是 ()。

A.132MB/s B.264MB/s C.528MB/s D.1056MB/s

7、总线的半同步通信方式是 ()。

A.既不采用时钟信号, 也不采用握手信号

B.只采用时钟信号, 不采用握手信号

C.不采用时钟信号, 只采用握手信号

D.既采用时钟信号, 又采用握手信号

8、已知计算机 A 的时钟频率为 800MHz, 假定某程序在计算机 A 上运行需要 12s。现在硬件设计人员想设计计算机 B, 希望该程序在 B 上的运行时间能缩短为 8s, 使用新技术后可使 B 的时钟频率大幅度提高, 但在 B 上运行该程序所需要的时钟周期数为在 A 上的 1.5 倍。那么, 机器 B 的时钟频率至少应为 () 能运到所希望的要求。

A.800MHz B.1.2 GHz C.1.5GHz D.1.8GHz

9、冯·诺依曼型计算机的设计思想主要有 ()。

1.存储程序 II.二进制表示 III.微程序方式 IV.局部性原理

A. I, III B. II, III C. I, II, III, IV D. I, II

10、在计算机体系结构中, CPU 内部包括程序计数器 (PC)、存储器数据寄存器

(MDR)、指令寄存器 (IR) 和存储器地址寄存器 (MAR) 等。若 CPU 要执行的指令为 MOV R0, #100 (即将数值 100 传送到寄存器 R0 中), 则 CPU 首先要完成的操作是 ()。

A.100RO B.100→MDR C.PC→MAR D.PC→IR

11、下面是段 MIPS 指令序列：

add \$a3, \$s1, \$s0 #R[\$t3] ←R[\$s1] +R(\$s0]

add \$t2, \$s0, \$s3 #R[\$t2]←R[\$s0] +R [\$s3]

Lw \$t1,0(\$t2) #R[\$t1] ←M[R[\$t2] +0]

add \$t1, \$t1, \$t2 #R[\$t1] ←R[\$t1]+R[\$t2]

以上：指令序列中，指令之间发生数据相关？（ ）

A.1 和 2，2 和 3

B.1 和 2，2 和 4

C.1 和 3，2 和 3，2 和 4，3 和 4

D.1 和 2，2 和 3，2 和 4，3 和 4

12、设指令由取指、分析、执行 3 个子部件完成，每个子部件的工作周期均为 Δt ，采用常规标量流水线处理器。若连续执行 10 条指令，则需要的时间为（ ）。

A. $8\Delta t$ B. $10\Delta t$ C. $12\Delta t$ D. $14\Delta t$

13、假设变址寄存器 R 的内容为 1000H，指令中的形式地址为 2000H：地址 1000H 中的内容为 2000H，地址 2000H 中的内容为 3000H，地址 3000H 中的内容为 4000H，则变址寻址方式下访问到的操作数是（ ）。

A.1000H B.2000H C.3000H D.4000H

14、在采用中断 I/O 方式控制打印输出的情况下，CPU 和打印控制接口中的 I/O 端口之间交换的信息不可能是（ ）。

A.打印字符 B.主存地址 C.设备状态 D.控制命令

15、在统一编址的方式下，存储单元和 I/O 设备是靠（ ）来区分的。

A.不同的地址码

B.不同的地址线

C.不同的指令

D.不同的数据线

二、填空题

16、主存储器的性能指标主要是存储容量、存取时间、_____和_____

17、指令寻址的基本方式有两种，_____方式和_____方式。

18、数控机床是计算机在_____方面的应用，邮局把信件自动分练是在计算机_____方面的应用。

19、外围设备大体分为输入设备，输出设备，_____设备，_____设备，_____设备五大类。

20、广泛使用的_____和_____都是半导体随机读写存储器，它们共同的缺点是_____

21、通道是一个特殊功能的_____，它有自己的_____专门负责数据输入输出的传输控制。

22、并行 I/O 接口_____和串行 I/O 接口_____是两个目前最具权威性和发展前景的标准接

23、总线同步定时协议中，事件出现在总线的时刻由_____信号确定，总线周期的长度是_____的。

24、存储_____并按_____顺序执行，这是冯诺依曼型计算机的工作原理。

25、按照总线仲裁电路的位置不同，可分为_____仲裁和_____仲裁。

三、名词解释题

26、海明距离：

27、温彻斯特技术：

28、ROM：

29、比特率：

四、简答题

30、简要说明 CPU 与 I/O 设备之间传递信息可采用哪几种联络方式，他们分别用于什么场合？

31、在 CPU 中，哪些寄存器属于控制用的指令部件？它们各起什么作用？

32、指令和数据均存放在内存中，CPU 如何从时间和空间上区分它们是指令还是数据？

33、 什么是指令周期？什么是机器周期？什么是时钟周期？三者之间的关系如何？

五、计算题

34、已知计算机的字长为32位，存储器的容量为1MR.如果按字节、半字、字、双字寻址，寻址范围各是多少？

35、假设机器字长为 16 位，其中阶码 6 位（包含两位阶符），尾数 10 位（包含两位数字符）。已知十进制数 $x=125$ ， $y=-18.125$ ，试计算 $[x-y]_{\text{补}}$ 。（其结果用二进制真值表示，舍入时采用 0 舍 1 入法）。

36、已知有效信息位为**1100**，试用生成多项式**G (x) =1011**将其编成**CRC**码。

六、综合题

37、某计算机的主存地址空间大小为**256MB**，按字节编址。指令**Cache**和数据**Cache**分离，均有**8**个**Cache**行，每个**Cache**行大小为**64B**，数据**Cache**采用直接映射方式。现有两个功能相同的程序**A**和**B**，其伪代码如下所示：

假定

<pre>程序 A: int a[256][256]; ... int sum_array 1() { int i, j, sum = 0; for(i = 0; i<256; i++) for (j = 0; j<256; j++) sum += a[i][j]; return sum; }</pre>	<pre>程序 B: int a[256][256]; ... int sum_array 2() { int i, j, sum = 0; for(j = 0; j<256; j++) for (i = 0; i<256; i++) sum += a[i][j]; return sum; }</pre>
---	---

int类型数据用32位补码表示，程序编译时，i、j、sum均分配在寄存器中，数组a按行优先方式存放，其首地址为320（+进制）。请回答下列问题，要求说明理由或给出计算过程。

- 1) 若不考虑用于Cache一致性维护和替换算法的控制位，则数据Cache的总容量为多少？
- 2) 数组元素a[0][31]和a[1][1]各自所在的主存块对应的Cache行号分别是多少（Cache行号从0开始）？
- 3) 程序A和B的数据访问命中率各是多少？哪个程序的执行时间更短？

38、采用微程序控制器的某计算机在微程序级采用两级流水线，即取第i+1条微指令与执行第i条微指令同时进行。假设微指令的执行时间需要40ns，试问：

- 1) 若控制存储器选用读出时间为30ns的ROM，在这种情况下微周期为多少？并画出微指令执行时序图。
- 2) 若控制存储器选用读出时间为50ns的ROM，在这种情况下微周期为多少？并画出微指令执行时序图。

39、在表中的第 2 列、第 3 列填写简要文字对 CISC 和 RISC 的主要特征进行对比。

CISC和RISC的主要特征比较

比较内容	CISC	RISC
1) 指令系统		
2) 指令数目		
3) 指令格式		
4) 寻址方式		
5) 指令字长		
6) 可访存指令		
7) 各种指令使用须率		
8) 各种指令执行时间		
9) 优化编译实现		
10) 寄存器个数		
11) 控制器实现方式		
12) 软件系统开发时间		

参考答案

一、选择题

1、D

2、A

3、A

4、B

5、B

6、C

7、D

8、D

9、D

10、C

11、D

12、C

13、D

14、B

15、A

二、填空题

16、存储周期 存储器带宽

17、字向 位向

18、自动控制 人工智能

19、外存 数据通信 过程控制

20、SRAM DRAM 断电后不能保存信息

21、处理器 指令和程序

22、SCSI IEEE1394

23、总线时钟 固定

24、程序 地址

25、集中式 分布式

三、名词解释题

26、海明距离：

在信息编码中，两个合法代码对应位上编码不同的位数。

27、温彻斯特技术：

硬盘中采用的一种技术，将磁头、盘片和音圈电机组合在一个密封的盒内，避免产生磁头与介质的磨损，并且采用接触式启停。

28、ROM：

只读存储器，一种只能读取数据不能写入数据的存储器。

29、比特率：

信息位传输速率，每秒钟通过信道传输的有效信息量。（传的是信息）

四、简答题

30、答：CPU 与 I/O 之间传递信息常采用三种联络方式：直接控制（立即响应）、同步、异步。

适用场合分别为：直接控制适用于结构极简单、速度极慢的 I/O 设备，CPU 直接控制外设处于某种状态而无须联络信号。

同步方式采用统一的时标进行联络，适用于 CPU 与 I/O 速度差不大，近距离传送的场合。

异步方式采用应答机制进行联络，适用于 CPU 与 I/O 速度差较大、远距离传送的场合。

31、答：（1）程序计数器 PC，提供取指地址，从而控制程序执行顺序。（2）指令寄存器 IR，存放现行指令，作为产生各种微操作命令的基本逻辑依据。（3）程序状态寄存器 PS，记录程序运行结果的某些特征标志，或用来设置程序运行方式与优先级。参与形成某些微操作命令。

32、答：从时间上讲，取指令事件发生在“取指周期”，取数据事件发生在“执行周期”。从空间上讲，从内存读出指令流流向控制器（指令寄存器）。从内存读出数据流流向运算器（通用寄存器）

33、答：指令周期是完成一条指令所需的时间。包括取指令、分析指令和执行指令所需的全部时间。机器周期也称为 CPU 周期，是指被确定为指令执行过程中的归一化基准时间，通常等于取指时间（或访存时间）。时钟周期是时钟频率的倒数，也可称为节拍脉冲或 T 周期，是处理操作的最基本单位。一个指令周期由若干个机器周期组成，每个机器周期又由若干个时钟周期组成。

五、计算题

34、解：首先 $1\text{MB}=8\text{Mbit}$ （为了在后面的计算中单位统一）按字节寻址时，寻址范围为：

$8\text{Mbit}/8\text{bit}=1\text{MB}$ 。按半字寻址时，寻址范围为： $8\text{Mbit}/16\text{bit}=512\text{KB}$ 。按字寻址时，寻址范围为：

$8\text{Mbit}/32\text{bit}=256\text{KB}$ 。按双字寻址时，寻址范围为： $8\text{Mbit}/64\text{bit}=128\text{KB}$ 。

35、64.解析：首先将x和y转换成浮点数

$$x=125=0.11111010 \times 2^{011}$$

$$y=-18.125=-0.10010001 \times 2^{0101}$$

由于 $j_x=00, 0111$ ，因此 $[j_x]_{\text{补}}=00, 0111$ ，同理 $[-j_y]_{\text{补}}=11, 1011$ 故

$$[j_x]_{\text{补}}=00, 0111; 00.11111010$$

$$[-j_y]_{\text{补}} = 00, 0101; 11.01101111$$

下面可以按照5个步骤来做：

1)对阶。求阶差：

$$[\Delta]_{\text{补}} = [j_x]_{\text{补}} - [j_y]_{\text{补}} = [j_x]_{\text{补}} + [-j_y]_{\text{补}} = 000111 + 111011 = 000010$$

所以y的阶码要低2，故应该y向x对齐，y尾数需要右移两位，阶码加2，如下：

$$[y]_{\text{补}} = 000111, 11.110110112)$$

2)尾数求差。

$$00.11111010$$

$$+ \underline{00.00100101} \quad (\text{这里加的是} y \text{尾数的负数补码})$$

$$01.00011111$$

$$\text{即} [x-y]_{\text{补}} = 00, 0111; 01.00011111。$$

3)规格化。尾数出现01.×××...x，说明需要右规一次即可，阶码加1，最后可得

$$[x-y]_{\text{补}} = 00, 1000; 00.\underline{100011111} \quad (\text{加了画线的1为右规丢弃的1})$$

4)舍入处理。由于右规低位丢1，因此尾数末位加1，即尾数变为00.10010000。

5)溢出判断。最后阶符为00，没有溢出，最后应将 $[x-y]_{\text{补}} = 001000, 00.10010000$ 转换为二进制真值，即500

$$x-y = 0.10010000 \times 2^{001000} = 0.10010000 \times 2^8 = 10010000$$

36、解析：有效信息 $M(x) = 1100 = x^3 + x^2$ ，可知 $n=4$ 。

$G(x) = 1011 = x^3 + x + 1$ 。由于 $G(x)$ 为 $k+1$ 位，可知 $k=3$ 。

故将有效信息左移3位后再被G（x）模2除，即

$M(x) \times x^3 = 1100000 = x^6 + x^5$

$$\begin{array}{r} 0 \quad \cdot \quad 3 \\ 0 \end{array} = \frac{1100000}{1011} = 1110 + \frac{010 \rightarrow 0}{1011}$$

因此 $M(x) \cdot x^3 + R(x) = 1100000 + 010 = 1100010$ 即为CRC码。

六、综合题

37、解析：1）Cache结构如下。

V	...	Tag	Data
---	-----	-----	------

此处的行即为块（Block）。直接映射下，每块的Cache结构一般分为4个部分，其中，V：1位，表示所在的块是否有效。

...：表示用于Cache一致性维护和替换算法的控制位。

TAG：地址转换标记。

如果不计算“...”部分，则Cache的大小由V、Tag和Data（数据）3部分组成。在直接映射中，可以将地址分为如下3个部分：

Tag	块索引	块内
-----	-----	----

本题中，总的寻址位数为28位（228=256M）：块内位为6位（25-64），5~0位；块索引为3位（23=8），8~6位。因此，Tag=28-6-3=19位，即27~9位。

每行（块）的大小=V+Tag+数据=1+19+64×8位。

数据Cache有8行，总容量为（1+19+64×8）×8/8=532B。

2）由于数组在存储器中按行优先方式存放，因此每个数组元素占4B。数组首地址为320，因此可知：

$a[0][31]$ 在存储器中的地址为 $320 + 31 \times 4 = 444 = 0001\ 10111100B$

$a[l][1]$ 在存储器中的地址为 $320 + (256 + 1) \times 4 = 1348 = 010101000100B$ 按直接映射方式，地址分为3部分，块索引在地址的8~6位，因此两地址所对应的块索引分别为6（110B）、5（101B）。

3) 数组a中每个数据只用了一次，如果程序没有命中，则从主存中读入一块，大小64B，相当于16个整数。对于程序A，如果是按行连续存放的，那么从主存读入一块到Cache（一次失配）后，随后的15次便都Cache命中，读一次管16次，因此命中率为

$$[(2^{16} - 2^{12}) / 2^{16}] \times 100\% = 93.75\%$$

程序B随列访问数组a，由于Cache的容量太小，读入的数据块留不到下次用便又被替换，因此每次都失败，命中率为0%。

另一种算法是，由于数组a一行的数据量为1KB > 64B，因此访问第0行时，每个元素都不命中，由于数组有256列，数据Cache仅有8行，故访问数组后续列元素仍然不命中，于是程序B的数据访问命中率为0%。

由于从Cache读数据比从内存读数据快很多，因此程序A的执行时间更短。

分析：


1) V、Tag、Data是每个Cache块（行）的必要组成。为了提高效率或者实行替换算法，每个块还需要一些控制位，这些位根据不同的设计要求而定。

2) 本题中计算两个数组元素的地址是关键。

3) 命中率的计算是本问题的关键。注意数组访问与数组在内存中的存储方式，以及命中率的定义。

38、解析：在执行本条微指令的同时，预取下一条微指令。因为这两个操作是在两个完全不同的部件中执行的，所以这种重叠是完全可行的。取微指令的时间与执行微指令的时间哪个长，就以它作为微周期

- 1) 若控制存储器选用读出时间为30ns的ROM，微指令执行时序图如图a所示。因为取第*i*+1条微指令与执行第*i*条微指令同时进行，所以取微指令的读出时间为30ns，而微指令的执行时间需要40ns。这种情况下微周期取最长的时间，即40ns。
- 2) 若控制存储器选用读出时间为50ns的ROM，微指令执行时序图如图b所示。这种情况下微周期需取50ns。



39、解析：

填写后的表如下所示。

比较内容	CISC	RISC
1) 指令系统	复杂、庞大	简单、精简
2) 指令数目	一般大于 200	一般小于 100
3) 寻址方式	一般大于 4	一般小于 4
4) 指令字长	不固定	等长
5) 可访存指令	不加限制	只有 Load/Store 指令
6) 各种指令使用频率	相差很大	相差不大
7) 各种指令执行时间	相差很大	绝大多数在一个周期内完成
8) 优化编译实现	很难	较容易
9) 寄存器个数	少	多
10) 控制器实现方式	绝大多数为微程序控制	绝大多数为硬布线控制
11) 软件系统开发时间	较短	较长