

به نام خدا  
محمدفرحان بهرامی  
401105729  
پروژه امتیازی DSD  
سوال هفتم میانترم

## ماژول های مورد نیاز:

ماژول ALU بر اساس مقدار opcode ورودی، دو عملیات جمع و ضرب را انجام می‌دهد. ورودی‌های ماژول شامل opcode سیگنال کنترلی برای تعیین نوع عملیات، A1 و A2 داده‌های ورودی 512 بیتی هستند و خروجی آن alu\_result نتیجه عملیات 1024 بیتی است. در داخل ماژول، چندین متغیر داخلی از جمله شمارنده حلقه، A1\_part و A2\_part بخش‌های 32 بیتی از ورودی‌ها، alu\_part نتیجه موقتی عملیات 64 بیتی و overflow نشانگر سرریز تعریف شده‌اند.

در بلوک always حساس به تغییرات هر ورودی، بر اساس مقدار opcode، دو عملیات متفاوت انجام می‌شود. اگر opcode برابر با 0 باشد، عملیات جمع اجرا می‌شود. برای هر 16 بخش 32 بیتی از ورودی‌ها، جمع این بخش‌ها انجام شده و نتیجه در alu\_part ذخیره می‌شود. سپس، بررسی سرریز انجام می‌شود. اگر سرریز رخ دهد، بیت‌های بالایی alu\_part تنظیم می‌شوند تا سرریز را نشان دهند. در نهایت، نتیجه هر بخش 64 بیتی در alu\_result ذخیره می‌شود.

اگر opcode برابر با 1 باشد، عملیات ضرب اجرا می‌شود. برای هر 16 بخش 32 بیتی از ورودی‌ها، ضرب این بخش‌ها انجام شده و نتیجه در alu\_part ذخیره می‌شود. سپس، نتیجه هر بخش 64 بیتی در alu\_result ذخیره می‌شود.

کد مربوطه در صفحه بعد

ALU.v

```
1  module ALU (  
2      input wire opcode,  
3      input wire [511:0] A1,  
4      input wire [511:0] A2,  
5      output reg [1023:0] alu_result  
6  );  
7  integer i;  
8  reg signed [31:0] A1_part, A2_part;  
9  reg signed [63:0] alu_part;  
10 reg overflow;  
11 always @(*) begin  
12     case (opcode)  
13         1'b0: begin  
14             for (i = 0; i < 16; i = i + 1) begin  
15                 A1_part = A1[i * 32 +: 32];  
16                 A2_part = A2[i * 32 +: 32];  
17                 alu_part = A1_part + A2_part;  
18                 overflow = (~A1_part[31] & ~A2_part[31] & alu_part[31]) |  
19                     (A1_part[31] & A2_part[31] & ~alu_part[31]);  
20                 if (overflow) begin  
21                     if (alu_part[32]) begin  
22                         alu_part[63:33] <= 31'b1;  
23                     end  
24                     else if (alu_part[31]) begin  
25                         alu_part[63:32] <= 32'b1;  
26                     end  
27                 end  
28                 alu_result[i * 64 +: 64] = alu_part;  
29             end  
30         end  
31         1'b1: begin  
32             for (i = 0; i < 16; i = i + 1) begin  
33                 A1_part = A1[i * 32 +: 32];  
34                 A2_part = A2[i * 32 +: 32];  
35  
36                 alu_part = A1_part * A2_part;  
37                 alu_result[i * 64 +: 64] = alu_part;  
38             end  
39         end  
40     endcase  
41 end  
42 endmodule  
43
```

ماژول مموری:

ماژول memory یک حافظه 512 کلمه‌ای با عرض داده 32 بیت را پیاده‌سازی می‌کند. ورودی‌های ماژول شامل clk سیگنال ساعت، rst سیگنال ریست، write\_en فعال‌سازی نوشتن، input\_data داده‌های ورودی 512 بیتی و address آدرس 9 بیتی هستند و خروجی ماژول output\_data داده‌های خروجی 512 بیتی است.

در بلوک always حساس به لبه نزولی سیگنال ساعت یا ریست، اگر سیگنال rst غیر فعال باشد، یعنی در حالت ریست، یک حلقه برای مقداردهی صفر به تمام مکان‌های حافظه اجرا می‌شود. در صورت فعال بودن سیگنال write\_en، آدرس پایانی end\_addr به اندازه 16 کلمه بعد از آدرس ورودی تنظیم می‌شود و حلقه‌ای برای نوشتن داده‌ها از input\_data به مکان‌های مشخص شده در حافظه اجرا می‌شود. هر بخش 32 بیتی از input\_data به مکان مربوطه در حافظه نوشته می‌شود.

در بلوک always حساس به لبه بالارونده سیگنال ساعت، ابتدا output\_data به صفر تنظیم می‌شود. سپس آدرس پایانی end\_addr به اندازه 16 کلمه بعد از آدرس ورودی تنظیم می‌شود و حلقه‌ای برای خواندن داده‌ها از حافظه و انتقال آن‌ها به output\_data اجرا می‌شود. هر بخش 32 بیتی از حافظه به مکان مربوطه در output\_data منتقل می‌شود.

```
1  module memory (  
2      input wire clk,  
3      input wire rst,  
4      input wire write_en,  
5      input wire [511:0] input_data,  
6      input wire [8:0] address,  
7      output reg [511:0] output_data  
8  );  
9      reg signed [31:0] memory [0:511];  
10     reg [9:0] end_addr;  
11     integer i;  
12     always @(negedge clk or negedge rst) begin  
13         if (!rst) begin  
14             for (i = 0; i < 512; i = i + 1) begin  
15                 memory[i] <= 32'b0;  
16             end  
17         end else if (write_en) begin  
18             end_addr = address + 16;  
19             for (i = address; i < end_addr; i = i + 1) begin  
20                 if (i < 512) begin  
21                     memory[i] <= input_data[(i - address) * 32 +: 32];  
22                 end  
23             end  
24         end  
25     end  
26     always @(posedge clk) begin  
27         output_data <= 512'b0;  
28         end_addr = address + 16;  
29         for (i = address; i < end_addr; i = i + 1) begin  
30             if (i < 512) begin  
31                 output_data[(i - address) * 32 +: 32] <= memory[i];  
32             end  
33         end  
34     end  
35 endmodule
```

ماژول رجیستر فایل:

ماژول register\_file یک فایل رجیستر با چهار رجیستر 512 بیتی را پیاده‌سازی می‌کند که قابلیت نوشتن و بارگذاری داده‌ها را دارد. ورودی‌های ماژول شامل clk ساعت، rst ریست، write\_en فعال‌سازی نوشتن، load\_en فعال‌سازی بارگذاری داده، dst\_reg رجیستر مقصد، load\_data داده‌های بارگذاری و alu\_result نتیجه واحد ALU هستند. خروجی ماژول یک آرایه A از چهار رجیستر 512 بیتی است.

در بلوک always حساس به لبه نزولی ساعت و ریست، ابتدا مقادیر رجیسترها در صورت فعال بودن سیگنال ریست تنظیم می‌شوند. در این حالت، رجیسترهای A[0] و A[1] با مقادیر از پیش تعیین‌شده مقداردهی می‌شوند و رجیسترهای A[2] و A[3] به صفر تنظیم می‌شوند. اگر سیگنال write\_en فعال باشد، عملیات نوشتن انجام می‌شود. در صورتی که load\_en نیز فعال باشد، داده‌های ورودی load\_data در رجیستر مقصد dst\_reg نوشته می‌شوند. در غیر این صورت، داده‌های alu\_result در رجیسترهای A[2] و A[3] توزیع می‌شوند. برای این منظور، داده‌های 32 بیتی از alu\_result به صورت تکه‌های 64 بیتی به A[2] و A[3] منتقل می‌شوند.

```
1 module register_file (  
2     input wire clk,  
3     input wire rst,  
4     input wire write_en,  
5     input wire load_en,  
6     input wire [1:0] dst_reg,  
7     input reg [511:0] load_data,  
8     input reg [1023:0] alu_result,  
9     output reg [511:0] A [0:3]  
10 );  
11 integer i;  
12 always @(negedge clk or negedge rst) begin  
13     if (rst) begin  
14         // Initialize register values  
15         A[0] <= 512'hFFFFFFFF_FFFFFFFF_FFFFFFFF_7FFFFFFF_7FFFFFFF_7FFFFFFF_80000000_80000000_80000000_00000000_00000000_00000000_00000001_00000001_00000001_00000001;  
16         A[1] <= 512'hFFFFFFFF_FFFFFFFF_80000000_FFFFFFFF_7FFFFFFF_80000000_FFFFFFFF_7FFFFFFF_80000000_FFFFFFFF_7FFFFFFF_80000000_FFFFFFFF_7FFFFFFF_80000000_00000001;  
17         A[2] <= 512'b0;  
18         A[3] <= 512'b0;  
19     end else if (write_en) begin  
20         if (load_en) begin  
21             A[dst_reg] <= load_data;  
22         end else begin  
23             for (i = 0; i < 16; i = i + 1) begin  
24                 A[2][i * 32 +: 32] <= alu_result[i * 64 +: 32];  
25                 A[3][i * 32 +: 32] <= alu_result[i * 64 + 32 +: 32];  
26             end  
27         end  
28     end  
29 end  
30 endmodule  
31
```

ماژول پردازنده:

ورودی‌های ماژول شامل clk سیگنال ساعت، rst سیگنال بازنشانی و instruction دستورالعمل 13 بیتی هستند. خروجی ماژول یک آرایه A از چهار رجیستر 512 بیتی است.

دستورالعمل 13 بیتی شامل سه بخش است: opcode: بیت‌های 12 و 11، reg\_no: بیت‌های 10 و 9 و address: بیت‌های 8 تا 0 opcode مشخص‌کننده نوع عملیات است:

- 00 برای جمع
- 01 برای ضرب
- 10 برای بارگذاری
- 11 برای ذخیره

```
3 module processor (  
4     input wire clk,  
5     input wire rst,  
6     input wire [12:0] instruction,  
7     output wire [511:0] A [0:3])  
8 ;  
9 wire [1023:0] alu_result;  
10 wire [511:0] memory_result;  
11 ALU inst1 (  
12     .opcode(instruction[11]),  
13     .A1(A[0]),  
14     .A2(A[1]),  
15     .alu_result(alu_result)  
16 );  
17 register_file inst2 (  
18     .clk(clk),  
19     .rst(rst),  
20     .write_en(~(instruction[12] & instruction[11])),  
21     .load_en(instruction[12] & ~instruction[11]),  
22     .dst_reg(instruction[10:9]),  
23     .load_data(memory_result),  
24     .alu_result(alu_result),  
25     .A(A)  
26 );  
27 memory inst3 (  
28     .clk(clk),  
29     .rst(rst),  
30     .write_en(instruction[12] & instruction[11]),  
31     .input_data(A[instruction[10:9]]),  
32     .address(instruction[8:0]),  
33     .output_data(memory_result)  
34 );  
35 endmodule
```

ماژول تست:

در تست اول، عملیات جمع دو عدد تست می‌شود. ابتدا مقادیر 1000 و 2000 به ترتیب به رجیسترهای 0 و 1 بارگذاری می‌شوند. این کار با استفاده از دستورالعمل‌های load انجام می‌شود. سپس، با استفاده از دستورالعمل add، مقدارهای موجود در رجیسترهای 0 و 1 جمع شده و نتیجه در رجیسترهای 2 و 3 ذخیره می‌شود.

در تست دوم، عملیات ضرب دو عدد تست می‌شود. ابتدا مقادیر 3 و 4 به ترتیب به رجیسترهای 0 و 1 بارگذاری می‌شوند. سپس، با استفاده از دستورالعمل multiply، مقدارهای موجود در رجیسترهای 0 و 1 ضرب شده و نتیجه در رجیسترهای 2 و 3 ذخیره می‌شود.

در تست سوم، عملیات ذخیره مقدار به حافظه تست می‌شود. مقدار موجود در رجیستر 2 (نتیجه جمع) به آدرس حافظه 5 ذخیره می‌شود.

در تست چهارم، عملیات بارگذاری مقدار از حافظه تست می‌شود. مقدار موجود در آدرس حافظه 5 به رجیستر 0 بارگذاری می‌شود.

```
1 module processor_tb;
2     reg clk;
3     reg rst;
4     reg [12:0] instruction;
5     wire [511:0] A [0:3];
6     processor uut (
7         .clk(clk),
8         .rst(rst),
9         .instruction(instruction),
10        .A(A)
11    );
12    initial begin
13        // Initialize signals
14        clk = 0;
15        rst = 1;
16        instruction = 13'b0;
17        // Monitor signals
18        $monitor("Time=%0t, instruction=%b, A[0]=%h, A[1]=%h, A[2]=%h, A[3]=%h",
19            $time, instruction, A[0], A[1], A[2], A[3]);
20        // Reset the processor
21        #5 rst = 0;
22        #5 rst = 1;
23        // Wait for reset
24        #10;
```

```

25 // Test 1: Add two numbers
26 // Load values into registers
27 // Load value 1000 into register 0
28 instruction = 13'b100_00_000000000; // load R0
29 #10;
30 instruction = 13'b000_00_000000001; // instruction to wait
31 #10;
32 // Load value 2000 into register 1
33 instruction = 13'b100_01_000000010; // load R1
34 #10;
35 instruction = 13'b000_00_000000001; // instruction to wait
36 #10;
37 // Perform addition: R0 + R1 -> R2, R3
38 instruction = 13'b000_00_000000000; // add
39 #10;
40 // Test 2: Multiply two numbers
41 // Load value 3 into register 0
42 instruction = 13'b100_00_000000011; // load R0
43 #10;
44 instruction = 13'b000_00_000000001; // instruction to wait
45 #10;
46 // Load value 4 into register 1
47 instruction = 13'b100_01_000000100; // load R1
48 #10;
49 instruction = 13'b000_00_000000001; // instruction to wait
50 #10;
51 // Perform multiplication: R0 * R1 -> R2, R3
52 instruction = 13'b001_00_000000000; // multiply
53 #10;
54 // Test 3: Store value to memory
55 // Store the result of addition (R2) to memory address 5
56 instruction = 13'b110_10_000000101; // store R2
57 #10;
58 // Test 4: Load value from memory
59 // Load the value from memory address 5 to register 0
60 instruction = 13'b101_00_000000101; // load R0
61 #10;
62 instruction = 13'b000_00_000000001; // instruction to wait
63 #10;
64 // End of simulation
65 $finish;
66 end
67 // Generate clock signal
68 always #5 clk = ~clk;
69
70 endmodule
71

```



که در نهایت بعد از شبیه سازی آن و خروجی گرفتن در مدل سیم به نتایج زیر دست پیدا میکنیم:

[illegible]