به نام خدا محمدفرحان بهرامی 401105729 پروژه امتیازی DSD سوال هفتم میانترم

## ماژول های مورد نیاز:

ماژول ALU بر اساس مقدار opcode ورودی، دو عملیات جمع و ضرب را انجام می دهد. ورودی های ماژول شامل opcode سیگنال کنترلی برای تعیین نوع عملیات، A2 و A2 داده های ورودی 512 بیتی هستند و خروجی آن alu\_result نتیجه عملیات 1024 بیتی از عمله اشمار نده حلقه، A2\_part و A2\_part بخش های 32 بیتی از ورودی ها، alu\_part نتیجه موقتی عملیات 64 بیتی و overflow نشانگر سرریز تعریف شده اند.

در بلوک always حساس به تغییرات هر ورودی، بر اساس مقدار opcode، دو عملیات متفاوت انجام می شود. اگر opcode بر ابر با 0 باشد، عملیات جمع اجرا می شود. برای هر 16 بخش 32 بیتی از ورودی ها، جمع این بخش ها انجام شده و نتیجه در alu\_part ذخیره می شود. سپس، بررسی سرریز انجام می شود. اگر سرریز رخ دهد، بیت های بالایی alu\_part تنظیم می شوند تا سرریز را نخیره می شود. فند. در نهایت، نتیجه هر بخش 64 بیتی در alu\_result ذخیره می شود.

اگر popcodeبرابر با 1 باشد، عملیات ضرب اجرا می شود. برای هر 16 بخش 32 بیتی از ورودی ها، ضرب این بخش ها انجام شده و نتیجه در alu\_result ذخیره می شود.

کد مربوطه در صفحه بعد

```
≡ ALU.v
     module ALU (
         input wire opcode,
          input wire [511:0] A1,
         input wire [511:0] A2,
         output reg [1023:0] alu_result
     integer i;
     reg signed [31:0] A1_part, A2_part;
     reg signed [63:0] alu_part;
     reg overflow;
     always @(*) begin
         case (opcode)
              1'b0: begin
                  for (i = 0; i < 16; i = i + 1) begin
                      A1_part = A1[i * 32 +: 32];
                      A2_part = A2[i * 32 +: 32];
                      alu_part = A1_part + A2_part;
                      overflow = (~A1_part[31] & ~A2_part[31] & alu_part[31]) |
                                 (A1_part[31] & A2_part[31] & ~alu_part[31]);
                      if (overflow) begin
                          if (alu_part[32]) begin
                              alu_part[63:33] <= 31'b1;</pre>
                          else if (alu_part[31]) begin
                              alu_part[63:32] <= 32'b1;
                          end
                      alu_result[i * 64 +: 64] = alu_part;
                  end
              end
              1'b1: begin
                  for (i = 0; i < 16; i = i + 1) begin
                      A1_part = A1[i * 32 +: 32];
                      A2_part = A2[i * 32 +: 32];
                      alu_part = A1_part * A2_part;
                      alu_result[i * 64 +: 64] = alu_part;
                  end
              end
     endmodule
```

#### ماژول مموري:

ماژول memory یک حافظه 512 کلمه ای با عرض داده 32 بیت را پیادهسازی میکند. ورودی های ماژول شامل clk سیگنال ساعت، rst سیگنال ریست، write\_en فعال سازی نوشتن، input\_data داده های ورودی 512 بیتی و address آدرس 9 بیتی هستند و خروجی ماژول output\_data داده های خروجی 512 بیتی است.

در بلوک always حساس به لبه نزولی سیگنال ساعت یا ریست، اگر سیگنال rst غیر فعال باشد، یعنی در حالت ریست، یک حلقه برای مقدار دهی صفر به تمام مکانهای حافظه اجرا می شود. در صورت فعال بودن سیگنال write\_end\_addr ، آدرس پایانی write\_en به اندازه 16 کلمه بعد از آدرس ورودی تنظیم می شود و حلقه ای برای نوشتن داده ها از input\_data به مکان های مشخص شده در حافظه اجرا می شود. هر بخش 32 بیتی از input\_data به مکان مربوطه در حافظه نوشته می شود.

در بلوک always حساس به لبه بالارونده سیگنال ساعت، ابندا output\_data به صفر تنظیم می شود. سپس آدرس پایانی end\_addr به اندازه 16 کلمه بعد از آدرس ورودی تنظیم می شود و حلقه ای برای خواندن داده ها از حافظه و انتقال آن ها به output\_data اجرا می شود. هر بخش 32 بیتی از حافظه به مکان مربوطه در output\_data منتقل می شود.

```
module memory (
         input wire clk,
         input wire rst,
         input wire write_en,
         input wire [511:0] input_data,
         input wire [8:0] address,
         output reg [511:0] output_data
         reg signed [31:0] memory [0:511];
         reg [9:0] end_addr;
         integer i;
12
         always @(negedge clk or negedge rst) begin
              if (!rst) begin
                  for (i = 0; i < 512; i = i + 1) begin
                      memory[i] <= 32'b0;</pre>
              end else if (write_en) begin
                  end addr = address + 16;
                  for (i = address; i < end_addr; i = i + 1) begin</pre>
                      if (i < 512) begin
                          memory[i] <= input_data[(i - address) * 32 +: 32];</pre>
                  end
         end
26
         always @(posedge clk) begin
             output_data <= 512'b0;</pre>
28
             end_addr = address + 16;
              for (i = address; i < end_addr; i = i + 1) begin</pre>
                  if (i < 512) begin
                      output_data[(i - address) * 32 +: 32] <= memory[i];</pre>
32
                  end
              end
         end
```

### ماژول رجيستر فايل:

ماژول register\_file یک فایل رجیستر با چهار رجیستر 512 بیتی را پیادهسازی میکند که قابلیت نوشتن و بارگذاری داده ها را دارد. ورودی های ماژول شامل clk ساعت، rst ریست، rst ریست، write\_en فعال سازی بارگذاری داده، dst\_reg فعال مسازی بارگذاری و alu\_result نتیجه واحد ALU هستند. خروجی ماژول یک آرایه A از چهار رجیستر 512 بیتی است.

در بلوک always حساس به لبه نزولی ساعت و ریست، ابتدا مقادیر رجیسترها در صورت فعال بودن سیگنال ریست تنظیم می شوند. در این حالت، رجیسترهای [A[3] و [A[1] به صفر در این حالت، رجیسترهای [A[0] و [A[1] به صفر تنظیم می شوند و رجیسترهای [A[0] و write\_en باشد، دادههای تنظیم می شوند. اگر سیگنال write\_en فعال باشد، عملیات نوشتن انجام می شوند. در صورتی که load\_en نیز فعال باشد، دادههای ورودی dost\_reg در رجیسترهای elu\_result نوشته می شوند. در غیر این صورت، دادههای alu\_result در رجیسترهای A[2] و [A[3] و [A[3] منتقل می شوند.

#### مارٌ ول بر داز نده:

ورودی های ماژول شامل clk سیگنال ساعت، rst سیگنال بازنشانی و instruction دستورالعمل 13 بیتی هستند. خروجی ماژول یک آرایه Aاز چهار رجیستر 512 بیتی است.

دستور العمل 13 بيتي شامل سه بخش است opcode :بيتهاى 12 و 11، reg\_no بيتهاى 10 و 9 و address بيتهاى 8 تا 0 مستور العمل 13 بيتهاى 8 تا 0 مستور العمل منه عمليات است:

- 00 برای جمع
- 🗸 01 برای ضرب
- > 10 برای بارگذاری
  - ◄ 11 براي ذخيره

```
module processor (
    input wire clk,
    input wire rst,
    input wire [12:0] instruction,
    output wire [511:0] A [0:3])
wire [1023:0] alu_result;
wire [511:0] memory result;
ALU inst1 (
    .opcode(instruction[11]),
    .A1(A[0]),
    .A2(A[1]),
    .alu_result(alu_result)
register_file inst2 (
    .clk(clk),
    .rst(rst),
    .write_en(~(instruction[12] & instruction[11])),
    .load_en(instruction[12] & ~instruction[11]),
    .dst_reg(instruction[10:9]),
    .load_data(memory_result),
    .alu_result(alu_result),
    .A(A)
memory inst3 (
    .clk(clk),
    .rst(rst),
    .write_en(instruction[12] & instruction[11]),
    .input_data(A[instruction[10:9]]),
    .address(instruction[8:0]),
    .output_data(memory_result)
endmodule
```

#### ماژول تست:

در تست اول، عملیات جمع دو عدد تست می شود. ابتدا مقادیر 1000 و 2000 به ترتیب به رجیسترهای 0 و 1 بارگذاری می شوند. این کار با استفاده از دستور العمل add، مقدارهای موجود در رجیسترهای 0 و 1 جمع شده و نتیجه در رجیسترهای 2 و 3 ذخیره می شود.

در تست دوم، عملیات ضرب دو عدد تست می شود. ابتدا مقادیر 3 و 4 به ترتیب به رجیستر های 0 و 1 بارگذاری می شوند. سپس، با استفاده از دستور العمل multiply، مقدار های موجود در رجیستر های 0 و 1 ضرب شده و نتیجه در رجیستر های 2 و 3 ذخیره می شود.

در تست سوم، عملیات ذخیره مقدار به حافظه تست می شود. مقدار موجود در رجیستر 2 (نتیجه جمع) به آدرس حافظه 5 ذخیره می شود.

در تست چهارم، عملیات بارگذاری مقدار از حافظه تست میشود. مقدار موجود در آدرس حافظه 5 به رجیستر 0 بارگذاری میشود.

```
module processor_tb;
 reg clk;
 reg rst;
 reg [12:0] instruction;
 wire [511:0] A [0:3];
 processor uut (
   .clk(clk),
   .rst(rst),
   .instruction(instruction),
   .A(A)
 initial begin
   clk = 0;
   rst = 1;
   instruction = 13'b0;
   $monitor("Time=%0t, instruction=%b, A[0]=%h, A[1]=%h, A[2]=%h, A[3]=%h",
            $time, instruction, A[0], A[1], A[2], A[3]);
   // Reset the processor
   #5 rst = 0;
   #5 rst = 1;
```

```
28
        instruction = 13'b100_00_000000000; // load R0
        instruction = 13'b000 00 000000001; // instruction to wait
        // Load value 2000 into register 1
        instruction = 13'b100_01_000000010; // load R1
        instruction = 13'b000_00_000000001; // instruction to wait
        instruction = 13'b000 00 000000000; // add
        instruction = 13'b100_00_000000011; // load R0
        instruction = 13'b000_00_000000001; // instruction to wait
        #10;
        instruction = 13'b100_01_000000100; // load R1
        instruction = 13'b000_00_000000001; // instruction to wait
        instruction = 13'b001_00_000000000; // multiply
        #10;
        // Test 3: Store value to memory
        instruction = 13'b110_10_000000101; // store R2
        // Test 4: Load value from memory
        instruction = 13'b101_00_000000101; // load R0
        instruction = 13'b000_00_000000001; // instruction to wait
        // End of simulation
        $finish;
      end
      // Generate clock signal
      always #5 clk = ~clk;
    endmodule
```

# که در نهایت بعد از شبیه سازی آن و خروجی گرفتن در مدل سیم به نتایج زیر دست پیدا میکنیم:



