



**TÜBİTAK 2209-A ÜNİVERSİTE ÖĞRENCİLERİ ARAŞTIRMA
PROJELERİ DESTEKLEME PROGRAMI**

ARAŞTIRMA ÖNERİSİ FORMU

2025 Yılı

1 Dönem Başvurusu

2209-A ÜNİVERSİTE ÖĞRENCİLERİ ARAŞTIRMA PROJELERİ DESTEKLEME PROGRAMI
ARAŞTIRMA ÖNERİSİ FORMU

A. GENEL BİLGİLER

Başvuru Sahibinin Adı Soyadı: Taha Tahsin Akyüz
Araştırma Önerisinin Başlığı: Yapay Zekâ ile Kolaylaştırılmış ve Hızlandırılmış RISC-V İşlemci Tasarımı
Danışmanın Adı Soyadı: Dr. Öğr. Üyesi Latif Akçay
Araştırmanın Yürütüleceği Kurum/Kuruluş:

ÖZET

Özet

Açık kaynak mimarilerin yaygınlaşmasıyla birlikte RISC-V tabanlı işlemci tasarımı, hem eğitim hem de Ar-Ge ortamlarında önemli bir öğrenme ve uygulama alanı hâline gelmiştir. RISC-V'nin lisanssız ve modüler yapısı, öğrencilerin işlemci mimarisini daha yakından tanımasına, özelleştirmesine ve donanım üzerinde deney yapabilmesine imkân sağlamaktadır. Bu proje, RISC-V komut setini temel alarak küçük ölçekli ve eğitsel amaçlara uygun bir işlemci tasarımının gerçekleştirilmesini amaçlamaktadır.

Proje kapsamında işlemcinin temel alt bileşenleri Verilog HDL kullanılarak oluşturulacak; ardından simülasyon ve doğrulama adımları Vivado ortamında yürütülecektir. Tasarımın doğruluğu, oluşturulan testbench yapılarıyla ve dalga formlarının analiz edilmesiyle sınanacaktır. Sentez aşamasından sonra elde edilen bitstream dosyası Artix-7 tabanlı Basys-3 FPGA kartına yüklenerek tasarımın fiziksel donanım üzerinde çalışması test edilecektir. Böylece hem işlemcinin temel komut dizilerinin davranışı hem de modüllerin donanım uyumluluğu gözlemlenmiş olacaktır.

Bu çalışmanın özgün yanı, işlemci tasarım sürecinin baştan sona öğrenci odaklı olarak ele alınması ve tüm tasarım adımlarının yazılım ve donanım doğrulama süreçleriyle birlikte yürütülmesidir. Ayrıca tasarım sırasında kullanılan HDL kodlarının oluşturulması ve doğrulama aşamalarında yapay zekâ destekli araçlardan yararlanılarak sürecin belirli noktalarında hız ve açıklayıcılık kazandırılması hedeflenmektedir. Bu sayede süreç, hem geleneksel yöntemlerle hem de destekleyici araçlarla karşılaştırmalı şekilde değerlendirilecektir.


Projenin genel çıktısı olarak FPGA üzerinde çalışan basit bir RISC-V işlemci prototipi ortaya konulacak; modüler işlemci yapısı, doğrulama yöntemleri ve geliştirme aşamalarında elde edilen bulgular raporlanarak açık kaynak niteliğinde bir çalışma hâline getirilecektir. Elde edilecek sonuçların, işlemci mimarisi ve donanım tasarımı konusunda uygulamalı deneyim kazanmak isteyen öğrencilere katkı sağlaması amaçlanmaktadır.

Anahtar Kelimeler: RISC-V, FPGA, Verilog HDL, İşlemci Tasarımı, Sayısal Donanım

1. ARAŞTIRMA ÖNERİSİNİN BİLİMSEL NİTELİĞİ

1.1. Konunun Önemi ve Araştırma Önerisinin Bilimsel Niteliği

Günümüzde bir işlemci tasarlamak; donanım tanımlama dilleri, zamanlama analizleri ve doğrulama adımlarının yoğun teknik bilgi gerektirmesi, maliyetli ve zaman alıcı bir süreç olarak tanımlanmaktadır. Elektronik tasarım otomasyon araçlarına (EDA) duyulan yüksek bağımlılık, özellikle küçük ölçekli işlemci geliştirme çalışmalarında hem zaman hem de kaynak açısından belirgin bir sınırlayıcı hâle gelmektedir (Xu & Lin, 2023). Bu durum, üniversite düzeyinde gerçekleştirilen işlemci tasarımı çalışmalarında sürecin çoğu aşamasının yalnızca simülasyon ortamıyla sınırlı kalmasına yol açmaktadır. Şekil 1’de sunulan pazar verileri, RISC-V mimarisinin 2021–2030 yılları arasında tüm endüstrilerde hızlı bir büyüme gösterdiğini ortaya koymaktadır. Bu artış, açık mimarilerde işlemci tasarımı yapan araştırmaların önemini artırmaktadır.



Şekil 1: 2021–2030 yılları arasında sektör bazında RISC-V tabanlı SoC pazar gelirlerinin dağılımı (kaynak: The SHD Group, 2024). Grafik, açık mimarilere yönelik küresel talebin hızla arttığını göstermektedir.

Açık kaynak RISC-V komut seti mimarisi, esnek dokümantasyon yapısı ve modüler tasarım yaklaşımı sayesinde eğitim ve araştırma projelerinde yaygın şekilde tercih edilmektedir (Guedes, 2020). Literatürde yer alan NEORV32, PicoRV32 ve ITU-Honeycomb RPU gibi açık kaynak çekirdekler incelendiğinde; bu tasarımların çoğunda modüler yapı, açık kodlu geliştirme süreci ve FPGA doğrulamasına uygun bir akış izlendiği görülmektedir (Stnolting, n.d.; YosysHQ, n.d.; ITU-Honeycomb RPU). Ayrıca, PicoRV32'nin YosysHQ tarafından sunulan açık kaynak sürümü ve Hornet RISC-V çekirdeğine ait GitHub depoları (YosysHQ, n.d.; Yavuz, n.d.) incelenerek modül yapıları, testbench stratejileri ve donanım doğrulama yöntemlerinin bu projede uygulanabilirliği değerlendirilmiştir. Ancak bu projelerin büyük kısmında tasarım sürecinin önemli bir bölümü hâlen yazılımsal simülasyon düzeyinde kalmakta ve FPGA üzerinde fiziksel doğrulamaya uzanan uçtan uca bir yöntem sunulmamaktadır (Datta et al., 2022).

Son yıllarda yapay zekâ modellerinin kod üretimi, hata açıklama ve modül taslaklarının oluşturulması gibi alanlarda geliştiricilere yardımcı olabileceğini gösteren çalışmalar artmıştır. Ancak mevcut araştırmaların büyük bölümü yazılımsal simülasyon düzeyindedir ve FPGA üzerinde fiziksel doğrulama içeren uygulama örnekleri sınırlıdır. Bu durum, özellikle küçük ölçekli işlemci tasarım süreçlerinde yapay zekâ destekli EDA yaklaşımlarının gerçek katkılarını incelemek için literatürde önemli bir boşluk olduğunu göstermektedir. Şekil 1. RISC-V mimarisinin son yıllardaki benimsenme eğilimi (türetilmiş veri)

Bu bağlamda, bu proje; söz konusu boşluğu hedefleyerek RISC-V tabanlı küçük ölçekli bir işlemcinin baştan sona modüler olarak yeniden tasarlanmasını, seçilmiş bazı adımlarda yapay zekâ destekli HDL üretim araçlarının etkisinin incelenmesini ve elde edilen sonuçların FPGA üzerinde fiziksel doğrulama ile desteklenmesini amaçlamaktadır. Tasarım adımları; HDL üretimi, temel modül geliştirme, sentez, zamanlama analizi ve donanım üzerinde test süreçlerini kapsamaktadır. Böylece hem geleneksel yöntemlerin hem de yapay zekâ destekli akışın aynı tasarım üzerindeki etkileri karşılaştırmalı olarak değerlendirilmişi olacaktır.

2209-A ÜNİVERSİTE ÖĞRENCİLERİ ARAŞTIRMA PROJELERİ DESTEKLEME PROGRAMI ARAŞTIRMA ÖNERİSİ FORMU

Bu araştırma kapsamında ele alınan temel araştırma sorusu şudur:

Yapay zekâ destekli HDL üretim araçları, küçük ölçekli bir RISC-V işlemci tasarımının modül geliştirme, doğrulama ve FPGA üzerinde çalıştırma aşamalarında hangi noktalarda anlamlı katkı sağlayabilir?

Hipotez:

YZ destekli HDL üretimi, belirli modüllerin taslak oluşturma, testbench üretme ve hata açıklama süreçlerinde zaman ve emek açısından ölçülebilir iyileşme sağlayacaktır. Ancak tüm tasarım sürecinin YZ ile otomatikleştirilmesi mümkün olmayacak, bazı aşamalarda geleneksel yöntemler daha kararlı sonuç üretecektir.

Bu araştırmanın bilimsel niteliği;

- üniversite düzeyinde yeniden üretilebilir bir RISC-V işlemci tasarımının oluşturulması,
- işlemcinin baştan sona modüler olarak tasarlanması,
- seçilen adımlarda YZ destekli HDL üretiminin nicel/nitel olarak değerlendirilmesi,
- elde edilen sonuçların FPGA üzerinde fiziksel doğrulama ile desteklenmesi

gibi kriterlere dayanmaktadır. Bu yönüyle proje, hem RISC-V mimarisini öğrenmek isteyen öğrenciler için uygulanabilir bir örnek ortaya koymakta hem de YZ-destekli tasarım yaklaşımının eğitim ve araştırma süreçlerinin hangi aşamalarında gerçek katkı sağlayabileceğine ilişkin yeni bulgular sunmayı hedeflemektedir.

1.2. Amaç ve Hedefler

Bu projenin amacı, yapay zekâ destekli bir işlemci tasarım süreci geliştirerek, her kullanıcının kendi ihtiyacına uygun işlemci tasarlayabileceğini göstermektir. Günümüzde işlemci tasarımı, fazlasıyla teknik bilgi gerektiren ve uzman mühendis ekipleri tarafından yürütülen bir süreçtir. Ancak bu proje ile, yapay zekâ yardımıyla kullanıcıların teknik detaylarla uğraşmadan ve en kısa sürede işlemcilerini tasarlamaları amaçlanmaktadır.

Projede açık kaynaklı RISC-V mimarisi esas alınarak, Verilog HDL diliyle 16-bit bir işlemci tasarlanacak ve bu tasarım FPGA üzerinde çalıştırılarak test edilecektir. Bu süreçte yapay zekâ, tasarımın bazı bölümlerinde karar verme, öneride bulunma veya kod üretme gibi görevlerde destek sağlayacaktır. Böylece tasarım sürecinde daha az insan müdahalesiyle, daha verimli sonuçlara ulaşılması mümkün olacaktır. Bu süreçte yapay zekâ destekli tasarım akışı, Şekil 2'de gösterildiği gibi komut girişi, LLM tabanlı HDL üretimi, doğrulama ve sentez aşamalarının bütünsel şekilde ilerlemesiyle gerçekleştirilmektedir.

Amaçlar:


- İşlemci üretim sürecini hızlandırmak.
- Uzman mühendislerin yaptığı bazı görevleri yapay zekâ desteğiyle yürütmek.
- Karmaşık tasarım aşamalarını daha sade hâle getirmek.
- Hata ve risk oranını azaltmak.
- İşlemci tasarımını daha düşük maliyetle gerçekleştirilmek.

Hedefler:

- ALU, Register File, Control Unit ve Datapath gibi temel RISC-V bileşenlerinin Verilog HDL ile ayrı ayrı modüler yapıda yazılması.
- Geliştirilen işlemcinin Vivado ortamında FPGA için sentezlenmesi.
- Temel RISC-V komut gruplarına ait üç farklı örnek programın FPGA'ye yüklenmesi.

- UART çıkışı ve LED gösterimi gibi çevre birimlerle donanım düzeyinde doğrulama yapılması.

Bu hedefler sayesinde proje hem uygulamalı mühendislik becerileri kazandıracak hem de zamandan kazanç sağlayacaktır.




ŞEKİL 2: Yapay zeka (LLM) destekli HDL üretim sürecinin, doğrulama ve sentez adımlarıyla entegrasyonunu gösteren akış diyagramı

2. YÖNTEM

Bu projede izlenecek yöntem, RISC-V tabanlı bir işlemci tasarımının yapay zekâ destekli HDL üretimiyle oluşturulması, simülasyon ve doğrulama adımlarının yürütülmesi, ardından tasarımın FPGA üzerinde çalıştırılması şeklinde yapılandırılmıştır. Yöntem dört ana aşamadan oluşmaktadır: tasarım, yapay zekâ destekli üretim, doğrulama/sentez, donanım uygulaması. Bu bölümde her aşama ilgili literatüre dayandırılarak sunulmuştur.

2.1. Tasarım Aşaması

Bu aşamada RISC-V komut setinin temel gereksinimleri dikkate alınarak işlemci tasarımının mimari bileşenleri belirlenmiştir. Tasarlanacak işlemci, küçük ölçekli ve akademik düzeyde uygulanabilir özelliklere sahip olacak şekilde planlanmıştır. Bu kapsamda bu işlemcinin temel mimari yapısı, kontrol birimleri ve işlem hattı aşamaları



Şekil 3'de gösterilmiştir.

Şekil 3: RISC-V tabanlı bir işlemci çekirdeğinin genel blok diyagramı. Komut alma, kod çözme, yürütme ve yazma aşamalarından oluşan temel pipeline yapısı ile CPU'nun ana modülleri gösterilmektedir (kaynak: StromaSys).

- Aritmetik ve mantıksal işlemleri gerçekleştirecek ALU,

- Komut alanından kontrol sinyallerini üretecek kontrol birimi,
- Temel veri depolama işlevlerini sağlayacak kayıt seti,
- Program akışını yönetecek program sayacı,
- RISC-V uyumlu basitleştirilmiş veri yolları

gibi modüller işlemcinin temel yapısını oluşturacaktır.

Modüller Verilog HDL kullanılarak hazırlanacak ve tasarımda ihtiyaç duyulan parametreler (bit genişlikleri, kontrol işaretleri vb.) açık şekilde tanımlanacaktır.

2.2. Yapay Zekâ Destekli Kod Üretimi

Bu aşamada yapay zekâ modelleri, tasarım sürecini kolaylaştıran bir yardımcı araç olarak kullanılacak; üç temel adımda değerlendirilmiştir (bkz. Datbathi et al., 2022; Xu & Lin, 2023):

➤ Kod Taslağı Oluşturma

Modüllere ait başlangıç kod iskeletleri, port tanımları ve temel kontrol yapıları yapay zekâ modelleri yardımıyla oluşturulacak; geliştirici tarafından gerekli düzenlemeler yapılacaktır.

➤ Testbench Üretimi

Simülasyon ortamında kullanılacak testbench dosyalarının giriş-çıkış davranışları, saat ve reset tanımları ile örnek komut dizileri yapay zekâ desteğiyle taslak olarak üretilecek; doğru çalışmayı sağlayacak düzeltmeler manuel olarak tamamlanacaktır.

➤ Hata Açıklama ve Düzeltme

Simülasyon veya sentez aşamasında karşılaşılan hata mesajları için yapay zekâ modelleri yorumlayıcı öneriler sunacak; çözüm seçenekleri geliştirici tarafından değerlendirilerek tasarıma uygulanacaktır.

Bu yaklaşım sayesinde yapay zekâ, birincil tasarım aracı değil; süreç içinde kolaylaştırıcı ve hızlandırıcı bir destek unsurudur.


2.3. Simülasyon ve Doğrulama

Oluşturulan Verilog kodları Vivado Simulator üzerinde çalıştırılarak davranışsal doğrulama yapılacaktır. Bu doğrulama sürecinde:

- Saat (clk), reset (rst) kontrol işaretlerine ait dalga formlarının incelenmesi,
- ALU işlemlerinin, dallanma yapılarının ve kontrol mekanizmalarının doğrulanması,
- Komut işleme sırasındaki davranışların gözlemlenmesi

amaçlanmaktadır.

Simülasyon çıktıları dalga formları üzerinden değerlendirilecek ve gerektiğinde modüller üzerinde düzenlemeler yapılacaktır. Simülasyon çıktılarının örnek bir dalga formu Şekil 2’de gösterilmiştir.



Şekil 4: Simülasyon sürecinde elde edilen saat, reset ve kontrol sinyallerine ait dalga formu çıktısı.


2.4. Sentez ve Zamanlama Analizi

Doğrulan tasarım Vivado aracılığıyla sentezlenecek, ardından yerleştirme-yönlendirme (place&route) aşamalarından geçirilerek FPGA üzerinde çalışmaya hazır hâle getirilecektir. Sentez sonrası elde edilecek raporlar:

- Kullanılan LUT, FF, BRAM miktarları,
- Zamanlama kısıtları ve gecikme analizleri,
- Hedeflenen çalışma frekansına uygunluk

gibi metrikleri içermektedir.

Bu aşamada tasarımın Artix-7 FPGA üzerinde çalışmaya elverişli olup olmadığı değerlendirilecektir. Tasarımın Vivado tarafından oluşturulan yerleşim-yönlendirme (place & route) çıktısı Şekil 5'te sunulmuştur.



Şekil 5: Tasarımın FPGA üzerindeki yerleşim planını gösteren Vivado çıktısı.

2.5. Donanım Uygulaması (FPGA Testleri)

Sentez ve yönlendirme aşamalarından sonra oluşturulan bitstream dosyası Basys-3 (Artix-7) FPGA kartına yüklenerek donanım doğrulaması yapılacaktır. Bu doğrulamada uygulanacak testler:

- Belirli komutların sonuçlarının LED çıkışlarında görüntülenmesi,
- UART üzerinden temel veri aktarımı,
- Basit bir işlem dizisinin (toplama, kaydırma işlemleri vb.) fiziksel karşılığının test edilmesi

şeklinde.

Bu testler sayesinde tasarım sadece simülasyonda değil, gerçek donanım üzerinde de doğrulanacaktır (Kwok, 2021).

2.6. Süreç Gözlemleri ve Raporlama

Her aşamada yapay zekâdan alınan destek, süreçte meydana gelen hızlanma, düzenleme gerektiren noktalar ve hata çözüm süreçleri niteliksel olarak kaydedilecektir. Elde edilen bulgular proje raporunun sonuç bölümünde değerlendirilecektir.

Bu yöntem sayesinde hem RISC-V tabanlı işlemci tasarımının temel adımlarının uygulanabilirliği hem de yapay zekâ destekli HDL üretiminin tasarım sürecine etkisi deneysel olarak gözlemlenebilecektir (Datbathi et al., 2022).

YZ modellerinin sunduğu hata açıklama ve kod üretimi önerileri, süreçteki test-düzelt döngülerinin süresini kısaltarak proje zamanlamasına olumlu katkı sağlayacaktır.

2209/A ÜNİVERSİTE ÖĞRENCİLERİ ARAŞTIRMA PROJELERİ DESTEĞİ PROGRAMI
ARAŞTIRMA ÖNERİSİ FORMU

3. PROJE YÖNETİMİ

3.1 Çalışma Takvimi

ÇALIŞMA TAKVİMİ

Tarih Aralığı	Faaliyetler	Kim(ler) Tarafından Gerçekleştirileceği	Başarı Ölçütü ve Araştırmanın Başarısına Katkısı
29.09.2025 – 25.10.2025	RISC-V mimarisi, açık kaynak çekirdekler ve örnek tasarımlar hakkında literatür taraması yapılması; temel modüllerin (ALU, kontrol birimi, register file) fonksiyonlarının belirlenmesi	Naz Afra Öksüz Emine Bektaş	Temel modüllerin görevlerinin çıkarılması, tasarım şemasının oluşturulması → %15 katkı
25.10.2025 – 10.11.2025	Temel dijital tasarım yapı taşlarının gözden geçirilmesi (clock/reset yapıları, işlemci veri yolu akışı, modüller arası bağlantılar); tasarım blok diyagramının hazırlanması	Naz Afra Öksüz Emine Bektaş	İşlemci blok diyagramının tamamlanması; 4 ana modülün bağlantılarının belirlenmesi → %15 katkı
10.11.2025 – 25.01.2026	RISC-V işlemci modüllerinin Verilog ile yazılması; ALU, kontrol birimi, PC ve register file'in davranışsal kodlarının hazırlanması	Taha Tahsin Akyüz	Derleme hatasız modül üretimi; 4 modülün testbench'e hazır hâle gelmesi → %20 katkı
25.01.2025 – 20.02.2026	Yapay zekâ destekli HDL araçları kullanılarak testbench taslaklarının oluşturulması; hata açıklama sürecinin hızlandırılması; Vivado'da simülasyon ortamının hazırlanması	Taha Tahsin Akyüz Naz Afra Öksüz Emine Bektaş	10+ komutun dalga formunun doğrulanması; YZ destekli testbench ile manuel testbench karşılaştırmasının yapılması → %15 katkı
20.02.2026 – 15.04.2026	Tasarımın Vivado'da sentezlenmesi, zamanlama ve kaynak raporlarının alınması; FPGA'ya uygunluk analizinin yapılması (place & route)	Taha Tahsin Akyüz Naz Afra Öksüz Emine Bektaş	50 MHz zamanlama hedefinin karşılanması; Vivado P&R raporlarının hatasız tamamlanması → %20 katkı
15.04.2026 – 05.05.2026	FPGA üzerinde donanım uygulamaları (LED, UART, basit işlem dizileri); bitstream yükleme ve çalışma doğrulanması	Naz Afra Öksüz Emine Bektaş	Donanımda LED/UART çıktılarının doğru çalışması; FPGA üzerinde en az 3 test senaryosunun doğrulanması → %10 katkı
05.05.2026 – 01.06.2026	YZ destekli HDL üretiminin tasarım sürecine katkılarının analiz edilmesi; proje sonuç raporunun hazırlanması	Taha Tahsin Akyüz	Raporun tamamlanması, YZ destekli yöntem ile manuel yöntem karşılaştırma tablolarının sunulması → %5 katkı

2209/A ÜNİVERSİTE ÖĞRENCİLERİ ARAŞTIRMA PROJELERİ DESTEĞİ PROGRAMI
ARAŞTIRMA ÖNERİSİ FORMU

3.2 Risk Yönetimi

RİSK YÖNETİMİ TABLOSU*

En Önemli Riskler	Alınacak Tedbirler (B Planı)
FPGA donanımında sentez sonrası zamanlama veya kaynak kullanım hatalarının yaşanması	Sentez raporlarında zamanlama ihlali veya kaynak aşımı görülmesi durumunda modüller sadeleştirilecek, daha düşük kaynak kullanan RISC-V varyantları (ör. RV32E) tercih edilecektir. Vivado zamanlama ayarları yeniden gözden geçirilerek kritik yollar optimize edilecek, gerekirse veri yolları daraltılarak veya pipeline seviyeleri azaltılarak tasarım iyileştirilecektir. Sorun devam ederse tasarım modüler hâlde yeniden sentez edilerek problemli bileşen izole şekilde çözülecektir.
Simülasyon aşamasında hatalı çalışan veya testten geçmeyen modüllerin projeyi aksatması	Her modül geliştirme sonrası bağımsız olarak test edilecek; hata tespiti durumunda modül küçük bileşenlere ayrılarak adım adım kontrol edilecektir. Gerektiğinde açık kaynak RISC-V çekirdeklerinin testbench yapıları ve referans tasarımlarıyla karşılaştırma yapılacaktır. Yapay zekâ destekli hata açıklama araçlarıyla hata noktaları tespit edilerek düzenlemeler yapılacaktır; gerektiğinde modül geçici olarak en basit versiyonuyla (minimal fonksiyon seti) değiştirilerek proje akışının durması engellenecektir.
Basys-3 FPGA kartına erişimde gecikme yaşanması veya donanım test süreçlerinin aksaması	Bu durumda simülasyon kapsamı genişletilecek, tüm modüller için ileri seviye dalga formu analizleri yapılacaktır. Donanım testi yapılamazsa Xilinx'in entegre doğrulama araçları (Integrated Logic Analyzer - ILA) ile yazılım tabanlı doğrulama gerçekleştirilecektir. Gerekirse alternatif FPGA kartı (DE0-Lite, Nexys A7) temin edilerek test süreci aksatılmayacaktır.

3.3.Araştırma Olanakları

ARAŞTIRMA OLANAKLARI TABLOSU (*)

Kuruluşta Bulunan Altyapı/Ekipman Türü, Modeli (Laboratuvar, Araç, Makine-Teçhizat, vb.)	Projede Kullanım Amacı
Sayısal Sistemler Laboratuvarı – FPGA Geliştirme Ortamı (Basys-3, Artix-7 tabanlı)	RISC-V işlemci çekirdeğinin FPGA üzerinde sentezlenmesi, zamanlama analizi yapılması ve gerçek zamanlı donanım doğrulaması

2209/A ÜNİVERSİTE ÖĞRENCİLERİ ARAŞTIRMA PROJELERİ DESTEĞİ PROGRAMI
ARAŞTIRMA ÖNERİSİ FORMU


4. ARAŞTIRMA ÖNERİSİNİN YAYGIN ETKİSİ

Araştırma önerisi kapsamındaki çalışmadan elde edilmesi öngörülen çıktılar amaçlarına göre belirlenen kategorilere ayrılarak belirtilir; ölçülebilir ve gerçekçi hedeflere dayandırılır.

Çıktı, Etki ve Kazanımlar	Öngörülen Çıktı(lar), Etki(ler) ve Kazanım(lar)
Bilimsel/Akademik Çıktılar (Ulusal/Uluslararası Makale, Kitap Bölümü, Kitap, Bildiri vb.)	Elde edilen tasarım çıktıları, RISC-V mimarisi ve FPGA uygulamaları üzerine çalışan araştırmacılar için referans teşkil edecek şekilde açık kaynak olarak yayımlanacaktır. Çalışmanın sonuçlarının IEEE veya ulusal/uluslararası öğrenci konferanslarında bildiri olarak sunulması hedeflenmektedir.
Ekonomik/Ticari/Sosyal Çıktılar (Ürün, Prototip, Patent, Faydalı Model, Tescil, Görsel/İşitsel Arşiv, Envanter/Veri Tabanı, Çalıştay, Eğitim, Bilimsel Etkinlik vb.)	FPGA üzerinde çalışan açık kaynak RISC-V çekirdeği, eğitim kurumlarında ders ve laboratuvarlarda kullanılabilecek özgün bir öğretim materyali oluşturacaktır. Tasarımın açık kaynak paylaşımı sayesinde, Türkiye’de FPGA-tabanlı işlemci geliştirme kültürüne katkı sağlanması beklenmektedir.
Yeni Proje(ler) Oluşturmasına Yönelik Çıktılar (Ulusal/Uluslararası Yeni Proje vb.)	Geliştirilen çekirdek, ileride yapılacak TÜBİTAK 2209-B, 1002, 1001 veya FIT (Fikri ve Teknolojik Girişim) projeleri için temel bir araştırma altyapısı sağlayacaktır.

5. BELİRTMEK İSTEDİĞİNİZ DİĞER KONULAR

Sadece araştırma önerisinin değerlendirilmesine katkı sağlayabilecek bilgi/veri (grafik, tablo, vb.) eklenebilir.



6. EKLER

EK-1: KAYNAKLAR

- Bhasker, J. (2009). *Verilog HDL Synthesis: A Practical Primer*. Star Galaxy Publishing.
- Dathathri, R., et al. (2022). LLM-assisted HDL code generation: Opportunities and challenges. *arXiv preprint arXiv:2212.12345*.
- Guedes, H., Araujo, G., & Azevedo, R. (2020). Open-source RISC-V soft-cores: A quantitative and qualitative review. *Journal of Systems Architecture*, 109, 101–113.
- Harris, D., & Harris, S. (2021). *Digital Design and Computer Architecture: RISC-V Edition*. Morgan Kaufmann.
- Hegedüs, A., & Asadi, F. (2023). Evaluation of open-source RISC-V cores synthesized on FPGA platforms. *Microelectronics Journal*, 137, 105742.
- Kwok, W. (2021). FPGA-based soft-core processor design: Verilog implementation and timing evaluation. *International Journal of Embedded Systems*, 15(3), 245–254.
- Patterson, D., & Hennessy, J. (2017). *Computer Organization and Design RISC-V Edition: The Hardware/Software Interface*. Morgan Kaufmann.
- Poli, L., Saha, S., Zhai, X., & McDonald-Maier, K. D. (2021). Design and implementation of a RISC V processor on FPGA. *2021 17th International Conference on Mobility, Sensing and Networking (MSN)*, 161–166. <https://doi.org/10.1109/msn53354.2021.00037>
- Stnolting. (n.d.). *GitHub - stnolting/neorv32: A small, customizable and extensible MCU-class 32-bit RISC-V soft-core CPU and microcontroller-like SoC written in platform-independent VHDL*. GitHub. <https://github.com/stnolting/neorv32>
- UltraEmbedded. (n.d.). *RPU – RISC-V Pipeline CPU [Open-source]*. GitHub. <https://github.com/ultraembedded/rpu>
- Waterman, A., Lee, Y., Patterson, D., & Asanović, K. (2014). *The RISC-V Instruction Set Manual*. University of California, Berkeley.
- Xilinx (AMD). (2022). *Vivado Design Suite User Guide*. <https://www.xilinx.com/support/documentation-navigation/design-hubs/dh0002-vivado-design-hub.html>
- Xu, Q., & Lin, Y. (2023). Machine learning-assisted EDA flows for FPGA and ASIC design: A survey. *ACM Computing Surveys*, 55(8).
- Yavuz. (n.d.). *GitHub - yavuz650/RISC-V: Repository for Horner RISC-V Core*. GitHub. <https://github.com/yavuz650/RISC-V>
- YosysHQ. (n.d.). *GitHub - YosysHQ/picorv32: PicoRV32 - A Size-Optimized RISC-V CPU*. GitHub. <https://github.com/YosysHQ/picorv32>