### JOVAN ĐORĐEVIĆ

# ARHITEKTURA I ORGANIZACIJA RAČUNARA

ORGANIZACIJA RAČUNARA

## SADRŽAJ

SA	SADRŽAJ	I
1	STRUKTURA	
2	ARHITEKTURA	3
	2.1 PROCESOR	3
	2.1.1 Programski dostupni registri	
	2.1.2 Tipovi podataka	
	2.1.3 Formati instrukcija	
	2.1.3.1 Format bezadresnih instrukcija	
	2.1.3.2 Format instrukcija relativnog skoka – B format	
	2.1.3.3 Format instrukcija apslolutnog skoka – J format	
	2.1.3.4 Format jednoadresnih registarskih instrukcija – R format	
	2.1.3.5 Format jednoadresnih neposrednih instrukcija – IB format	5
	2.1.3.6 Format jednoadresnih instrukcija – IW format	
	2.1.3.7 Format jednoadresnih memorijskih instrukcija – AP format	
	2.1.4 Načini adresiranja	6
	2.1.5 Skup instrukcija	7
	2.1.5.1 Opis instrukcija	
	2.1.5.1.1 Instrukcije skoka	
	2.1.5.1.1.1 Instrukcije uslovnog skoka	
	2.1.5.1.1.2 Instrukcija bezuslovnog skoka	8
	2.1.5.1.1.3 Instrukcije skoka na potprogram i povratka iz potprograma	
	2.1.5.1.1.4 Instrukcije povratka iz prekidne rutine	
	2.1.5.1.2 Instrukcije prenosa	
	2.1.5.1.3 Aritmetičke instrukcije	
	2.1.5.1.4 Logičke instrukcije	
	2.1.5.1.6 Instrukcije postavljanja indikatora u PSW	11
	2.1.5.2 Kodiranje instrukcija	
	2.1.6 Mehanizam prekida	
_	•	
3	ORGANIZACIJA	17
	3.1 OPERACIONA JEDINICA	17
	3.1.1 Blok bus	
	3.1.2 Blok fetch	
	3.1.3 Blok addr	
	3.1.4 Blok exec	
	3.1.5 Blok intr	
	3.2 UPRAVLJAČKA JEDINICA	
	3.2.1 Dijagram toka izvršavanja instrukcija	
	3.2.2 Algoritam generisanja upravljačkih signala	
	3.2.3 Struktura upravljačke jedinice	
	3.2.3.1 Struktura upravljačke jedinice ožičene realizacije	
	3.2.3.1 Struktura upravljačke jedinice ozicene realizacije	
	5.2.5.2 Situktura upravijačke jedinice mikroprogramske realizacije	
1	I ITEDATIDA	05

## 1 STRUKTURA

Računarski sistem sadrži sledeće module: procesor *CPU*, memoriju *MEM* i ulazno/izlazne uređaje *U/I0* do *U/I7*. Procesor, memorija i ulazno/izlazni uređaji su međusobno povezani sistemskom magistralom *BUS* (slika 1). Moduli računarskog sistema rade sinhrono na isti signal takta **CLK**.

Arhitektura procesora od programski dostupnih registara ima registre opšte namene. Tipovi podataka sa kojima se radi su celobrojne 8-mo bitne veličine sa znakom i bez znaka. Format instrukcija je jednoadresni. Načini adresiranja uključuju registarsko direktno, registarsko indirektno, memorijsko direktno, memorijsko indirektno, registarsko indirektno sa pomerajem, bazno indeksno sa pomerajem, PC relativno sa pomerajem i neposredno adresiranje. Skup instrukcija uključuje instrukcije prenosa, aritmetičke instrukcije, logičke instrukcije, instrukcije pomeranja i rotiranja kao i instrukcije skoka. Prekidi uključuju spoljašnje prekide sa maskiranjem i prioritiranjem prekida, pri čemu se kontekst procesora se čuva na steku, a adresa prekidne rutine utvrđuje tehnikom vektorisanog mehanizma prekida.

Organizacija procesora je tako odabrana da je čine dve odvojene jedinice i to operaciona jedinica i upravljačka jedinica. Operaciona jedinica se sastoji od blokova povezivanje na magistralu, čitanje instrukcije, formiranje adrese i čitanje operanda, izvršavanje operacija i opsluživanje prekida, međusobno povezanih direktnim vezama. Upravljačka jedinica je realizovana tehnikom ožičene realizacije sa brojačem koraka i dekoderom.

Ulazno/izlaznih uređaja ima 8. Ulazno/izlazni uređaj *U/I0* do *U/I7*se sastoji od periferije i kontrolera periferije bez direktnog pristupa memoriji. Procesor po linijama **intr**<sub>0</sub> do **intr**<sub>7</sub> dobija signale maskirajućih zahteva za prekid od ulazno/izlaznih uređaja *U/I0* do *U/I7*, respektivno.


Ulazno/izlazni adresni prostor je memorijski preslikan. Opseg adresa od 0 do 60K-1 se koristi za adresiranje memorijskih lokacija, dok se opseg adresa 60K do 64K-1 koristi za adresiranje registara po kontrolerima periferija ulazno/izlaznih uređaja *U/I0* do *U/I7*.

Memorija je kapaciteta 60K 8-mo bitnih reči.

Procesor, memorija i ulazno/izlazni uređaji su povezani asinhronom sistemskom magistralom BUS koju čine adresne linije  $ABUS_{15...0}$ , ulazne linije podataka  $DIBUS_{7...0}$ , izlazne linije podataka  $DOBUS_{7...0}$  i upravljačke linije  $\overline{RDBUS}$  i  $\overline{WRBUS}$ . Na magistrali mogu da se realizuju ciklus čitanja i ciklus upisa. Procesor realizuje cikluse čitanja prilikom čitanja instrukcija i podataka iz memorije i prilikom čitanja statusnih informacija i podataka iz registara kontrolera ulazno/izlaznih uređaja. Procesor realizuje cikluse upisa prilikom upisa podataka u memoriju i prilikom upisa upravljačkih informacija i podataka u registare kontrolera ulazno/izlaznih uređaja.

Uređaj koji započinje neki ciklusa na magistrali naziva se gazda, a uređaj koji realizuje ciklus sluga. Pri ciklusu čitanja gazda šalje adresu na adresne linije ABUS<sub>15...0</sub> i vrednošću 0 signala na upravljačkoj liniji **RDBUS** startuje čitanje u slugi. Po završenom čitanju sluga šalje očitani podatak na linije podataka DOBUS<sub>7...0</sub>. Pri ciklusu upisa gazda šalje adresu na adresne linije ABUS<sub>15...0</sub>, podatak na linije podataka DIBUS<sub>17...0</sub> i vrednošću 0 signala na

upravljačkoj liniji **WRBUS** startuje upis u slugi. Ciklusi čitanja i upisa traju jednu periodu signala takta.



Slika 1 Konfiguracija sistema

.

## 2 ARHITEKTURA

U ovoj glavi se razmatra arhitektura računarskog sistema. Pri tome se pod arhitekturom računarskog sistema podrazumevaju svi oni njegovi elementi koji treba da budu poznati da bi za njega mogao da se napiše asemblerski program koji će se uspešno izvršavati i uvek davati isti rezultat bez obzira na to kako je dati računarski sistem realizovan. U okviru arhitekture računarskog sistema razmatraju se arhitekture procesora, memorije i ulazno/izlaznih uređaja.

#### 2.1 PROCESOR

Arhitekturu procesora čine:

- programski dostupni registri,
- tipovi podataka,
- formati instrukcija,
- načini adresiranja,
- skup instrukcija i
- mehanizam prekida.

U daljem tekstu biće razmotren svaki od ovih elemenata arhitekture procesora.

#### 2.1.1 Programski dostupni registri

Programski dostupni registri procesora su:

- programski brojač PC,
- akumulator AB,
- akumulator AW,
- 32 registra opšte namene GPR,
- ukazivač na vrh steka SP,
- programska statusna reč PSW i
- ukazivač na tabelu adresa prekidnih rutina IVTP.

Registar PC je standardni 16-to razredni programski brojač procesora. Adrese generisane na osnovu vrednosti registra PC su adrese 8-mo bitnih reči. Njime se mogu generisati adrese unutar adresnog prostora od 2<sup>16</sup> 8-mo bitnih reči.

Registar AB je 8-mo razredni akumulator za operacije prenosa, aritmetičke operacije, logičke operacije i operacije pomeranja i rotiranja nad 8-mo bitnim veličinama u kojima se koristi kao implicitno izvorište i/ili odredište operanda.

Registar AW je 16-to razredni akumulator za operacije prenosa 16-to bitnih veličina u kojima se koristi kao implicitno izvorište ili odredište operanda.

32 registra opšte namene su 16-to razredni registri koji se koriste kao registri podataka kod direktnog registarskog adresiranja, adresni registri kod registarskog indirektnog adresiranja, bazno/indeksni registri kod registarskog indirektnog adresiranja sa pomerajem, i bazni i indeksni registri kod bazno/indeksnog adresiranja sa pomerajem. Donjih osam razreda ovih registara se koristi kod direktnog registarskog adresiranja u operacijama za rad sa 8-mo bitnim veličinama.

Registar SP je standardan 16-to razredni ukazivač na vrh steka. Stek je organizovan u operativnoj memoriji i raste prema višim adresama. Registar SP ukazuje na poslednju zauzetu

lokaciju na steku. Adrese generisane na osnovu vrednosti registra SP su adrese 8-mo bitnih reči. Njime se mogu generisati adrese unutar adresnog prostora od 2<sup>16</sup> 8-mo bitnih reči.

Registar PSW je standardna 16-to razredni programska statusna reč procesora čiji razredi, koji se obično nazivaju indikatori, sadrže bitove statusnog i upravljačkog karaktera (slika 2).

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
I	-	-	-	-	-	-	1	-	-	1	ī	V	C	Z	N	

Slika 2 Struktura registra PSW

Bitovi statusnog karaktera su:

- N—bit (indikator *negative*) koji se postavlja na 1 kada je rezultat operacije negativan,
- Z—bit (indikator zero) koji se postavlja na 1 kada je rezultat operacije nula,
- C—bit (indikator *carry/borrow*) koji se postavlja na 1 kada je takav rezultat operacije da postoji prenos/pozajmica u aritmetici celobrojnih veličina bez znaka,
- V—bit (indikator *overflow*) koji se postavlja na 1 kada je takav rezultat operacije da postoji prekoračenje u aritmetici celobrojnih veličina sa znakom i

Bitovi upravljačkog karaktera su:

• I—bit (indikator *interrupt*) koji se postavlja na 1 kada se zada režim rada procesora sa prihvatanjem maskirajućih prekida.

Bitovi statusnog karaktera N, Z, C i V se postavljaju hardverski na osnovu rezultata izvršavanja instrukcija. Bit upravljačkog karaktera I se postavlja softverski kao rezultat izvršavanja posebnih instrukcija i softverski kao rezultat izvršavanja instrukcije povratak iz prekidne rutine.

Registar IVTP je standardni 16-to razredni ukazivač na tabelu adresa prekidnih rutina koja se koristi u okviru vektorisanog mehanizma prekida. Adresa generisana na osnovu vrednosti registra IVTP je adresa 8-mo bitne reči.

#### 2.1.2 Tipovi podataka

Tipovi podataka koji se koriste u ovom procesoru su celobrojne 8-mo bitne veličine sa znakom i bez znaka, 8-mo bitne binarne reči i 16-to bitne binarne reči. Celobrojne 8-mo bitne veličine sa znakom i bez znaka se koriste kod operacije prenosa, aritmetičkih operacija i operacija pomeranja i rotiranja nad 8-mo bitnim veličinama, 8-mo bitne binarne reči se koriste kod logičkih operacija i operacija pomeranja i rotiranja i 16-to bitne binarne reči se koriste kod operacija prenosa.

#### 2.1.3 Formati instrukcija

U procesoru se koriste sledeći formati instrukcija:

- format bezadresnih instrukcija,
- format instrukcija relativnog skoka B format,
- format instrukcija apsolutnog skoka J format,
- format jednoadresnih registarskih instrukcija R format,
- format jednoadresnih neposrednih instrukcija IB format,
- format jednoadresnih neposrednih instrukcija IW format i
- format jednoadresnih memorijskih instrukcija AP format.

#### 2.1.3.1 Format bezadresnih instrukcija

Format ovih instrukcija je dat na slici 3.




Slika 3 Format bezadresnih instrukcija

Poljem OC se specificira operacija koja se izvršava kao i registri koji se eventualno implicitno koriste.

#### 2.1.3.2 Format instrukcija relativnog skoka – B format

Format ovih instrukcija je dat na slici 4.



Slika 4 Format instrukcija relativnog skoka – B format

Poljem OC se specificira operacija koja se izvršava, a poljem DISP pomeraj koji se sabira sa PC da bi se dobila adresa skoka. Pomeraj je 8-mo bitna celobrojna veličina sa znakom.

#### 2.1.3.3 Format instrukcija apslolutnog skoka – J format

Format ovih instrukcija je dat na slici 5.

7 0	7 0	7 0
OC	DISPH	DISPL

Slika 5 Format instrukcija relativnog skoka – J format

Poljem OC se specificira operacija koja se izvršava, a poljima DISPH i DISPL 8 starijih i 8 mlađih bitova 16-to bitne adrese skoka.

#### 2.1.3.4 Format jednoadresnih registarskih instrukcija – R format

Format ovih instrukcija je dat na slici 6.


7	0	7	5	4		0
OC		A	M		GPR	

Slika 6 Format jednoadresnih registarskih instrukcija – R format

Poljem OC se specificira kod operacije jednoadresne instrukcije, polje AM registarsko direktno ili registarsko indirektno adresiranje i poljem GPR jedan od 32 registra opšte namene.

#### 2.1.3.5 Format jednoadresnih neposrednih instrukcija – IB format

Format ovih instrukcija je dat na slici 7.



Slika 7 Format jednoadresnih instrukcija – IB format

Poljem OC se specificira kod operacije jednoadresne instrukcije nad 8-mo bitnim veličinama, polje AM neposredno adresiranje, polje GPR se ne koristi i poljem IMM8 neposredna 8-mo bitna veličina.

#### 2.1.3.6 Format jednoadresnih instrukcija – IW format

Format ovih instrukcija je dat na slici 8.


7 0	7 5	4 0	7 0	7 0
OC	AM	GPR	IMM16H	IMM16L

Slika 8 Format jednoadresnih instrukcija – IW format

Poljem OC se specificira kod operacije jednoadresne instrukcije nad 16-to bitnim veličinama, polje AM neposredno adresiranje, polje GPR se ne koristi i poljima IMM16H i IMM16L 8 starijih i 8 mlađih bitova neposredne 16-to bitne veličine.

#### 2.1.3.7 Format jednoadresnih memorijskih instrukcija – AP format

Format ovih instrukcija je dat na slici 9.



Slika 9 Format jednoadresnih instrukcija – AP format

Poljem OC se specificira kod operacije jednoadresne instrukcije nad 8-mo bitnim veličinama, polje AM memorijsko direktno, memorijsko indirektno, registarsko indirektno sa pomerajem, bazno indeksno i PC relativno adresiranje. Polje GPR se ne koristi kod memorijskog direktnog i memorijsko indirektnog adresiranja dok kod registarsko indirektnog sa pomerajem, bazno indeksnog i PC relativnog adresiranje predstavlja registar opšte namene. Polja HIGH i LOW predstavljaju 8 starijih i 8 mlađih bitova 16-to bitne veličine koja predstavlja memorijsku adresu za memorijsko direktno i memorijsko indirektno adresiranje i 16-to bitni pomeraj za registarsko indirektno sa pomerajem, bazno indeksno i PC relativno adresiranje.

#### 2.1.4 Načini adresiranja

Procesor poseduje 8 različitih načina adresiranja. Kodiranje polja AM za različite načine adresiranja i nazivi načina adresiranja dati su u tabeli 1.

AM	Načini adresiranja
000	registarsko direktno
001	registarsko indirektno
010	memorijsko direktno
011	memorijsko indirektno
100	registarsko indirektno sa pomerajem
101	bazno indeksno sa pomerajem
110	PC relativno sa pomerajem
111	neposredno

Tabela 1 Načini adresiranja

Registarsko direktno adresiranje je adresiranje kod koga se operand nalazi u jednom od registara opšte namene. Instrukcija sa registarskim direktnim adresiranjem ima R format (poglavlje 2.1.3.4). Registar opšte namene je specificiran poljem GPR. U zavisnosti od toga da li se poljem OC instrukcije specificira operacija nad 16-to bitnim veličinama ili 8-mo bitnim veličinama koristi se svih 16 ili 8 nižih razreda registra.

Registarsko indirektno adresiranje je adresiranje kod koga se operand nalazi u memoriji na adresi određenoj sadržajem jednog od registara opšte namene. Instrukcija sa registarskim direktnim adresiranjem ima R format (poglavlje 2.1.3.4). Polje GPR specificira registar opšte

namene. U zavisnosti od toga da li se poljem OC instrukcije specificira operacija nad 8-mo bitnim veličinama ili 16-to bitnim veličinama iz memorije se čita jedan ili dva bajta.

Memorijsko direktno adresiranje je adresiranje kod koga se operand nalazi u memoriji na adresi datoj u samoj instrukciji. Instrukcija sa registarskim direktnim adresiranjem ima AP format (poglavlje 2.1.3.7). Polje GPR se ne koristi. Polja HIGH i LOW sadrže starijih 8 i mlađih 8 bitova adrese. U zavisnosti od toga da li se poljem OC instrukcije specificira operacija nad 8-mo bitnim veličinama ili 16-to bitnim veličinama iz memorije se čita jedan ili dva bajta.

Memorijsko indirektno adresiranje je adresiranje kod koga se operand nalazi u memoriji na adresi određenoj sadržajem memorijske lokacije čija je adresa data u samoj instrukciji. Instrukcija sa memorijskim indirektnim adresiranjem ima AP format (poglavlje 2.1.3.7). Polje GPR se ne koristi. Polja HIGH i LOW sadrže starijih 8 i mlađih 8 bitova adrese sa koje se čita adresa operanda. U zavisnosti od toga da li se poljem OC instrukcije specificira operacija nad 8-mo bitnim veličinama ili 16-to bitnim veličinama iz memorije se čita jedan ili dva bajta.

Registarsko indirektno sa pomerajem adresiranje je adresiranje kod koga se operand nalazi u memoriji na adresi koja se dobija sabiranjem sadržaja jednog od registara opšte namene i pomeraja. Instrukcija sa registarskim indirektnim sa pomerajem adresiranjem ima AP format (poglavlje 2.1.3.7). Polje GPR specificira registar opšte namene. Polja HIGH i LOW sadrže starijih 8 i mlađih 8 bitova pomeraja. U zavisnosti od toga da li se poljem OC instrukcije specificira operacija nad 8-mo bitnim veličinama ili 16-to bitnim veličinama iz memorije se čita jedan ili dva bajta.

Bazno indeksno sa pomerajem adresiranje je adresiranje kod koga se operand nalazi u memoriji na adresi koja se dobija sabiranjem sadržaja dva registara opšte namene i pomeraja. Instrukcija sa baznim indeksnim sa pomerajem adresiranjem ima AP format (poglavlje 2.1.3.7). Polje GPR specificira adresu sa koje se čita registar opšte namene koji se koristi kao bazni registar, dok se registar opšte namene koji se koristi kao indeksni registar čita sa prve sledeće adrese. Polja HIGH i LOW sadrže starijih 8 i mlađih 8 bitova pomeraja. U zavisnosti od toga da li se poljem OC instrukcije specificira operacija nad 8-mo bitnim veličinama ili 16-to bitnim veličinama iz memorije se čita jedan ili dva bajta.

PC relativno sa pomerajem adresiranje je adresiranje kod koga se operand nalazi u memoriji na adresi koja se dobija sabiranjem sadržaja programskog brojača PC i pomeraja. Instrukcija sa PC relativnim sa pomerajem adresiranjem ima AP format (poglavlje 2.1.3.7). Polje GPR se ne koristi. Polja HIGH i LOW sadrže starijih 8 i mlađih 8 bitova pomeraja. U zavisnosti od toga da li se poljem OC instrukcije specificira operacija nad 8-mo bitnim veličinama ili 16-to bitnim veličinama iz memorije se čita jedan ili dva bajta.

Neposredno adresiranje je adresiranje kod koga se operand nalazi u samoj instrukciji. Instrukcija sa neposrednim adresiranjem u zavisnosti od toga da li se poljem OC instrukcije specificira operacija nad 8-mo bitnim veličinama ili 16-to bitnim veličinama ima IB format (poglavlje 2.1.3.5) ili IW format (poglavlje 2.1.3.6). U oba slučaja polje GPR se ne koristi. U slučaju IB formata polje IMM8 predstavlja 8-mo bitni podatak, a u slučaju IW formata polja IMM16H i IMM16L sadrže starijih 8 i mlađih 8 bitova 16-to bitnog podatka.

#### 2.1.5 Skup instrukcija

U ovom poglavlju se, najpre, daje opis instrukcija, a zatim tabelarni pregled kodiranja instrukcija.

#### 2.1.5.1 Opis instrukcija

Instrukcije procesora se mogu svrstati u sledećih šest grupa:

- instrukcije skoka,
- instrukcije prenosa,
- aritmetičke instrukcije,
- logičke instrukcije,
- instrukcije pomeranja i rotiranja,
- instrukcije postavljanja indikatora u PSW,

#### 2.1.5.1.1 Instrukcije skoka

Instrukcije skoka se svrstavaju u sledeće grupe:

- instrukcije uslovnog skoka,
- instrukcije bezuslovnog skoka,
- instrukcije skoka na potprogram i povratka iz potprograma i
- instrukcija povratka iz prekidne rutine

#### 2.1.5.1.1.1 Instrukcije uslovnog skoka

Instrukcije uslovnog skoka **BEQL** *disp*, **BNEQL** *disp*, **BNEG** *disp*, **BNNEG** *disp*, **BOVF** *disp*, **BCAR** *disp*, **BCAR** *disp*, **BCAR** *disp*, **BGRT** *disp*, **BGRTE** *disp*, **BLSS** *disp*, **BLSSE** *disp*, **BGRTU** *disp*, **BGRTEU** *disp*, **BLSSU** *disp* i **BLSSEU** *disp* realizuju relativni skok sa pomerajem *disp* u odnosu na programski brojač PC ukoliko je uslov specificiran kodom operacije ispunjen (tabela 2). Pomeraj *disp* je 8-mo bitna celobrojna veličina sa znakom. Format ovih instrukcija je dat u poglavlju 2.1.3.2. Ni jedna od ovih instrukcija ne utiče na indikatore N, Z, C i V registra PSW.

Instrukcija	Značenje	Uslov
BEQL	skok na jednako	Z = 1
BNEQ	skok na nejednako	Z = 0
BNEG	skok na N = 1	N = 1
BNNG	skok na $N = 0$	N = 0
BOVF	skok na $V = 1$	V = 1
BNVF	skok na $V = 0$	V = 0
BCR	skok na $C = 1$	C = 1
BNCR	skok na $C = 0$	C = 0
BGRT	skok na veće nego (sa znakom)	$(N \oplus V) \vee Z = 0$
BGRE	skok na veće nego ili jednako (sa znakom)	$N \oplus V = 0$
BLSS	skok na manje nego (sa znakom)	$(N \oplus V) = 1$
BLEQ	skok na manje nego ili jednako (sa znakom)	$(N \oplus V) \vee Z = 1$
BGRTU	skok na veće nego (bez znaka)	$C \lor Z = 0$
BGREU	skok na veće nego ili jednako (bez znaka)	C = 0
BLSSU	skok na manje nego (bez znaka)	C = 1
BLEQU	skok na manje nego ili jednako (bez znaka)	$C \lor Z = 1$

Tabela 2 Instrukcije uslovnog skoka

#### 2.1.5.1.1.2 Instrukcija bezuslovnog skoka

Instrukcija bezuslovnog skoka **JMP** *a* realizuje skok na adresu *a* koja je data u samoj instrukciji. Format ove instrukcije je dat u poglavlju 2.1.3.3. Ova instrukcija ne utiče na indikatore N, Z, C i V registra PSW.

#### 2.1.5.1.1.3 Instrukcije skoka na potprogram i povratka iz potprograma

Instrukcija **JSR** *a* realizuje skok na potprogram tako što čuva vrednost programskog brojača PC na steku i realizuje skok na adresu *a* koja je data u samoj instrukciji. Format ove instrukcije je dat u odeljku 2.1.3.3.

Instrukcija **RTS** realizuje povratak iz potprograma tako što restaurira vrednost programskog brojača PC vrednošću sa steka. Format ove instrukcije je dat u poglavlju 2.1.3.1.

Ni jedna od ovih instrukcija ne utiče na indikatore N, Z, C i V iz registra PSW.

#### 2.1.5.1.1.4 Instrukcije povratka iz prekidne rutine

Instrukcija **RTI** realizuje povratak iz prekidne rutine tako što restaurira vrednosti programske statusne reči PSW i programskog brojača PC vrednostima sa steka. Format ove instrukcije je dat u poglavlju 2.1.3.1.

Ni jedna od ovih instrukcija ne utiče na indikatore N, Z, C i V iz registra PSW.

#### 2.1.5.1.2 Instrukcije prenosa

Instrukcija **LDB** *src* prenosi sadržaj 8-bitnog operanda *src* u akumulator AB. Kao operand *src*, u slučaju direktnog registarskog adresiranja, se koristi samo 8 nižih razreda adresiranog registra opšte namene. Formati ove instrukcije zavise od specificiranog načina adresiranja i dati su u poglavljima 2.1.3.4, 2.1.3.5 i 2.1.3.7. Istrukcija postavlja indikatore N i Z registra PSW saglasno vrednosti koja se upisuje u akumulator AB, dok se indikatori C i V registra PSW postavljaju na 0.

Instrukcija **LOADW** *src* prenosi sadržaj 16-bitnog operanda *src* u akumulator AW. Formati ove instrukcije zavise od specificiranog načina adresiranja i dati su u poglavljima 2.1.3.4, 2.1.3.6 i 2.1.3.7. Instrukcija ne utiče na indikatore N, Z, C i V registra PSW.

Instrukcija **STB** *dst* prenosi sadržaj akumulatora AB u 8-bitni operand *dst*. Kao operand *dst*, u slučaju direktnog registarskog adresiranja, se koristi samo 8 nižih razreda adresiranog registra opšte namene. Formati ove instrukcije zavise od specificiranog načina adresiranja i dati su u poglavljima 2.1.3.4 i 2.1.3.7. Instrukcija ne utiče na indikatore N, Z, C i V registra PSW.

Instrukcija **STW** *dst* prenosi sadržaj akumulatora AW u 16-bitni operand *dst*. Formati ove instrukcije zavise od specificiranog načina adresiranja i dati su u poglavljima 2.1.3.4 i 2.1.3.7. Instrukcija ne utiče na indikatore N, Z, C i V registra PSW.

Instrukcija **POPB** prenosi sadržaj 8-bitnog operanda sa vrha steka u akumulatora AB. Format ove instrukcije dat je u poglavlju 2.1.3.1. Istrukcija postavlja indikatore N i Z registra PSW saglasno vrednosti koja se upisuje u akumulator AB, dok se indikatori C i V registra PSW postavljaju na 0.

Instrukcija **POPW** prenosi sadržaj 16-bitnog operanda sa vrha steka u akumulatora AW. Format ove instrukcije dat je u poglavlju 2.1.3.1. Instrukcija ne utiče na indikatore N, Z, C i V registra PSW.

Instrukcija **PUSHB** prenosi sadržaj akumulatora AB u 8-bitni operand na vrh steka. Format ove instrukcije dat je u poglavlju 2.1.3.1. Instrukcija ne utiče na indikatore N, Z, C i V registra PSW.

Instrukcija **PUSHW** prenosi sadržaj akumulatora AW 16-bitni operand na vrh steka. Format ove instrukcije dat je u poglavlju 2.1.3.1. Instrukcija ne utiče na indikatore N, Z, C i V registra PSW.

Instrukcija **LDIVTP** prenosi sadržaj registra IVTP u akumulator AW. Format ove instrukcije dat je u poglavlju 2.1.3.1. Instrukcija ne utiče na indikatore N, Z, C i V registra PSW.

Instrukcija **STIVTP** prenosi sadržaj akumulatora AW u registar IVTP. Format ove instrukcije dat je u poglavlju 2.1.3.1. Instrukcija ne utiče na indikatore N, Z, C i V registra PSW.

Instrukcija **LOADSP** prenosi sadržaj registra SP u akumulator AW. Format ove instrukcije dat je u poglavlju 2.1.3.1. Instrukcija ne utiče na indikatore N, Z, C i V registra PSW.

Instrukcija **STORESP** prenosi sadržaj akumulatora AW u registar SP. Format ove instrukcije dat je u poglavlju 2.1.3.1. Instrukcija ne utiče na indikatore N, Z, C i V registra PSW.

#### 2.1.5.1.3 Aritmetičke instrukcije

Instrukcija **ADD** *src* sabira celobrojnu 8-bitnu veličinu koja se nalazi u akumulatoru AB sa operandom *src* koji je celobrojna 8-bitna veličina, a rezultat koji je celobrojna 8-bitna veličina smešta u akumulator AB. Kao operand *src*, u slučaju direktnog registarskog adresiranja, se koristi samo 8 nižih razreda adresiranog registra opšte namene. Formati ove instrukcije zavise od specificiranog načina adresiranja i dati su u poglavljima 2.1.3.4, 2.1.3.5 i 2.1.3.7.

Instrukcija **SUB** *src* oduzima operand *src* koji je celobrojna 8-bitna veličina od celobrojne 8-bitne veličine koja se nalazi u akumulatoru AB, a rezultat koji je celobrojna 8-bitna veličina smešta u akumulator AB. Kao operand *src*, u slučaju direktnog registarskog adresiranja, se koristi samo 8 nižih razreda adresiranog registra opšte namene. Formati ove instrukcije zavise od specificiranog načina adresiranja i dati su u poglavljima 2.1.3.4, 2.1.3.5 i 2.1.3.7.

Instrukcija **INC** inkrementira celobrojnu 8-bitnu veličinu koja se nalazi u akumulatoru AB i rezultat koji je celobrojna 8-bitna veličina smešta u akumulator AB. Format instrukcije dat je u poglavlju 2.1.3.1.

Instrukcija **DEC** dekrementira celobrojnu 8-bitnu veličinu koja se nalazi u akumulatoru AB i rezultat koji je celobrojna 8-bitna veličina smešta u akumulator AB. Format instrukcije dat je u poglavlju 2.1.3.1.

Istrukcije postavljaju indikatore N, Z, C i V registra PSW saglasno dobijenoj vrednosti koja se upisuje u akumulator AB.

#### 2.1.5.1.4 Logičke instrukcije

Instrukcija **AND** *src* izračunava logičko I 8-bitne veličine koja se nalazi u akumulatoru AB i operanda *src* koji je 8-bitna veličina, a rezultat koji je 8-bitna veličina smešta u akumulator AB. Kao operand *src*, u slučaju direktnog registarskog adresiranja, se koristi samo 8 nižih razreda adresiranog registra opšte namene. Formati ove instrukcije zavise od specificiranog načina adresiranja i dati su u poglavljima 2.1.3.4, 2.1.3.5 i 2.1.3.7.

Instrukcija **OR** *src* izračunava logičko ILI 8-bitne veličine koja se nalazi u akumulatoru AB i operanda *src* koji je 8-bitna veličina, a rezultat koji je 8-bitna veličina smešta u akumulator AB. Kao operand *src*, u slučaju direktnog registarskog adresiranja, se koristi samo 8 nižih

razreda adresiranog registra opšte namene. Formati ove instrukcije zavise od specificiranog načina adresiranja i dati su u poglavljima 2.1.3.4, 2.1.3.5 i 2.1.3.7.

Instrukcija **XOR** *src* izračunava logičko EKSLUZIVNO ILI 8-bitne veličine koja se nalazi u akumulatoru AB i operanda *src* koji je 8-bitna veličina, a rezultat koji je 8-bitna veličina smešta u akumulator AB. Kao operand *src*, u slučaju direktnog registarskog adresiranja, se koristi samo 8 nižih razreda adresiranog registra opšte namene. Formati ove instrukcije zavise od specificiranog načina adresiranja i dati su u poglavljima 2.1.3.4, 2.1.3.5 i 2.1.3.7.

Instrukcija **NOT** izračunava logičku NEGACIJU 8-bitne veličine koja se nalazi u akumulatoru AB, a rezultat koji je 8-bitna veličina smešta u akumulator AB. Format instrukcije dat je u poglavlju 2.1.3.1.

Istrukcije postavljaju indikatore N i Z registra PSW saglasno vrednosti koja se upisuje u akumulator AB, dok se indikatori C i V registra PSW postavljaju na 0.

#### 2.1.5.1.5 Instrukcije pomeranja

Instrukcija **ASR** pomera sadržaj 8-bitne veličine koja se nalazi u akumulatoru AB udesno za jedno mesto, a rezultat koji je 8-bitna veličina smešta u akumulator AB. Pri pomeranju razred AB<sub>7</sub> ostaje nepromenjen, a u indikator C registra PSW se upisuje sadržaj razreda AB<sub>0</sub>. Format instrukcije dat je u poglavlju 2.1.3.1.

Instrukcija **LSR** pomera sadržaj 8-bitne veličine koja se nalazi u akumulatoru AB udesno za jedno mesto, a rezultat koji je 8-bitna veličina smešta u akumulator AB. Pri pomeranju u razred AB<sub>7</sub> se upisuje 0, a u indikator C registra PSW se upisuje sadržaj razreda AB<sub>0</sub>. Format instrukcije dat je u poglavlju 2.1.3.1.

Instrukcija **ROR** pomera sadržaj 8-bitne veličine koja se nalazi u akumulatoru AB udesno za jedno mesto, a rezultat koji je 8-bitna veličina smešta u akumulator AB. Pri pomeranju u razred AB<sub>7</sub> se upisuje sadržaj razreda AB<sub>0</sub>, a u indikator C registra PSW se upisuje sadržaj razreda AB<sub>0</sub>. Format instrukcije dat je u poglavlju 2.1.3.1.

Instrukcija **RORC** pomera sadržaj 8-bitne veličine koja se nalazi u akumulatoru AB udesno za jedno mesto, a rezultat koji je 8-bitna veličina smešta u akumulator AB. Pri pomeranju u razred AB<sub>7</sub> se upisuje sadržaj indikatora C registra PSW, a u indikator C registra PSW se upisuje sadržaj razreda AB<sub>0</sub>. Format instrukcije dat je u poglavlju 2.1.3.1.

Instrukcija **ASL** pomera sadržaj 8-bitne veličine koja se nalazi u akumulatoru AB ulevo za jedno mesto, a rezultat koji je 8-bitna veličina smešta u akumulator AB. Pri pomeranju u razred AB<sub>0</sub> se upisuje 0, a u indikator C registra PSW se upisuje sadržaj razreda AB<sub>7</sub>. Format instrukcije dat je u poglavlju 2.1.3.1.

Instrukcija **LSL** pomera sadržaj 8-bitne veličine koja se nalazi u akumulatoru AB ulevo za jedno mesto, a rezultat koji je 8-bitna veličina smešta u akumulator AB. Pri pomeranju u razred AB<sub>0</sub> se upisuje 0, a u indikator C registra PSW se upisuje sadržaj razreda AB<sub>7</sub>. Format instrukcije dat je u poglavlju 2.1.3.1.

Instrukcija **ROL** pomera sadržaj 8-bitne veličine koja se nalazi u akumulatoru AB ulevo za jedno mesto, a rezultat koji je 8-bitna veličina smešta u akumulator AB. Pri pomeranju u razred AB<sub>0</sub> se upisuje sadržaj razreda AB<sub>7</sub>, a u indikator C registra PSW se upisuje sadržaj razreda AB<sub>7</sub>. Format instrukcije dat je u poglavlju 2.1.3.1.

Instrukcija **ROLC** pomera sadržaj 8-bitne veličine koja se nalazi u akumulatoru AB ulevo za jedno mesto, a rezultat koji je 8-bitna veličina smešta u akumulator AB. Pri pomeranju u

razred AB<sub>0</sub> se upisuje sadržaj indikatora C registra PSW, a u indikator C registra PSW se upisuje sadržaj razreda AB<sub>7</sub>. Format instrukcije dat je u poglavlju 2.1.3.1.

Istrukcije postavljaju indikatore N i Z registra PSW saglasno vrednosti koja se upisuje u akumulator AB, dok se indikator V registra PSW postavlja na 0.

#### 2.1.5.1.6 Instrukcije postavljanja indikatora u PSW

Instrukcija **INTD** postavlja nulu u razred I registra PSW. Format instrukcije je dat u poglavlju 2.1.3.1.

Instrukcija **INTE** postavlja jedinicu u razred I registra PSW. Format instrukcije je dat u poglavlju 2.1.3.1.

Ni jedna od ovih instrukcija ne utiče na indikatore N, Z, C i V registra PSW.

#### 2.1.5.2 Kodiranje instrukcija

Kodiranje instrukcija je izvršeno na takav način da bitovi:

- OC<sub>7...6</sub> predstavljaju četiri grupe od 64 instrukcije,
- OC<sub>5...3</sub> predstavljaju osam podgrupa od 8 instrukcija i
- OC<sub>2...0</sub> predstavljaju instrukciju u okviru podgrupe instrukcija.

Kodiranje četiri grupe instrukcija G0 do G3 je dato u tabeli 3.

Tabela 3 Kodiranje četiri grupe instrukcija

$OC_{76}$	Oznaka	Napomena
00	G0	Koristi se
01	G1	Ne koristi se
10	G2	Ne koristi se
11	G3	Ne koristi se

Kodiranje osam podgrupa instrukcija G0\_PG0 do G0\_PG7 u okviru grupe instrukcija G0 je dato u tabeli 4.

Tabela 4 Kodiranje osam podgrupa instrukcija iz grupe G0

$OC_{53}$	Oznaka	Napomena
000	G0_PG0	Instrukcija instrukcije postavljanja indikatora u PSW (poglavlje 2.1.5.1.6)
		Instrukcija bezuslovnog skoka (poglavlje 2.1.5.1.1.2), instrukcije skoka na potprogram i
001	G0_PG1	povratka iz potprograma (poglavlje 2.1.5.1.1.3), instrukcija povratka iz prekidne rutine
		(poglavlje 2.1.5.1.1.4)
010	G0_PG2	Instrukcije uslovnog skoka (poglavlje 2.1.5.1.1.1)
011	G0_PG3	Instrukcije uslovnog skoka (poglavlje 2.1.5.1.1.1)
100	G0_PG4	Instrukcije prenosa (poglavlje 2.1.5.1.2)
101	G0_PG5	Instrukcije prenosa (poglavlje 2.1.5.1.2)
110	G0_PG6	Aritmetičke instrukcije (poglavlje 2.1.5.1.3) i logičke instrukcije (poglavlje 2.1.5.1.4)
111	G0_PG7	Instrukcije pomeranja i rotiranja (poglavlje 2.1.5.1.5)

Kodiranje instrukcija u okviru osam podgrupa instrukcija G0\_PG0 do G0\_PG7 je dato u tabelama 5 do 12. U svakoj tabeli su date binarne vrednosti tri najmlađa bita  $OC_{2...0}$  polja koda operacije kojima se određuje instrukcija unutar date podgrupe instrukcija, oznaka za svaku instrukcije, dužina instrukcije u bajtovima i poglavlje u kome je opisana svaka instrukcija.

Kodiranje podgrupe instrukcija G0\_PG0 koju čine instrukcije postavljanja indikatora u PSW (poglavlje 2.1.5.1.6) je dato u tabeli 5.

Tabela 5 Kodiranje podgrupe instrukcija G0\_PG0

$OC_{20}$	Oznaka	Dužina	Poglavlje
000	-	-	-
001	-	-	-
010	-	-	-
011	-	-	-
100	INTD	1	2.1.5.1.6
101	INTE	1	2.1.5.1.6
110	-	-	-
111	-	-	-

Kodiranje podgrupe instrukcija G0\_PG1 koju čine instrukcija bezuslovnog skoka (poglavlje 2.1.5.1.1.2), instrukcije skoka na potprogram i povratka iz potprograma (poglavlje 2.1.5.1.1.3) i instrukcija povratka iz prekidne rutine (poglavlje 2.1.5.1.1.4) je dato u tabeli 6.

Tabela 6 Kodiranje podgrupe instrukcija G0\_PG1

$OC_{20}$	Oznaka	Dužina	Poglavlje
000	-	-	-
001	JMP	3	2.1.5.1.1.2
010	JSR	3	2.1.5.1.1.3
011	RTS	1	2.1.5.1.1.3
100	-	-	-
101	RTI	1	2.1.5.1.1.4
110	-	-	-
111	-	-	-

Kodiranje podgrupe instrukcija G0\_PG2 koju čine instrukcije uslovnog skoka (poglavlje 2.1.5.1.1.1) je dato u tabeli 7.

Tabela 7 Kodiranje podgrupe instrukcija G0\_PG2

$OC_{20}$	Oznaka	Dužina	Poglavlje
000	BEQL	2	2.1.5.1.1.1
001	BNEQL	2	2.1.5.1.1.1
010	BNEG	2	2.1.5.1.1.1
011	BNNEG	2	2.1.5.1.1.1
100	BOVF	2	2.1.5.1.1.1
101	BNOVF	2	2.1.5.1.1.1
110	BCAR	2	2.1.5.1.1.1
111	BNCAR	2	2.1.5.1.1.1

Kodiranje podgrupe instrukcija G0\_PG3 koju čine instrukcije uslovnog skoka (poglavlje 2.1.5.1.1.1) je dato u tabeli 8.

Tabela 8 Kodiranje podgrupe instrukcija G0\_PG3

$OC_{20}$	Oznaka	Dužina	Poglavlje
000	BGRT	2	2.1.5.1.1.1
001	<b>BGRTE</b>	2	2.1.5.1.1.1
010	BLSS	2	2.1.5.1.1.1
011	BLSSE	2	2.1.5.1.1.1
100	BGRTU	2	2.1.5.1.1.1
101	<b>BGRTEU</b>	2	2.1.5.1.1.1
110	BLSSU	2	2.1.5.1.1.1
111	BLSSEU	2	2.1.5.1.1.1

Kodiranje podgrupe instrukcija G0\_PG4 koju čine instrukcije instrukcije prenosa (poglavlje 2.1.5.1.2) je dato u tabeli 9.

Tabela 9 Kodiranje podgrupe instrukcija G0\_PG4

$OC_{20}$	Oznaka	Dužina	Poglavlje
000	LDB	2, 3 ili 4	2.1.5.1.2
001	LDW	2 ili 4	2.1.5.1.2
010	STB	2 ili 4	2.1.5.1.2
011	STW	2 ili 4	2.1.5.1.2
100	POPB	1	2.1.5.1.2
101	POPW	1	2.1.5.1.2
110	PUSHB	1	2.1.5.1.6
111	PUSHW	1	2.1.5.1.6

Kodiranje podgrupe instrukcija G0\_PG5 koju čine instrukcije instrukcije prenosa (poglavlje **Error! Reference source not found.**) je dato u tabeli 10.

Tabela 10 Kodiranje podgrupe instrukcija G0\_PG5

$OC_{20}$	Oznaka	Dužina	Poglavlje
000	LDIVTP	1	2.1.5.1.4
001	STIVTP	1	2.1.5.1.4
010	-	-	
011	-	-	-
100	LDSP	1	2.1.5.1.6
101	STSP	1	2.1.5.1.6
110	-	-	-
111	-	-	-

Kodiranje podgrupe instrukcija G0\_PG6 koju čine aritmetičke instrukcije (poglavlje 2.1.5.1.3) i logičke instrukcije (poglavlje 2.1.5.1.4) je dato u tabeli 11.

Tabela 11 Kodiranje podgrupe instrukcija G0\_PG6

$OC_{20}$	Oznaka	Dužina	Poglavlje
000	ADD	2, 3 ili 4	2.1.5.1.4
001	SUB	2, 3 ili 4	2.1.5.1.4
010	INC	1	2.1.5.1.4
011	DEC	1	2.1.5.1.4
100	AND	2, 3 ili 4	2.1.5.1.6
101	OR	2, 3 ili 4	2.1.5.1.6
110	XOR	2, 3 ili 4	2.1.5.1.6
111	NOT	1	2.1.5.1.6

Kodiranje podgrupe instrukcija G0\_PG7 koju čine instrukcije pomeranja i rotiranja (poglavlje 2.1.5.1.5) je dato u tabeli 12.

Tabela 12 Kodiranje podgrupe instrukcija G0\_PG7

$OC_{20}$	Oznaka	Dužina	Poglavlje
000	ASR	1	2.1.5.1.4
001	LSR	1	2.1.5.1.4
010	ROR	1	2.1.5.1.4
011	RORC	1	2.1.5.1.4
100	ASL	1	2.1.5.1.6
101	LSL	1	2.1.5.1.6
110	ROL	1	2.1.5.1.6
111	ROLC	1	2.1.5.1.6

#### 2.1.6 Mehanizam prekida

Zahteve za prekid može da generiše osam kontrolera periferija po linijama intr<sub>7</sub> do intr<sub>0</sub> da bi signalizirali spremnost za prenos podataka. Ovi prekidi se nazivaju spoljašnji prekidi jer dolaze od uređaja van procesora. Ovi prekidi se nazivaju i maskirajući prekidi, jer su dozvoljeni ili maskirani i procesor na njih reaguje ili ne reaguje u zavisnosti od toga da li se u razredu I registra PSW nalazi vrednost 1 ili 0, respektivno. Dozvoljavanje i maskiranje prekida se realizuje programskim putem izvršavanjem instrukcija INTE i INTD (odeljak 2.1.5.1.6) kojima se u razred I registra PSW upisuju vrednosti 1 ili 0, respektivno.

Izvršavanje svake instrukcije pored faza čitanje instrukcije, formiranje adrese operanda i izvršavanje operacije sadrži i fazu opsluživanje zahteva za prekid. Na početku faze opsluživanje zahteva za prekid vrši se provera da li je u toku izvršavanja prethodne tri faze tekuće instrukcije stigao zahtev za prekid po nekoj od linija intr<sub>7</sub> do intr<sub>0</sub> i da li se u razredu I registra PSW nalazi vrednost 1. Ukoliko nije, vraća se na fazu čitanje instrukcije sledeće instrukcije. Ukoliko jeste, izvršavanje tekuće instrukcije se produžava sa koracima faze opsluživanje zahteva za prekid. Opsluživanje zahteva za prekid se sastoji iz dve grupe koraka.

U okviru prve grupe koraka na steku se čuvaju programski brojač PC i programska statusna reči PSW.


U okviru druge grupe koraka utvrđuje se adresa prekidne rutine. Utvrđivanje adrese prekidne rutine se realizuje na osnovu sadržaja tabele adresa prekidnih rutina koja se obično naziva IV tabela (*Interrupt Vector Table*) i broja ulaza u IV tabelu. Stoga je u postupku inicijalizacije celog sistema u memoriji, počev od adrese na koju ukazuje sadržaj registra procesora IVTP (*Interrupt Vector Table Pointer*), kreirana IV tabela sa 8 ulaza u kojima se nalaze adrese prekidnih rutina za svaki od prekida koji dolaze po linijama intr<sub>7</sub> do intr<sub>0</sub>. Adrese prekidnih rutina za prekide koji dolaze po linijama intr<sub>7</sub> do intr<sub>0</sub> nalaze se u ulazima 7 do 0 IV tabele, respektivno. Prekidi koji dolaze po linijama intr<sub>7</sub> do intr<sub>0</sub> uređeni su po prioriteima pri čemu linija intr<sub>7</sub> ima najviši a linija intr<sub>0</sub> najniži nivo prioriteta. Broj ulaza u IV tabelu generiše procesor na osnovu pozicije linije intr<sub>7</sub> do intr<sub>0</sub> najvišeg nivoa prioriteta na kojoj postoji zahtev za prekid.

Kako je memorijska reč 8-mo bitna veličina a adresa prekidne rutine 16-to bitna veličina, to svaki ulaz u IV tabeli zauzima po dve susedne memorijske lokacije. Zbog toga se najpre broj ulaza množenjem sa dva pretvara u pomeraj, pa zatim pomeraj sabira sa sadržajem registra IVTP i na kraju dobijena vrednost koristiti kao adresu sa koje se čita adresa prekidne rutine i upisuje u registar PC.

Povratak iz prekidne rutine se realizuje instrukcijom **RTI**. Ovom instrukcijom se sa steka restauriraju registri PSW i PC.

## 3 ORGANIZACIJA

U ovoj glavi se daje organizacija procesora *CPU* koji se sastoji iz operacione jedinice *oper* i upravljačke jedinice *uprav* (slika 10). Operaciona jedinica *oper* je kompozicija kombinacionih i sekvencijalnih prekidačkih mreža koje služe za pamćenje binarnih reči, izvršavanje mikrooperacija i generisanje signala logičkih uslova upravljačke jedinice *uprav*. Upravljačka jedinica *uprav* je kompozicija kombinacionih i sekvencijalnih prekidačkih mreža koje služe za generisanje upravljačkih signala operacione jedinice *oper* na osnovu algoritama operacija i signala logičkih uslova. Struktura i opis operacione i upravljačke jedinice se daju u daljem tekstu.



Slika 10 Organizacija procesora *CPU* 

#### 3.1 OPERACIONA JEDINICA

Operaciona jedinica *oper* (slika 10) se sastoji od sledećih blokova:

- blok bus.
- blok *fetch*,


- blok addr,
- blok exec i
- blok intr.

Ovi blokovi su međusobno povezani direktnim vezama.

Blok *bus* (slika 11) služi za realizaciju ciklusa na magistrali *BUS*. Blok *fetch* (slike 12, 13, 14) služi za čitanje instrukcije i smeštanje u prihvatni registar instrukcije. Blok *addr* (slika 15) služi za formiranje adrese operanda i čitanje operanda. Blok *exec* (slike 16, 17, 18 i 19) služi za izvršavanje operacija. Blok *intr* (slike 20) služi za prihvatanje prekida i generisanje broja ulaza u tabelu sa adresama prekidnih rutina Struktura i opis blokova operacione jedinice *oper* se daju u daljem tekstu.

#### **3.1.1** Blok bus

Blok *bus* (slika 11) sadrži registre MAR<sub>15...0</sub> i MDR<sub>7...0</sub> sa multiplekserima MX1 i MX2, respektivno i prihvatni registar DW<sub>15...0</sub>.



18

Registar MAR<sub>15...0</sub> je 16-to razredni adresni registar, čiji se sadržaj normalno koristi pri realizaciji ciklusa čitanja ili upisa na magistrali *BUS*. Adresa se iz nekog od blokova operacione jedinice *oper* preko multipleksera MX1 vodi na ulaze registra MAR<sub>15...0</sub> i u njega upisuje generisanjem vrednosti 1 signala **IdMAR**. Sadržaj registra MAR<sub>15...0</sub> se inkrementira generisanjem vrednosti 1 signala **ImcMAR**. Ovo se koristi u situacijama kada treba pročitati ili upisati 16-to bitnu veličinu koja se nalazi u dvema susednim 8-mo bitnim lokacijama. Tada se najpre u registar MAR<sub>15...0</sub> upisuje adresa niže lokacije, a posle se inkrementiranjem dobija adresa više lokacije. Pri realizaciji ciklusa čitanja ili upisa signal generiše se vrednost 1 signala rdCPU ili wrCPU, čime se sadržaj registra MAR<sub>15...0</sub> propušta kroz bafere sa tri stanja na adresne linije ABUS<sub>15...0</sub> magistrale *BUS*.

Multiplekser MX1 je 16-to razredni multiplekser sa 8 ulaza. Na ulaze 0 do 5 multipleksera se vode sadržaji PC<sub>15...0</sub>, GPR<sub>15...0</sub>, IR<sub>15...0</sub>, DW<sub>15...0</sub>, ADD<sub>15...0</sub> i SP<sub>15...0</sub>, a selekcija jednog od ovih sadržaja se realizuje binarnim vrednostima 0 do 5, respektivno, upravljačkih signala **mxMAR**<sub>2</sub>, **mxMAR**<sub>1</sub> i **mxMAR**<sub>0</sub>. Sadržaj PC<sub>15...0</sub> predstavlja adresu instrukcije. Sadržaj GPR<sub>15...0</sub> predstavlja adresu operanda u slučaju registarskog indirektnog adresiranja. Sadržaj IR<sub>15...0</sub> predstavlja adresu operanda u slučaju memorijskog direktnog adresiranja. Sadržaj IR<sub>15...0</sub> predstavlja i adresu memorijske lokacije na kojoj se nalazi adresa operanda u slučaju memorijskog indirektnog adresiranja, pa se tada sa ove adrese čita iz memorije adresa operanda i upisuje u registar DW<sub>15...0</sub>, tako da sadržaj DW<sub>15...0</sub> predstavlja adresu operanda u slučaju memorijskog indirektnog adresiranja. Sadržaj ADD<sub>15...0</sub> predstavlja adresu operanda u slučaju registarskog indirektnog adresiranja sa pomerajem, bazno indeksnog sa pomerajem adresiranja i PC relativnog sa pomerajem adresiranju i formira se na izlazu sabirača ADD bloka *addr* saglasno pravilima formiranja adrese za data adresiranja. Sadržaj SP<sub>15...0</sub> se koristi prilikom stavljanja sadržaja na vrh steka i skidanja sadržaja sa vrha steka. Selektovani sadržaja sa izlaza multipleksera MX1 se vodi na paralelne ulaze registra MAR<sub>15...0</sub>.

Registar MDR<sub>7...0</sub> je 8-mo razredni registar podatka u koji se generisanjem vrednosti 1 jednog od signala **rdCPU** i **ldMDR** upisuje sadržaj sa izlaza multipleksera MX2. Pri realizaciji ciklusa čitanja generiše se vrednosti 1 signala **rdCPU** i binarna vrednost 000 signala **mxMDR<sub>2</sub>, mxMDR<sub>1</sub> i mxMDR<sub>0</sub>**, čime se sadržaj sa izlaznih linija podataka DOBUS<sub>7...0</sub> magistrale **BUS** propušta kroz multiplekser MX2 i upisuje u registar MDR<sub>7...0</sub>. U nekom koraku pre koraka u kome se realizuje ciklus upisa generiše se vrednost 1 signala **ldMDR** i jedna od binarnih vrednosti 001 do 111 signala **mxMDR<sub>2</sub>, mxMDR<sub>1</sub> i mxMDR<sub>0</sub>** čime se jedan od sadržaja AB<sub>7...0</sub>, AW<sub>15...8</sub>, AW<sub>7...0</sub>, PC<sub>15...8</sub>, PC<sub>7...0</sub>, PSW<sub>15...8</sub> i PSW<sub>7...0</sub> propušta kroz multiplekser MX2 i upisuje u registar MDR<sub>7...0</sub>. U koraku u kome treba da se realizuje ciklus upisa generiše se vrednost 1 signala wrCPU, čime se sadržaj registra MDR<sub>7...0</sub> propušta kroz bafere sa tri stanja na ulazne linije podataka DBUS<sub>7...0</sub> magistrale **BUS**.

Multiplekser MX2 je 16-to razredni multiplekser sa 8 ulaza. Na ulaze 0 do 7 multipleksera se vode sadržaji DO<sub>7...0</sub>, AB<sub>7...0</sub>, AW<sub>15...8</sub>, AW<sub>7...0</sub>, PC<sub>15...8</sub>, PC<sub>7...0</sub>, PSW<sub>15...8</sub> i PSW<sub>7...0</sub>, a selekcija jednog od ovih sadržaja se realizuje binarnim vrednostima 0 do 7, respektivno, upravljačkih signala **mxMBR<sub>2</sub>**, **mxMBR<sub>1</sub>** i **mxMBR<sub>0</sub>**. Sadržaj DO<sub>7...0</sub> se propušta kod ciklusa čitanja i predstavlja pročitanu vrednost memorijske lokacije koja po linijama podataka magistrale *BUS* dolazi u procesor *CPU*. Sadržaji AB<sub>7...0</sub>, AW<sub>15...8</sub>, AW<sub>7...0</sub>, PC<sub>15...8</sub>, PC<sub>7...0</sub>, PSW<sub>15...8</sub> i PSW<sub>7...0</sub> se propuštaju u slučaju ciklusa upisa u memorijsku lokaciju. Sadržaj AB<sub>7...0</sub> se propušta u slučajevima u kojima se sadržaj akumulatora AB<sub>7...0</sub> upisuje, sadržaji AW<sub>15...8</sub> i AW<sub>7...0</sub> u slučajevima u kojima se u dva ciklusa na magistrali sadržaji višeg i nižeg bajta akumulatora AW<sub>15...0</sub> upisuju, sadržaji PC<sub>15...8</sub> i PC<sub>7...0</sub> u slučajevima u kojima se u dva ciklusa na magistrali sadržaji višeg i nižeg bajta programskog brojača PC<sub>15...0</sub> stavljaju na stek i sadržaji PSW<sub>15...8</sub> i PSW<sub>7...0</sub> u slučajevima u kojima se u dva ciklusa na magistrali sadržaji sadržaji sadržaji višeg i nižeg bajta programskog brojača PC<sub>15...0</sub> stavljaju na stek i sadržaji PSW<sub>15...8</sub> i PSW<sub>7...0</sub> u slučajevima u kojima se u dva ciklusa na magistrali sadržaji sadržaji

višeg i nižeg bajta programske statusne reči PSW<sub>15...0</sub> stavljaju na stek. Selektovani sadržaja sa izlaza multipleksera MX2 se vodi na paralelne ulaze registra MDR<sub>7...0</sub>.

Registar DW<sub>15...0</sub> je 16-to razredni pomoćni registar koji se koristi za prihvatanje 16-to bitne veličine koja se dobija iz dve susedne 8-mo bitne memorijske lokacije u dva posebna ciklusa na magistrali. Vrednošću 1 signala **ldDWH** se u 8 starijih razreda registra DW<sub>15...8</sub> upisuje sadržaj registra MDR<sub>7...0</sub> u koji je prethodno upisan sadržaj sa linija podataka DBUS<sub>7...0</sub> magistrale, dok se vrednošću 1 signala **ldDWL** u 8 mlađih razreda registra DW<sub>7...0</sub> upisuje sadržaj registra MDR<sub>7...0</sub> u koji je prethodno upisan sadržaj sa linija podataka DBUS<sub>7...0</sub> magistrale. Sadržaj registra DW<sub>15...0</sub> se potom kao 16-to bitna veličina upisuje u odgovarajući 16-to razredni registar. Registar DW<sub>15...0</sub> se koristi da se prihvati 16-to bitna adresa operanda u slučaju indirektnog memorijskog adresiranja i da se posle upiše u registar MAR<sub>15...0</sub>. Pored toga registar DW<sub>15...0</sub> se koristi da se prihvati 16-to bitni operand u slučaju instrukcija koje se izvršavaju nad 16-to bitnim veličinama i da se posle upiše u registar BW<sub>15...0</sub>. Registar DW<sub>15...0</sub> se koristi i da se prihvati 16-to bitna vrednost sa steka ili 16-to bitna vrednost adrese prekidne rutine iz tabele sa adresama prekidnih rutina i da se posle upiše u programski brojač PC<sub>15...0</sub>.

Pri realizaciji ciklusa čitanja na magistrali procesor otvara bafere sa tri stanja za adresne linije ABUS<sub>15..0</sub> i upravljačku liniju **RDBUS** magistrale i na njih propušta adresu i vrednost 0 signala čitanja, respektivno, čime se u memoriji startuje čitanje adresirane lokacije. Memorija otvara bafere sa tri stanja za linije podataka DOBUS<sub>7..0</sub> i na njih propušta sadržaj adresirane lokacije. Procesor prihvata sadržaj sa linija podataka i zatvara bafere sa tri stanja za adresne linije ABUS<sub>15..0</sub> i upravljačku liniju **RDBUS** magistrale, dok memorija zatvara bafere sa tri stanja za linije podataka DBUS<sub>7..0</sub>.

Pri realizaciji ciklusa upisa na magistrali procesor otvara bafere sa tri stanja za adresne linije  $ABUS_{15..0}$ , linije podataka  $DBUS_{7..0}$  i upravljačku liniju  $\overline{\textbf{WRBUS}}$  magistrale i na njih propušta adresu, podatak i vrednost 0 signala upisa, respektivno, čime se u memoriji startuje upis u adresiranu lokaciju. Po završenom upisu procesor zatvara bafere sa tri stanja za adresne linije  $ABUS_{15..0}$ , linije podataka  $DBUS_{7..0}$  i upravljačku liniju  $\overline{\textbf{WRBUS}}$  magistrale.


Kombinacione mreže za generisanje upravljačkih signala **RDBUS** i **WRBUS** magistrale generišu ove signale na osnovu signala **rdCPU** i **wrCPU**, respektivno. Pri vrednosti 0 signala **rdCPU** na liniji signala **RDBUS** je stanje visoke impedance, dok je pri vrednosti 1 signala **rdCPU** na liniji signala **RDBUS** vrednost 0. Signal **rdCPU** ima vrednost 1 ili 0 u zavisnosti od toga da li je u memoriji operacija čitanja u toku ili je završena, respektivno. Pri vrednosti 0 signala **wrCPU** na liniji signala **WRBUS** je stanje visoke impedance, dok je pri vrednosti 1 signala **wrCPU** na liniji signala **WRBUS** vrednost 0. Signal **wrCPU** ima vrednost 1 ili 0 u zavisnosti od toga da li je u memoriji operacija upisa u toku ili je završena, respektivno.

#### 3.1.2 Blok fetch

Blok *fetch* sadrži registar PC<sub>15...0</sub> sa multiplekserom MX, registre IR0, IR1, IR2 i IR3 (slika 12), dekodere DC1 do DC11 signala logičkih uslova operacija i načina adresiranja (slika 13) i kombinacione mreže signala logičkih uslova dužina instrukcija (slika 14).

Registar  $PC_{15...0}$  je 16-to razredni programski brojač čiji sadržaj predstavlja adresu memorijske lokacije počev od koje treba pročitati jedan do četiri bajta instrukcije. Adresa skoka u programu se iz nekog od blokova operacione jedinice *oper* preko multipleksera MX vodi na ulaze registra  $PC_{15...0}$  i u njega upisuje generisanjem vrednosti 1 signala **ldPC**. Sadržaj registra  $PC_{15...0}$  se inkrementira generisanjem vrednosti 1 signala **incPC**. Ovo se

koristi prilikom čitanja svakog bajta instrukcije koji se nalaze u susednim 8-mo bitnim lokacijama. Sadržaj registra PC<sub>15...0</sub> se koristi u bloku *addr* i za formiranje adrese memorijske lokacije kada se za adresiranje operanda koristi PC relativno adresiranje.




Slika 12 Blok fetch (prvi deo)

Multiplekser MX je 16-to razredni multiplekser sa 4 ulaza. Na ulaze 0 do 2 multipleksera se vode sadržaji DW<sub>15...0</sub>, ADD<sub>15...0</sub> i IR<sub>23...8</sub>, koji predstavljaju adrese skoka za upis u registar PC<sub>15...0</sub>. Selekcija jednog od ovih sadržaja se realizuje binarnim vrednostima 0 do 2, respektivno, upravljačkih signala **mxPC**<sub>1</sub> i **mxPC**<sub>0</sub>. Sadržaj DW<sub>15...0</sub> predstavlja ili vrednost koja se restaurira sa steka prilikom izvršavanja instrukcija povratka iz potprograma ili povratka iz prekidne rutine ili adresu prekidne rutine koja se čita iz tabele sa adresama prekidnih prilikom opsluživanja prekida. Sadržaj ADD<sub>15...0</sub> predstavlja adresu skoka koja se dobija sabiranjem sadržaja registra PC i pomeraja prilikom izvršavanja instrukcija uslovnog skoka i IR<sub>23...8</sub> predstavlja adresu skoka koja se uzima iz instrukcije prilikom izvršavanja instrukcija bezuslovnog skoka ili skoka na potprogram.

Registri IR0, IR1, IR2 i IR3 su 8-mo razredni registri koji formiraju razrede 31...24, 23...16, 15...8 i 7...0, respektivno, prihvatnog registra instrukcije IR<sub>31...0</sub>. Instrukcije mogu, u zavisnosti od formata instrukcije, da budu dužine 1, 2, 3 ili 4 bajta (poglavlje 2.1.3). Saglasno formatu instrukcije prvi, drugi, treći i četvrti bajt instrukcije se smeštaju redom u registre IR0, IR1, IR2 i IR3. Paralelan upis sadržaja prihvatnog registra podatka MDR<sub>7...0</sub> u jedan od registara IR0, IR1, IR2 i IR3 se realizuje pri vrednosti 1 jednog od signala **IdIR0**, **IdIR1**, **IdIR2** i **IdIR3**, respektivno. Razredi IR<sub>31...24</sub> se uvek čitaju i njihov sadržaj predstavlja kod operacije. Broj preostalih razreda koji se čita zavisi od koda operacije, a u slučaju aritmetičkih

i logičkih operacija, i od načina adresiranja i njihov sadržaj ima različito značenje (poglavlje 2.1.3).

Dekoderi DC1 do DC12 se koriste za dekodovanje istrukcija i formiranje signala logičkih uslova operacija **INTD**, ..., **ROLC** i načina adresiranja **regdir**, ..., **imm** (slika 13) saglasno načinu kodiranja instrukcija (poglavlje 2.1.5.2) i načina adresiranja (poglavlje 2.1.4).




Dekoder DC1 služi za formiranje signala četiri grupe operacija G0, G1, G2 i G3 (tabela 3). Dekoder DC2 služi za formiranje signala osam podgrupa operacija G0\_PG0 do G0\_PG7 grupe G0 (tabela 4). Dekoder DC3 služi za formiranje signala **INTD** i **INTE** podgrupe

operacija G0\_PG0 (tabela 5). Dekoder DC4 služi za formiranje signala JMP, JSR, RTS i RTI podgrupe operacija G0\_PG1 (tabela 6). Dekoder DC5 služi za formiranje signala BEQL, BNEQL, BNEG, BNNEG, BOVF, BNOVF, BCAR i BNCAR podgrupe operacija G0\_PG2 (tabela 7). Dekoder DC6 služi za formiranje signala BGRT, BGRTE, BLSS, BLSSE, BGRTU, BGRTEU, BLSSU i BLSSEU podgrupe operacija G0\_PG3 (tabela 8). Dekoder DC7 služi za formiranje signala LDB, LDW, STB, STW, POPB, POPW, PUSHB i PUSHW podgrupe operacija G0\_PG4 (tabela 9). Dekoder DC8 služi za formiranje signala LDIVTP, STIVTP, LDSP i STSP podgrupe operacija G0\_PG5 (tabela 10). Dekoder DC9 služi za formiranje signala ADD, SUB, INC, DEC, AND, OR, XOR i NOT podgrupe operacija G0\_PG6 (tabela 11). Dekoder DC10 služi za formiranje signala ASR, LSR, ROR, RORC, ASL, LSL, ROL i ROLC podgrupe operacija G0\_PG7 (tabela 12).

Dekoder DC11 služi za formiranje signala **regdir**, **regind**, **memdir**, **memind**, **regindpom**, **bxpom**, **bcpom**, **imm** načina adresiranja (tabela 1).

Kombinacione mreže signala dužine instrukcija formiraju signale koji ukazuje kolika je dužina instrukcije u bajtovima (slika 14).



Slika 14 Blok fetch (treći deo)

Signal logičkog uslova dužina instrukcije jedan bajt **11** svojom vrednošću 1 određuje da je dužina instrukcije jedan bajt, a vrednošću 0 da je dužina instrukcije dva, tri ili četiri bajta. Signal **11** ima vrednost 1 ukoliko se radi o nekoj od instrukcija postavljanja indikatora INTD ili INTE, instrukciji povratka iz potprograma RTS, instrukciji povratka iz prekidne rutine RTI, o nekoj od instrukcija prenosa POPB, POPW, PUSHB, PUSHW, LDIVTP, STIVTP, LDSP ili STSP, nekoj od aritmetičkih instrukcija INC ili DEC, logičkoj instrukciji NOT ili o nekoj od instrukcija pomeranja iz grupe 0 podgrupa 7 (G0\_PG7), dok u ostalim situacijama ima vrednost 0.

Signali logičkih uslova dužina instrukcije dva bajta **12\_brnch** i **12\_arlog** svojom vrednošću 1 određuje da je dužina instrukcije dva bajta, a vrednošću 0 da je dužina instrukcije tri ili četiri bajta. Signal **12\_brnch** ima vrednost 1 ukoliko se radi o nekoj od instrukcija uslovnog skoka iz grupe 0 podgrupa 2 ili 3. Signal **12 arlog** ima vrednost 1 ukoliko se radi o nekoj od

aritmetičkih instrukcija ADD ili SUB, logičkih instrukcija AND, OR ili XOR ili instrukcija prenosa LDB, LDW, STB ili STW za koju je specificirano registarsko direktno (regdir) ili registarsko indirektno (regind) adresiranje.

Signali logičkih uslova dužina instrukcije dva bajta **12\_brnch** i **12\_arlog** svojom vrednošću 1 određuje da je dužina instrukcije dva bajta, a vrednošću 0 da je dužina instrukcije tri ili četiri bajta. Signal **12\_brnch** ima vrednost 1 ukoliko se radi o nekoj od instrukcija uslovnog skoka iz grupe 0 podgrupa 2 ili 3. Signal **12\_arlog** ima vrednost 1 ukoliko se radi o nekoj od aritmetičkih instrukcija ADD ili SUB, logičkih instrukcija AND, OR ili XOR ili instrukcija prenosa LDB, LDW, STB ili STW za koju je specificirano registarsko direktno (regdir) ili registarsko indirektno (regind) adresiranje.

Signali logičkih uslova dužina instrukcije tri bajta **13\_jump** i **13\_arlog** svojom vrednošću 1 određuje da je dužina instrukcije tri bajta, a vrednošću 0 da je dužina instrukcije četiri bajta. Signal **13\_jump** ima vrednost 1 ukoliko se radi o instrukciji bezuslovnog skoka JMP ili instrukciji skoka na potprogram JSR. Signal **13\_arlog** ima vrednost 1 ukoliko se radi o nekoj od aritmetičkih instrukcija ADD ili SUB, nekoj od logičkih instrukcija AND, OR ili XOR ili instrukcija prenosa LDB za koju je specificirano neposredno adresiranje.

Signal logičkog uslova **store** svojom vredošću 1 određuje da se radi o nekoj od instrukcija STB ili STW kojima se upisuje u neki od registara opšte namene ili memorijsku lokaciju.

#### 3.1.3 Blok addr


Blok *addr* sadrži registre opšte namene GPR sa adresnim registrom registara opšte namene GPRAR<sub>4...0</sub> i multiplekserom MX1, sabirač ADD sa multiplekserima MX2 i MX3, pomoćni registar CW<sub>15...0</sub> i ukazivač na vrh steka SP<sub>15...0</sub> (slika 15).

Registri opšte namene GPR su realizovani kao registarski fajl sa 32 registra širine 16 bita. Adresa registra opšte namene koji se čita ili u koji se upisuje određena je sadržajem registra GPRAR<sub>4...0</sub> čiji se sadržaj vodi na adresne linije A<sub>4...0</sub> registarskog fajla GPR. Sadržaj koji se upisuje vodi se sa izlaza multipleksera MX1 na ulazne linije podataka DI<sub>15...0</sub> registarskog fajla, a sadržaj koji se čita GPR<sub>15...0</sub> pojavljuje se na izlaznim linijama podataka DO<sub>15...0</sub> registarskog fajla. Pri vrednostima 1 i 0 signala **wrGPR** na upravljačkoj liniji WR registarskog fajla realizuje se upis u registarski fajl i čitanje iz registarskog fajla, respektivno.

Adresni registar opšte namene GPRAR<sub>4...0</sub> je 5-to razredni registar čiji se sadržaj koristi kao adresa registra registarskog fajla prilikom upisa u registarki fajl i čitanja iz registarskog fajla. U registar GPRAR<sub>4...0</sub> se pri vrednosti 1 signala **IdGPRAR** upisuju razredi 5...0 prihvatnog registra podatka MDR<sub>7...0</sub> bloka *bus*. Ovo se koristi samo u fazi čitanja instrukcije i to prilikom čitanja drugog bajta instrukcije. Tada ova grupa bitova, ukoliko se radi o aritmetičkim ili logičkim instrukcijama sa adresiranjima koja koriste registre registre opšte namene, predstavlja adresu registra opšte namene. Sadržaj registra GPRAR<sub>4...0</sub> se inkrementira pri vrednosti 1 signala **incGPRAR**, što se koristi samo ukoliko se radi o bazno indeksnom sa pomerajem adresiranju. Tada se registar opšte namene čija je adresa zadata bitovima 5...0 drugog bajta instrukcije koristi kao bazni registar, a registar opšte namene sa prve sledeće adrese kao indeksni registar. Sadržaj registra GPRAR<sub>4...0</sub> se vodi na adresne linije A<sub>4...0</sub> registarskog fajla GPR.

Multiplekser MX1 je 16-to razredni multiplekser sa 2 ulaza. Na ulaze 0 i 1 multipleksera se vode sadržaji registara AB<sub>7...0</sub> i AW<sub>15...0</sub>, pri čemu je sadržaj registra AB<sub>7...0</sub> proširen nulama do dužine 16 bita. Selekcija jednog od ova dva sadržaja se realizuje binarnim vrednostima 0 i 1, respektivno, upravljačkog signala **mxGPR**. Ovo se korisi u instrukcijama prenosa STB i

STW sadržaja akumulatora  $AB_{7...0}$  i  $AW_{15...0}$ , respektivno, kada je registarskim direktnim adresiranjem kao odredište specificiran neki od registara opšte namene. Selektovani sadržaj se vodi na ulazne linije podataka  $DI_{15...0}$  registarskog fajla GPR.



Slika 15 Blok addr

Sabirač ADD je 16-to razredni sabirač koji se koristi za formiranje16-to bitne vrednosti koja može da bude adresa sa koje treba da se pročita adresa prekidne rutine, adresa sa koje treba da se pročita ili na kojoj treba da se upiše operand ili adresa skoka. Sabiranje se realizuje nad sadržajima koji sa izlaza multipksera MX2 i MX3 dolaze na ulaze A<sub>15...0</sub> i B<sub>15...0</sub>, respektivno, sabirača ADD. Sadržaj ADD<sub>15...0</sub> sa izlaza sabirača se vodi u blok *bus* radi upisa u adresni registar MAR<sub>15...0</sub> i u blok *fetch* radi upisa u programski brojač PC<sub>15...0</sub>. Sadržaj ADD<sub>15...0</sub> sa izlaza sabirača se u samom bloku *addr* upisuje u registar CW<sub>15...0</sub>. Ovo se koristi kod bazno indeksnog adresiranja. Najpre se sabiraju jedan od registara opšte namene koji se koristi kao bazni registar i pomeraj i njihova suma upisuju u registar CW<sub>15...0</sub>, a posle se sabiraju registar CW<sub>15...0</sub>, i jedan od registara opšte namene koji se koristi kao indeksni registar i njihova suma upisuje u adresni registar MAR<sub>15...0</sub>.

Multiplekser MX2 je 16-to razredni multiplekser sa 4 ulaza. Na ulaze 0 do 3 multipleksera se vode sadržaji IVTP<sub>15...0</sub>, GPR<sub>15...0</sub>, PC<sub>15...0</sub> i CW<sub>15...0</sub>. Selekcija jednog od ovih sadržaja se realizuje binarnim vrednostima 0 do 3, respektivno, upravljačkih signala **mxADDA**<sub>1</sub> i **mxADDA**<sub>0</sub>. Sadržaj sa izlaza multipleksera MX2 se vodi na ulaze A<sub>15...0</sub> sabirača ADD.

Multiplekser MX3 je 16-to razredni multiplekser sa 4 ulaza. Na ulaze 0 do 3 multipleksera se vode sadržaji IVTDSP $_{15...0}$ , IR $_{15...0}$ , GPR $_{15...0}$  i IR $_{23...16}$  proširen znakom do dužine 16 bita. Selekcija jednog od ovih sadržaja se realizuje binarnim vrednostima 0 do 3, respektivno, upravljačkih signala  $\mathbf{mxADDB_0}$  i  $\mathbf{mxADDB_0}$ . Sadržaj sa izlaza multipleksera MX3 se vodi na ulaze  $\mathbf{B_{15...0}}$  sabirača ADD.

Sadržaji IVTP<sub>15...0</sub> i IVTDSP<sub>15...0</sub> se propuštaju kroz multipleksere MX2 i MX3, respektivno, da bi se njihovim sabiranjem na izlazu sabirača ADD dobila adresa sa koje treba da se pročita adresa prekidne rutine. Pri tome je IVTP<sub>15...0</sub> sadržaj registra koji ukazuje na početak tabele sa adresama prekidnih rutina i IVTDSP<sub>15...0</sub> pomeraj u odnosu na početak tabele formiran na osnovu broja ulaza u tabelu.

Sadržaji GPR<sub>15...0</sub> i IR<sub>15...0</sub> se propuštaju kroz multipleksere MX2 i MX3, respektivno, da bi se njihovim sabiranjem u slučaju registarskog indirektnog sa pomerajem adresiranja na izlazu sabirača ADD dobila adresa sa koje treba da se pročita ili na kojoj treba da se upiše operand. Pri tome je GPR<sub>15...0</sub> sadržaj registra opšte namene čija je adresa zadata instrukcijom i IR<sub>15...0</sub> pomeraj. Ovi sadržaji se propuštaju kroz multipleksere i sabiraju i u slučaju baznog indeksnog sa pomerajem adresiranja, pri čemu se rezultat sabiranja upisuje u registar CW<sub>15...0</sub>.

Sadržaji PC<sub>15...0</sub> i IR<sub>15...0</sub> se propuštaju kroz multipleksere MX2 i MX3, respektivno, da bi se njihovim sabiranjem u slučaju PC relativnog sa pomerajem adresiranja na izlazu sabirača ADD dobila adresa sa koje treba da se pročita ili na kojoj treba da se upiše operand. Pri tome je PC<sub>15...0</sub> sadržaj programskog brojača i IR<sub>15...0</sub> pomeraj.

Sadržaji CW<sub>15...0</sub> i GPR<sub>15...0</sub> se propuštaju kroz multipleksere MX2 i MX3, respektivno, da bi se njihovim sabiranjem u slučaju baznog indeksnog sa pomerajem adresiranja na izlazu sabirača ADD dobila adresa sa koje treba da se pročita ili na kojoj treba da se upiše operand. Pri tome je CW<sub>15...0</sub> sadržaj pomoćnog registra opšte namene u kome se nalazi suma registra opšte namene čija je adresa zadata instrukcijom i pomeraja, dok je GPR<sub>15...0</sub> sadržaj registra opšte namene sa prve sledeće adrese u odnosu na adresu zadatu instrukcijom.

Sadržaji PC<sub>15...0</sub> i IR<sub>23...16</sub> proširen znakom do dužine 16 bita se propuštaju kroz multipleksere MX2 i MX3, respektivno, da bi se njihovim sabiranjem na izlazu sabirača ADD u slučaju instrukcija uslovnog skoka dobila adresa skoka. Pri tome je PC<sub>15...0</sub> sadržaj programskog brojača i IR<sub>23...16</sub> proširen znakom do dužine 16 bita pomeraj u odnosu na tekuću vrednost programskog brojača.


Registar  $CW_{15...0}$  je 16-to razredni pomoćni registar u kome se u slučaju baznog indeksnog sa pomerajem adresiranja čuva suma registra opšte namene i pomeraja. Ova suma se dobija sa izlaza sabirača ADD i u registar  $CW_{15...0}$  upisuje pri vrednosti 1 signala **ldCW**. Sadržaj registra  $CW_{15...0}$  se vodi na ulaze multipleksera MX2.

Registar SP<sub>15...0</sub> je 16-to razredni ukazivač na vrh steka čiji sadržaj predstavlja adresu memorijske lokacije prilikom upisa na stek i čitanja sa steka. U registar SP<sub>15...0</sub> se pri vrednosti 1 signala **ldSP** u fazi izvršavanja instrukcije prenosa upisuje sadržaj 16-to razrednog akumulatora AW<sub>15...0</sub>. Sadržaj registra SP<sub>15...0</sub> se inkrementira i dekrementira pri vrednostima 1 signala **incSP** i **decSP**, respektivno. Ovo se koristi pri upisu na stek i čitanju sa steka,

respektivno. Sadržaj registra  $SP_{15...0}$  se vodi na ulaze multiplekser MX1 radi upisa u adresni registar memorije  $MAR_{15...0}$  bloka bus.

#### 3.1.4 Blok exec

Blok *exec* sadrži aritmetičko logičku jedinicu ALU, registre AB<sub>7...0</sub> i BB<sub>7...0</sub>, multipleksere MX1, MX2, MX3 i MX4, kodere DC1 i DC2, registre AW<sub>15...0</sub> i BW<sub>15...0</sub>, multipleksere MX5 i MX6 (slika 16), registar PSW<sub>15...0</sub>, flip-flop START (slika 17), kombinacione mreže za formiranje signala postavljanja indikatora N, Z, C i V (slika 18) i kombinacione mreže za formiranje signala rezultata operacija **eql**, ..., **nneg**, **brpom** (slika 19).



Slika 16 Blok exec (prvi deo)

Aritmetičko logička jedinica ALU realizacije četiri aritmetičke i četiri logičke mikrooperacije nad sadržajima registara AB<sub>7...0</sub> i BB<sub>7...0</sub> (slike 16). Mikrooperacija koju treba realizovati se specificira vrednošću 1 ili jednog od upravljačkih signala add, sub, inc i dec za aritmetičkih mikrooperacija sabiranja, oduzimanja, iednu inkementiranja dekrementiranja, respektivno, ili jednog od upravljačkih signala and, or, xor i not za jednu od logičkih mikrooperacija I, ILI, ekskluzivno ILI i komplementiranja, respektivno. Rezultat realizovane mikrooperacije se dobija na linijama ALU<sub>7...0</sub>. Na ulaz C<sub>0</sub> je dovedena vrednost 0, pri čemu je vrednost signala C<sub>0</sub>, bitna samo u slučaju aritmetičkih mikrooperacija, dok ta vrednost nije bitna u slučaju logičkih mikrooperacija. U slučaju aritmetičkih mikrooperacija sabiranja i inkrementiranja vrednost 1 na izlazu C<sub>8</sub> predstavlja prenos, a u slučaju aritmetičkih mikrooperacija oduzimanja i dekrementiranja vrednost 0 na izlazu C<sub>8</sub> predstavlja pozajmicu. U slučaju logičkih mikrooperacija signal na izlazu C<sub>8</sub> nema smisla.

Registar AB<sub>7...0</sub> je 8-mo razredni akumulator koji se koristi kao implicitno izvorište i odredište u aritmetičkim, logičkim i pomeračkim instrukcijama. Sadržaj sa izlaza multipleksera MX1 se vodi na ulaze registra AB<sub>7...0</sub> i u njega upisuje generisanjem vrednosti 1 signala **ldAB**. Sadržaj registra AB<sub>7...0</sub> se pomera udesno za jedno mesto generisanjem vrednosti 1 signala **shR**. Tada se u najstariiji razred registra AB<sub>7</sub> upisuje signal **IR** koji dolazi sa izlaza multipleksera MX3. Sadržaj registra AB<sub>7...0</sub> se pomera ulevo za jedno mesto generisanjem vrednosti 1 signala **shL**. Tada se u najmlađi razred registra AB<sub>0</sub> upisuje signal **IL** koji dolazi sa izlaza multipleksera MX4. Sadržaj registra AB<sub>7...0</sub> se vodi na ulaze ALU gde se koristi kao prvi izvorišni operand u slučaju aritmetičkih i logičkih operacija.

Multiplekser MX1 je 8-mo razredni multiplekser sa 2 ulaza. Na ulaze 0 i 1 multipleksera se vode sadržaji ALU<sub>7...0</sub> i BB<sub>7...0</sub> koji se propuštaju kroz multiplekser i upisuju u registar AB<sub>7...0</sub>. Selekcija jednog od ovih sadržaja se realizuje binarnim vrednostima 0 i 1, respektivno, upravljačkog signala **mxAB**. Sadržaj ALU<sub>7...0</sub> predstavlja rezultat aritmetičke ili logičke operacije koje kao odredište implicitno koriste registar akumulatora AB<sub>7...0</sub>. Sadržaj BB<sub>7...0</sub> predstavlja operand koji se u fazi izvršavanja instrukcije LDB prebacuje iz prihvatnog registra operanda BB<sub>7...0</sub> u registar akumulatora AB<sub>7...0</sub>.

Registar BB<sub>7...0</sub> je 8-mo razredni prihvatni registar u koji se privremeno smešta izvorišni operand specificiran adresnim delom svih instrukcija sa jednoadresnim formatom. Sadržaj sa izlaza multipleksera MX2 se vodi na ulaze registra BB<sub>7...0</sub> i u njega upisuje generisanjem vrednosti 1 signala **ldBB**. Sadržaj registra BB<sub>7...0</sub> se vodi na ulaze ALU, gde se koristi kao drugi izvorišni operand u slučaju aritmetičkih i logičkih instrukcija, i na ulaze multipleksera MX1 kroz koji se propušta i upisuje u registar AB<sub>7...0</sub> u slučaju instrukcije LDB.

Multiplekser MX2 je 8-mo razredni multiplekser sa 4 ulaza. Na ulaze 0 do 2 multipleksera se vode sadržaji GPR<sub>7...0</sub>, MDR<sub>7...0</sub> i IR<sub>15...8</sub> koji se propuštaju kroz multiplekser i upisuju u registar BB<sub>7...0</sub>. Selekcija jednog od ovih sadržaja se realizuje binarnim vrednostima 0 do 2, respektivno, upravljačkih signala **mxBB**<sub>1</sub> i **mxBB**<sub>0</sub>. Sadržaj GPR<sub>7...0</sub> predstavlja operand u slučaju registarskog direktnog adresiranja, MDR<sub>7...0</sub> u slučaju memorijskih adresiranja i IR<sub>15...8</sub> u slučaju neposrednog adresiranja.

Multiplekser MX3 je 1-no razredni multiplekser sa 4 ulaza. Na ulaze 0 do 3 multipleksera se dovode signali **AB**<sub>7</sub>, **0**, **AB**<sub>0</sub> i **PSWC** koji se propuštaju kroz multiplekser i po liniji IR upisuju u razred AB<sub>7</sub> registra AB<sub>7...0</sub> pri realizaciji neke od četiri instrukcije pomeranja za jedno mesto udesno sadržaja registra AB<sub>7...0</sub>. Selekcija jednog od ova četiri signala se realizuje binarnim vrednostima 0 do 3, respektivno, sadržaja sa izlaza kodera CD1. Signal **AB**<sub>7</sub> se propušta za instrukciju aritmetičkog pomereranja udesno kada signal operacije ASR ima vrednost 1. Signal **0** se propušta za instrukciju logičkog pomereranja udesno kada signal

operacije LSR ima vrednost 1. Signal  $AB_0$  se propušta za instrukciju rotiranja udesno kada signal operacije ROR ima vrednost 1. Signal PSWC se propušta za instrukciju rotiranja kroz indikator PSWC udesno kada signal operacije RORC ima vrednost 1.

Multiplekser MX4 je 1-no razredni multiplekser sa 4 ulaza. Na ulaze 0 do 3 multipleksera se dovode signali **0**, **0**, **AB**<sub>7</sub> i **PSWC** koji se propuštaju kroz multiplekser i po liniji IL upisuju u razred AB<sub>0</sub> registra AB<sub>7...0</sub> pri realizaciji neke od četiri instrukcije pomeranja za jedno mesto ulevo sadržaja registra AB<sub>7...0</sub>. Selekcija jednog od ova četiri signala se realizuje binarnim vrednostima 0 do 3, respektivno, sadržaja sa izlaza kodera CD2. Signal **0** se propušta za instrukciju aritmetičkog pomereranja ulevo kada signal operacije ASL ima vrednost 1. Signal **0** se propušta za instrukciju logičkog pomereranja ulevo kada signal operacije LSL ima vrednost 1. Signal **AB**<sub>7</sub> se propušta za instrukciju rotiranja ulevo kada signal operacije ROL ima vrednost 1. Signal **PSWC** se propušta za instrukciju rotiranja kroz indikator PSWC ulevo kada signal operacije ROLC ima vrednost 1.

Koder CD1 je koder sa četiri ulaza i dva izlaza koji na izlazima daje binarnu vrednost 0, 1, 2 ili 3 u zavisnosti od toga koji od signala operacija pomeranja i rotiranja udesno za jedno mesto ASR, LSR, ROR i RORC ima vrednost 1. Ukoliko signal operacije aritmetičkog pomeranja udesno ASR koji je povezan na ulaz 0 kodera ima vrednost 1, na izlazima kodera se pojavljuje binarna vrednost 0, koja omogućuje da se kroz multiplekser MX1 na liniju IR registra AB<sub>7...0</sub> propusti signal **AB**<sub>7</sub>. Ukoliko signal operacije logičkog pomeranja udesno LSR koji je povezan na ulaz 1 kodera ima vrednost 1, na izlazima kodera se pojavljuje binarna vrednost 1, koja omogućuje da se kroz multiplekser MX1 na liniju IR registra AB<sub>7...0</sub> propusti signal **0**. Ukoliko signal operacije rotiranja udesno ROR koji je povezan na ulaz 2 kodera ima vrednost 1, na izlazima kodera se pojavljuje binarna vrednost 2, koja omogućuje da se kroz multiplekser MX1 na liniju IR registra AB<sub>7...0</sub> propusti signal **AB**<sub>0</sub>. Ukoliko signal operacije rotiranja udesno kroz indikator PSWC RORC koji je povezan na ulaz 3 kodera ima vrednost 1, na izlazima kodera se pojavljuje binarna vrednost 3, koja omogućuje da se kroz multiplekser MX1 na liniju IR registra AB<sub>7...0</sub> propusti signal **PSWC**.

Koder CD2 je koder sa četiri ulaza i dva izlaza koji na izlazima daje binarnu vrednost 0, 1, 2 ili 3 u zavisnosti od toga koji od signala operacija pomeranja i rotiranja ulevo za jedno mesto ASL, LSL, ROL i ROLC ima vrednost 1. Ukoliko signal operacije aritmetičkog pomeranja ulevo ASL koji je povezan na ulaz 0 kodera ima vrednost 1, na izlazima kodera se pojavljuje binarna vrednost 0, koja omogućuje da se kroz multiplekser MX2 na liniju IL registra AB<sub>7...0</sub> propusti signal 0. Ukoliko signal operacije logičkog pomeranja ulevo LSL koji je povezan na ulaz 1 kodera ima vrednost 1, na izlazima kodera se pojavljuje binarna vrednost 1, koja omogućuje da se kroz multiplekser MX2 na liniju IL registra AB<sub>7...0</sub> propusti signal 0. Ukoliko signal operacije rotiranja ulevo ROL koji je povezan na ulaz 2 kodera ima vrednost 1, na izlazima kodera se pojavljuje binarna vrednost 2, koja omogućuje da se kroz multiplekser MX2 na liniju IL registra AB<sub>7...0</sub> propusti signal AB<sub>7</sub>. Ukoliko signal operacije rotiranja ulevo kroz indikator PSWC ROLC koji je povezan na ulaz 3 kodera ima vrednost 1, na izlazima kodera se pojavljuje binarna vrednost 3, koja omogućuje da se kroz multiplekser MX2 na liniju IL registra AB<sub>7...0</sub> propusti signal PSWC.


Registar AW<sub>15...0</sub> je 16-to razredni akumulator koji se koristi kao implicitno izvorište u instrukcijama prenosa STW, PUSHW, STIVTP i STSP i implicitno odredište u instrukcijama prenosa LDW, POPW, LDIVTP i LDSP. Sadržaj sa izlaza multipleksera MX5 se vodi na ulaze registra AW<sub>15...0</sub> i u njega upisuje generisanjem vrednosti 1 signala **ldAW**. Sadržaj registra AW<sub>15...0</sub> se vodi u blok *addr* gde se, ukoliko se izvršava instrukcija prenosa STW sa zadatim direktnim registarskim adresiranjem, upisuje u registarski fajl GPR i ukoliko se izvršava

instrukcija STSP upisuje u registar SP, u blok *bus* gde se, ukoliko se izvršava instrukcija prenosa STW sa zadatim nekim od memorijskih adresiranja ili instrukcija prenosa PUSHW, upisuje u memoriju, i u blok *intr* gde se, ukoliko se izvršava instrukcija STIVTP, upisuje u registar IVTP.

Multiplekser MX5 je 16-to razredni multiplekser sa 4 ulaza. Na ulaze 0 do 2 multipleksera se vode sadržaji BW<sub>15...0</sub>, SP<sub>15...0</sub> i IVTP<sub>15...0</sub>. Selekcija jednog od ovih sadržaja se realizuje binarnim vrednostima 0 do 2, respektivno, upravljačkih signala **mxAW**<sub>1</sub> i **mxAW**<sub>0</sub>. Sadržaj sa izlaza multipleksera MX5 se vodi na ulaze registra AW<sub>15...0</sub>. Sadržaj BW<sub>15...0</sub> se propušta kroz multiplekser u slučaju instrukcije LDW, sadržaj SP<sub>15...0</sub> u slučaju instrukcije LDSP i sadržaj IVTP<sub>15...0</sub> u slučaju instrukcije LDIVTP.

Registar BW<sub>15...0</sub> je 16-to razredni prihvatni registar u koji se privremeno smešta izvorišni operand specificiran adresnim delom instrukcije prenosa LDW. Sadržaj sa izlaza multipleksera MX6 se vodi na ulaze registra BW<sub>15...0</sub> i u njega upisuje vrednošću 1 signala **ldBW**. Sadržaj registra BW<sub>15...0</sub> se vodi na ulaze multipleksera MX5 kroz koji se propušta i upisuje u registar AW<sub>15...0</sub> u slučaju instrukcije LDW.

Multiplekser MX6 je 16-to razredni multiplekser sa 4 ulaza. Na ulaze 0 do 2 multipleksera se vode sadržaji GPR<sub>15...0</sub>, DW<sub>15...0</sub> i IR<sub>15...0</sub>. Selekcija jednog od ovih sadržaja se realizuje binarnim vrednostima 0 do 2, respektivno, upravljačkih signala **mxBW**<sub>1</sub> i **mxBW**<sub>0</sub>. Sadržaj sa izlaza multipleksera MX6 se vodi na ulaze registra BW<sub>15...0</sub>. Sadržaj GPR<sub>15...0</sub> predstavlja operand u slučaju direktnog registarskog adresiranja, sadržaj DW<sub>15...0</sub> u slučaju memorijskih adresiranja i sadržaj IR<sub>15...0</sub> u slučaju neposrednog adresiranja.



Slika 17 Blok exec (drugi deo)

Registar PSW<sub>15...0</sub> je 16-to razredni registar koji sadrži indikatore programske statusne reči procesora (slika 17). Registar PSW<sub>15...0</sub> se sastoji od flip-flopova PSWI, PSWV, PSWC, PSWZ i PSWN, koji predstavljaju razrede PSW<sub>15</sub> i PSW<sub>3...0</sub>, respektivno, dok razredi PSW<sub>14...4</sub> ne postoje.

Flip-flop PSWI sadrži indikator *interrupt*. Flip-flop se postavlja na vrednost 1 vrednošću 1 signala **stPSWI** u okviru faze izvršavanja instrukcije INTE i na vrednost 0 vrednošću 1 signala **clPSWI** u okviru faze izvršavanja instrukcije INTD.

Flip-flop PSWV sadrži indikator *overflow*. U flip-flop PSWV se vrednošću 1 signala **ldV** u okviru faze izvršavanja određenih instrukcija (odeljak 2.1.5) upisuje vrednost signala **V**.

Flip-flop PSWC sadrži indikator *carry/borrow*. U flip-flop PSWC se vrednošću 1 signala **ldC** u okviru faze izvršavanja određenih instrukcija (odeljak 2.1.5) upisuje vrednost signala **C**.

Flip-flop PSWZ sadrži indikator *zero*. U flip-flop PSWZ se vrednošću 1 signala **ldZ** u okviru faze izvršavanja određenih instrukcija (odeljak 2.1.5) upisuje vrednost signala **Z**.


Flip-flop PSWN sadrži indikator *negative*. U flip-flop PSWN se vrednošću 1 signala **ldN** u okviru faze izvršavanja određenih instrukcija (odeljak 2.1.5) upisuje vrednost signala **N**.

U razred PSW<sub>15</sub> koji predstavlja najstariji razred registra PSW<sub>15...0</sub> se vrednošću 1 signala **IdPSWH** upisuje sadržaj razreda MDR<sub>7</sub> prihvatnog registra podatka MDR<sub>7...0</sub> bloka *bus*, dok se u razrede PSW<sub>3...0</sub> koji predstavljaju 4 najmlađa razreda registra PSW<sub>15...0</sub> vrednošću 1 signala **IdPSWL** upisuje sadržaj razreda MDR<sub>3...0</sub> prihvatnog registra podatka MDR<sub>7...0</sub>. Ovo se koristi prilikom izvršavanja instrukcije RTI da se sadržajem sa vrha steka restaurira sadržaj registra PSW<sub>15...0</sub>. Sadržaj najstarijeg razreda PSW<sub>15</sub>, 4 najmlađa razreda PSW<sub>3...0</sub> i vrednosti 0 za nepostojeće razrede PSW<sub>14...4</sub> registra PSW<sub>15...0</sub> se vode posebno kao 8 starijih razreda PSW<sub>15...8</sub> i 8 mlađih razreda PSW<sub>7...0</sub> registra PSW<sub>15...0</sub> u blok *bus* u kome se upisuju u prihvatni registar podatka MDR<sub>7...0</sub>. Ovo se koristi prilikom opsluživanja zahteva za prekida da se sadržaj registra PSW<sub>15...0</sub> stavi na vrh steka.

Flip-flop START svojom vrednošću 1 omogućava izvršavanje instrukcija, dok vrednošću 0 zaustavlja izvršavanje instrukcija. U flip-flop START se upisuje vrednost 1 pri vrednosti 1 signala **TSTART** koja se generiše ili pri uključenju napajanja ili aktiviranjem tastera START. U flip-flop se upisuje vrednost 0 vrednosti 1 signala **TSTOP** koja se generiše aktiviranjem tastera START.


Kombinacione mreže signala postavljanja indikatora N, Z, C i V se sastoje od logičkih elemenata (slika 18). Na izlazima kombinacionih mreža se formiraju signali koji se upisuju u flip-flopove PSWN, PSWZ, PSWC i PSWV programske statusne reči u okviru izvršavanja određenih instrukcija (odeljak 2.1.5). Signal N ima vrednost koja odgovara vrednosti razreda AB<sub>7</sub> ukoliko je vrednost 1 jednog od signala operacija LDB, ..., ROLC, dok je u svim ostalim situacija vrednost signala N je 0. Signal Z ima vrednost 1 ukoliko vrednost 0 imaju svi razredi registra AB<sub>7...0</sub> i ukoliko je vrednost 1 ima jedan od signala operacija LDB, ..., ROLC, dok u svim ostalim situacija vrednost signala Z je 0. Signal C ima vrednost koja odgovara vrednosti signala C<sub>8</sub> ukoliko je vrednost 1 jednog od signala operacija ADD ili INC i vrednost koja odgovara komplementu vrednost signala C<sub>8</sub> ukoliko je vrednost 1 jednog od signala operacija SUB ili DEC. Pored toga signal C ima vrednost koja odgovara vrednosti signala AB<sub>0</sub> ukoliko je vrednost 1 jednog od signala operacija ASR, LSR, ROR ili RORC i vrednost koja odgovara vrednosti signala AB<sub>7</sub> ukoliko je vrednost 1 jednog od signala operacija ASL, LSL, ROL ili ROLC. U svim ostalim situacija vrednost signala C je 0. Signal V ima vrednost koja odgovara

vrednosti jednog od signala  $V_{ADD}$ ,  $V_{SUB}$ ,  $V_{INC}$  i  $V_{DEC}$ , ukoliko je vrednost 1 signala operacija ADD, SUB, INC ili DEC, respektivno, dok u svim ostalim situacija vrednost signala V je 0. Signal  $V_{ADD}$  ima vrednost 1 ukoliko ili signali  $AB_7$  i  $BB_7$  imaju vrednost 0 i signal  $ALU_7$  ima vrednost 1 ili ukoliko signali  $AB_7$  i  $BB_7$  imaju vrednost 1 i signal  $ALU_7$  vrednost 0. Signal  $V_{SUB}$  ima vrednost 1 ukoliko ili signali  $ALU_7$  i  $BB_7$  imaju vrednost 0 i signal  $AB_7$  vrednost 1 ili signali  $ALU_7$  i  $BB_7$  imaju vrednost 1 i signal  $AB_7$  ima vrednost 1. Signal  $V_{DEC}$  ima vrednost 1 ukoliko signal  $AB_7$  ima vrednost 0 i signal  $ALU_7$  vrednost 1. Signal  $V_{DEC}$  ima vrednost 1 ukoliko signal  $AB_7$  ima vrednost 1 i signal  $ALU_7$  vrednost 0.



Slika 18 Blok exec (treći deo)

Kombinacione mreže za formiranje signala rezultata operacija **eql**, ..., **nneg** i **brpom** se sastoje od logičkih elemenata i multipleksera MX7, MX8 i MX9 (slika 19). Logičkim elementima se na osnovu sadržaja flip-flopova PSWN, PSWZ, PSWC i PSWV programske statusne reči formiraju signali **eql**, ..., **nneg**. Multiplekserima MX7, MX8 i MX9 se na osnovu razreda IR<sub>27...24</sub> prihvatnog registra instrukcije kojima se specificira kod operacije instrukcije uslovnog skoka BEQL, ..., BNNEQ selektuje jedan od signala **eql**, ..., **nneg** i pojavljuje kao signal **brpom** koji se koristi u upravljačkoj jedinici *uprav* da bi se prilikom izvršavanja instrukcija uslovnog skoka utvrdilo da li je uslov za skok ispunjen ili nije. Selekcija jednog od signala **eql**, ..., **nneg** i formiranje signala **brpom** se realizuje na osnovu kodiranja odgovarajućih kodova operacija instrukcije uslovnog skoka BEQL, ..., BNNEQ. Kodiranje instrukcija je tako realizovano da se razredom IR<sub>27</sub> selektuje jedna od dve podgrupe G0\_PG2 (poglavlje 2.1.5.1.1.1) i G0\_PG3 (poglavlje 2.1.5.1.1.1) instrukcija uslovnog skoka (tabela 4), dok se razredima IR<sub>26...24</sub> unutar selektovane podrupe selektuje odgovarajuća instrukcija (tabele 7 i 8).



Slika 19 Blok exec (četvrti deo)

Signali rezultata operacija eql, ..., nneg imaju sledeće značenje:

eql — rezultat nula,

**neq** — rezultat različit od nule,

grt — rezultat veći od nule u aritmetici sa znakom,

gre — rezultat veći od nule ili jednak nuli u aritmetici sa znakom,

**lss** — rezultat manji od nule u aritmetici sa znakom,

leq — rezultat manji od nule ili jednak nuli u aritmetici sa znakom,

grtu — rezultat veći od nule u aritmetici bez znaka,

**greu** — rezultat veći od nule ili jednak nuli u aritmetici bez znaka.

**lssu** — rezultat manji od nule u aritmetici bez znaka,

```
lequ — rezultat manji od nule ili jednak nuli u aritmetici bez znaka,
neg — razred PSWN je jedan,
nng — razred PSWN nije jedan,
ovf — razred PSWV je jedan i
nvf — razred PSWV nije jedan.
Signali rezultata operacija eql, ..., nvf se realizuju prema sledećim izrazima:
eql = PSWZ,
neq = PSWZ,
grt = ((PSWN \oplus PSWV) + PSWZ),
gre = (PSWN \oplus PSWV),
lss = PSWN \oplus PSWV.
leq = (PSWN \oplus PSWV) + PSWZ,
grtu = PSWC + PSWZ,
greu = PSWC,
lssu = PSWC,
lequ = PSWC + PSWZ,
neg = PSWN,
nng = PSWN,
ovf = PSWV i
nvf = PSWV.
```

## 3.1.5 Blok intr


Blok *intr* sadrži logički ILI i I element za formiranje signala prekida **prekid**, koder prioriteta CD za formiranje broja ulaza UEXT<sub>2...0</sub> u IV tabelu, registar BR<sub>2...0</sub> za pamćenje vrednosti broja ulaza UEXT<sub>2...0</sub>, mrežu za formiranje pomeraja za tabelu sa adresama prekidnih rutina IVTDSP<sub>15...0</sub> i registar ukazivača na tabelu sa adresama prekidnih rutina IVTP<sub>15...0</sub> (slika 20).

Signal prekida **prekid** se formira kao I funkcija signala **prper** i PSWI. Signal **prper** se formira kao ILI funkcija signala prekida **intr**<sub>0</sub> do **intr**<sub>7</sub>. Signal PSWI se instrukcijama INTE i INTD postavlja na vrednostima 1 i 0, respektivno, i time zadaje režim rada procesora sa prihvatanjem ili maskiranjem prekida **intr**<sub>0</sub> do **intr**<sub>7</sub>, respektivno. Da bi signal prekida **prekid** imao vrednost 1 potrebno je da barem jedan od signala **intr**<sub>0</sub> do **intr**<sub>7</sub> ima vrednost 1 i da signal PSWI ima vrednost 1. sa prihvatanjem maskirajućih prekida.

Koder CD služi za formiranje broja ulaza u tabelu sa adresama prekidnih rutina za spoljašnje maskirajuće prekide intr<sub>0</sub> do intr<sub>7</sub>. Signali intr<sub>0</sub> do intr<sub>7</sub> se vode na ulaze 0 do 7 kodera prioriteta CD po rastućim prioritetima. Na izlazu kodera dobija se 3-bitna binarna vrednost UEXT<sub>2...0</sub> ulaza kodera najvišeg prioriteta na kome signal zahteva za prekid ima vrednost 1. Vrednost UEXT<sub>2...0</sub>, koja predstavlja broj ulaza u IV tabelu u kome se nalazi adresa prekidne rutine za zahtev za prekid najvišeg prioriteta, se vodi na ulaze registra BR<sub>2...0</sub>.

Registar BR<sub>2...0</sub> služi za pamćenje vrednosti broja ulaza u tabelu sa adresama prekidnih rutina UEXT<sub>2...0</sub>. Vrednosti UEXT<sub>2...0</sub> se upisuje u registar BR<sub>2...0</sub> vrdnošću 1 signala **IdBR**. Sadržaj registra BR<sub>2...0</sub> se koristi za formiranje pomeraja IVTDSP<sub>15...0</sub> za ulazak u tabelu sa adresama prekidnih rutina. Kako adresa prekidne rutine zauzima dve susedne memorijske lokacije potrebno je dobiti pomeraj množenjem broja ulaza sa 2, što se realizuje pomeranjem sadržaja registra BR<sub>2...0</sub> za jedno mesto ulevo. Pomeraj IVTDSP<sub>15...0</sub> je formiran tako što se bit

IVTDSP<sub>0</sub> postavlja na vrednost 0, bitovi IVTDSP<sub>3...1</sub> na vrednost bitova BR<sub>2...0</sub> i bitovi IVTDSP<sub>15...4</sub> na vrednost 0.



Slika 20 Blok intr (prvi deo)

Registar IVTP<sub>15...0</sub> je ukazivač na tabelu sa adresama prekidnih rutina i sadrži početnu adresu IV tabele. Upis sadržaja sa linija  $AW_{15...0}$  u registar IVTP<sub>15...0</sub> se obavlja vrednošću 1 signala **ldIVTP**. Upis u registar IVTP<sub>15...0</sub> se realizuje samo kod izvršavanja instrukcije STIVTP, koja služi za upis sadržaja akumulatora  $AW_{15...0}$  u registar procesora IVTP<sub>15...0</sub>.

# 3.2 UPRAVLJAČKA JEDINICA

U ovom odeljku se daju dijagram toka izvršavanja instrukcija, algoritam generisanja upravljačkih signala i struktura upravljačke jedinice *uprav*.


## 3.2.1 Dijagram toka izvršavanja instrukcija

Dijagram toka izvršavanja instrukcija je predstavljen operacionim i uslovnim blokovima (slika 21). U operacionim blokovima se nalaze opisi mikrooperacija koje treba realizovati. U uslovnim blokovima se nalaze opisi logičkih uslova koji definišu grananja algoritma.

U početnom koraku dijagram toka operacija vrši se provera da li je procesor zaustavljen ili ne. Ako je procesor zaustavljen ostaje se u početnom koraku i čeka startovanje procesora. Ako procesor nije zaustavljen prelazi se na korake u kojima se realizuje faza čitanje instrukcije.

U okviru faze čitanje instrukcije najpre se čita prvi bajt instrukcije u kome se nalazi kod operacije.

U nastavku faze čitanje instrukcije proverava se da li vrednost koda operacije odgovara vrednostima bezadresnih instrukcija čija je dužina jedan bajt. Ukoliko nije nastavlja se sa fazom čitanje instrukcije, a ukoliko jeste prelazi na fazu izvršavanje operacije.



Slika 21 Dijagram toka izvršavanja instrukcija

prekid

U nastavku faze čitanje instrukcije čita se drugi bajt instrukcije.

U nastavku faze čitanje instrukcije proverava se da li vrednost koda operacije odgovara vrednostima instrukcija uslovnog skoka čija je dužina dva bajta. Ukoliko nije nastavlja se sa fazom čitanje instrukcije, a ukoliko jeste prelazi na fazu izvršavanje operacije.

U nastavku faze čitanje instrukcije proverava se da li vrednost koda operacije odgovara vrednostima aritmetičko logičkih instrukcija i da li vrednost načina adresiranja odgovara vrednostima za direktno registarsko adresiranje i indirektno registarsko adresiranje čija je dužina dva bajta. Ukoliko nije nastavlja se sa fazom čitanje instrukcije, a ukoliko jeste prelazi na fazu formiranje adrese operanda.

U nastavku faze čitanje instrukcije čita se treći bajt instrukcije i proverava se da li vrednost koda operacije odgovara vrednostima instrukcija bezuslovnog skoka čija je dužina tri bajta. Ukoliko nije nastavlja se sa fazom čitanje instrukcije, a ukoliko jeste prelazi na fazu izvršavanje operacije.

U nastavku faze čitanje instrukcije proverava se da li vrednost koda operacije odgovara vrednostima aritmetičko logičkih instrukcija i da li vrednosti načina adresiranja odgovara vrednosti za neposredno adresiranje čija je dužina tri bajta. Ukoliko nije nastavlja se sa fazom čitanje instrukcije, a ukoliko jeste prelazi na fazu formiranje adrese operanda.

U nastavku faze čitanje instrukcije čita se četvrti bajt instrukcije i prelazi na fazu formiranje adrese operanda.

U okviru faze formiranje adrese operanda se postupa različito u zavisnosti od toga da li se radi o instrukcijama upisa ili čitanja operanda, a u slučaju da se radi o instrukcijama čitanja operanda i od toga da li se operand nalazi u instrukciji, nekom od registara opšte namene ili memorijskoj lokaciji. U slučaju neposrednog adresiranja operand se čita neposredno iz instrukcije i prelazi na fazu izvršavanje operacije. U slučaju direktnog registarskog adresiranja operand se čita iz registra opšte namene i prelazi na fazu izvršavanje operacije ukoliko se ne radi o instrukciji upisa i odmah se prelazi na fazu izvršavanje operacije ukoliko se radi o instrukciji upisa. U svim ostalim slučajevima se radi o nekom od memorijskih adresiranja, pa se saglasno specificiranom načinu adresiranja formira adresa memorijske lokacije. Operand se čita iz memorijske lokacije i prelazi na fazu izvršavanje operacije ukoliko se ne radi o instrukciji upisa i odmah se prelazi na fazu izvršavanje operacije ukoliko se radi o instrukciji upisa.

U okviru faze izvršavanje operacija prelazi se na izvršavanje odgovarajuće operacije saglasno vrednosti koda operacije i prelazi na fazu opsluživanje prekida. Instrukcijama prenosa se ostvaruju prenosi iz različitih izvorišta u akumulatore procesora i obrnuto. Aritmetičkim instrukcijama se realizuju aritmetičke operacije nad sadržajima akumulatora i specificiranog operanda, a rezulta smešta u akumulator. Logičkim instrukcijama se realizuju logičke operacije nad sadržajima akumulatora i specificiranog operanda, a rezulta smešta u akumulator. Instrukcijama pomeranja i rotiranja se vrše pomeranja ulevo i udesno sadržaja akumulatora, a rezultat smešta u akumulator. Instrukcijama skoka se realizuju bezuslovni i uslovni skokovi u programu, skok na potprogram, povratak iz potprograma i povratak iz prekidne rutine. Instrukcijama postavljanja indikatora u PSW se dozvoljava ili zabranjuje reakcija na maskirajuće prekide.

U okviru faze opsluživanje prekida proverava se da li postoji zahtev za prekid koji je dozvoljen. Ukoliko ne postoji vraća se u početni korak i kreće sa fazom čitanje instrukcije prve sledeće instrukcije, dok se u suprotnom slučaju nastavlja sa fazom opsluživaje prekida. U nastavku faze opsluživanje prekida sa najpre na stek stavljaju programski brojač i programska statusna reč. Posle toga se formira broj ulaza u tabelu sa adresama prekidnih rutina. Na kraju se, sabiranjem broja ulaza pretvorenog u pomeraj i registra koji ukazuje na početnu adresu tabele sa adresama prekidnih rutina, dobija adresa memorijske lokacije sa koje se čita adresa prekidne rutine koja se upisuje u programski brojač i vraća u početni korak. Time se kreće sa fazom čitanje instrukcije prve instrukcije prekidne rutine.

# 3.2.2 Algoritam generisanja upravljačkih signala

Algoritam generisanja upravljačkih signala je formiran na osnovu dijagrama toka operacija (slika 21) i dat je u obliku dijagrama toka mikrooperacija, dijagrama toka upravljačkih signala (slike 22 do 48) i sekvence upravljačkih signala (tabela 13).

Dijagram toka mikrooperacija i dijagram toka upravljačkih signala su dati istovremeno i predstavljeni su operacionim i uslovnim blokovima. U operacionim blokovima dijagrama toka mikrooperacija se nalaze mikrooperacije i uslovi pod kojima se one izvršavaju, dok se u operacionim blokovima dijagrama toka upravljačkih signala nalaze upravljački signali i uslovi pod kojima se oni generišu. U uslovnim blokovima dijagrama toka mikrooperacija i dijagrama toka upravljačkih signala se nalaze signali logičkih uslova.

U sekvenci upravljačkih signala po koracima se koriste iskazi za signale i skokove. Iskazi za signale su oblika

## signali.

Ovaj iskaz sadrži spisak upravljačkih signala blokova operacione jedinice *oper* i određuje koji se signali bezuslovno generišu. Iskazi za skokove su oblika

br step<sub>A</sub>,

br (if uslov then step<sub>A</sub>) i

br (case (uslov<sub>1</sub>, ..., uslov<sub>n</sub>) then (uslov<sub>1</sub>, step<sub>A1</sub>), ..., (uslov<sub>n</sub>, step<sub>An</sub>).

Prvi iskaz sadrži korak step<sub>A</sub> na koji treba bezuslovno preći i u daljem tekstu se referiše kao bezuslovni skok. Drugi iskaz sadrži signal **uslov** i korak step<sub>A</sub> i određuje korak step<sub>A</sub> na koji treba preći ukoliko signal **uslov** ima aktivnu vrednost i u daljem tekstu se referiše kao uslovni skok. Treći iskaz sadrži signale **uslov**<sub>1</sub>, ..., **uslov**<sub>n</sub> i korake step<sub>A1</sub>, ..., step<sub>An</sub> i određuje na koji od koraka step<sub>A1</sub>, ..., step<sub>An</sub> treba preći u zavisnosti od toga koji od signala **uslov**<sub>1</sub>, ..., **uslov**<sub>n</sub> ima aktivnu vrednost i u daljem tekstu se referiše kao višestruki uslovni skok.

Objašnjenja vezana za generisanje upravljačkih signala su data zajednički za dijagram toka upravljačkih signala i sekvencu upravljačkih signala i to u okviru sekvence upravljačkih signala.

# Tabela 13 Sekvenca upravljačkih signala

! Sekvenca upravljačkih signala ima četiri celine koje odgovaraju fazama čitanje instrukcije, formiranje adrese i čitanje operanda, izvršavanje operacije i opsluživanje prekida. Faza čitanje instrukcije se realizuje u koracima step<sub>00</sub> do step<sub>0F</sub> koji su zajednički za sve instrukcije. Faza formiranje adrese i čitanje operanda se realizuje u koracima step<sub>10</sub> do step<sub>1F</sub> pri čemu postoje posebni koraci za svaki način adresiranja operanda. Faza izvršavanje operacije se realizuje u koracima step<sub>30</sub> do step<sub>88</sub>, pri čemu postoje posebni koraci za svaku operaciju. Faza opsluživanje prekida se realizuje u koracima step<sub>89</sub> do step<sub>9C</sub> koji su zajednički za sve instrukcije. !

## ! Čitanje instrukcije !

! U koraku step<sub>00</sub> se proverava vrednost signala **START** bloka *exec* koji vrednostima 0 i 1 ukazuje da li je processor neaktivan ili aktivan, respektivno. Ukoliko je procesor neaktivan ostaje se u koraku step<sub>00</sub>, dok se u suprotnom slučaju prelazi na korak step<sub>01</sub>. !

 $step_{00}$  br (if **START** then  $step_{00}$ );


! U koracima step<sub>01</sub> do step<sub>03</sub> se čita prvi bajt instrukcije i smešta u razrede IR<sub>31...24</sub> prihvatnog registra instrukcije IR<sub>31...0</sub>. Vrednostima 0 signala **mxMAR<sub>2</sub>, mxMAR<sub>1</sub>** i **maMAR<sub>0</sub>** bloka *bus* se sadržaj registra PC<sub>15..0</sub> bloka *fetch* propušta kroz multiplekser MX1 i vrednošću 1 signala **IdMAR** upisuje u adresni registar MAR<sub>15..0</sub> bloka *bus*. Pored toga, vrednošću 1 signala **incPC** se sadržaj registra PC<sub>15..0</sub> inkrementira i prelazi na korak step<sub>02</sub>. U koraku step<sub>02</sub> se realizuje čitanje jednog bajta i upisivanje u registar podatka MDR<sub>7..0</sub> bloka *bus*. Vrednošću 1 signala **rdCPU** se sadržaj registra MAR<sub>15...0</sub> pušta na adresne linije ABUS<sub>15...0</sub> magistrale *BUS* i generiše vrednost 0 signala na upravljačkoj liniji **RDBUS** magistrale *BUS*, čime se u memoriji *MEM* startuje operacija čitanja. Pročitani sadržaj

koji memorija *MEM* pušta na izlazne linije podataka DOBUS<sub>7...0</sub> magistrale *BUS* se vrednošću 1 signala **rdCPU** upisuje u registar podatka MDR<sub>7..0</sub> i prelazi na korak step<sub>03</sub>. U koraku step<sub>03</sub> se vrednošću 1 signala **ldIR0** bloka *fetch* pročitani bajt prebacuje iz registra MDR<sub>7..0</sub> bloka *bus* u prihvatni registar instrukcije i to u razrede IR<sub>31...24</sub> bloka *bus*. !

 $\begin{array}{ll} step_{01} & \textbf{ldMAR, incPC;} \\ step_{02} & \textbf{rdCPU;} \\ step_{03} & \textbf{ldIR0;} \end{array}$ 

! U koraku step<sub>04</sub> se proverava vrednost signala **11** bloka *fetch* da bi se utvrdilo da li je dužina instrukcije jedan bajt ili više bajtova. U zavisnosti od toga da li signal **11** ima vrednost 1 ili 0, prelazi se ili na korak step<sub>30</sub> i fazu izvršavanje operacije ili korak step<sub>05</sub> i produžava sa čitanjem bajtova instrukcije. !

step<sub>04</sub> br (if **11** then step<sub>30</sub>);



Slika 22 Čitanje instrukcije (prvi deo)

! U koracima step $_{05}$  do step $_{07}$  se čita drugi bajt instrukcije i smešta u razrede IR $_{23...16}$  prihvatnog registra instrukcije IR $_{31...0}$ . Koraci step $_{05}$  i step $_{06}$  u kojima se čita drugi bajt instrukcije su isti kao koraci step $_{01}$  i step $_{02}$  u kojima se čita prvi bajt instrukcije. !

ldMAR, incPC; step<sub>05</sub> rdCPU; step<sub>06</sub> 13 60  $MAR \leq PC$ ldMAR, incPC  $PC \le PC + 1$ MDR<=MEM rdCPU  $IR_{23-16} \le MDR_{7-0}$ ldIR1,  $GPRAR_{4...0} \le MDR_2$ ldGPRAR 12 brnch 12 brnch 0 \ 0 \ 12\_arlog 12\_arlog 0 ¥ 2 0 ¥ 2 3 3 13 60 Slika 23 Čitanje instrukcije (drugi deo)

! U koraku step<sub>07</sub> se vrednošću 1 signala **ldIR1** bloka *fetch* pročitani bajt prebacuje iz registra MDR<sub>7..0</sub> bloka *bus* u prihvatni registar instrukcije i to u razrede IR<sub>23...16</sub> bloka *bus*. Istovremeno se vrednošću 1 signala **ldGPRADR** bloka *addr* razredi MDR<sub>4..0</sub> upisuju u registar GPRADR<sub>4..0</sub>. Time se u registru GPRADR<sub>4..0</sub> nalazi adresa registra opšte namene koja se koristi samo u slučaju da se radi o instrukciji kojoj je potrebna ta adresa da bi se saglasno specificiranom načinu adresiranja došlo do operanda. !

! U koracima step<sub>07</sub> i step<sub>08</sub> se proverava vrednost signala **l2\_brnch** i **l2\_arlog** bloka *fetch* da bi se utvrdilo da li je dužina instrukcije dva bajta ili više bajtova. Iz koraka step<sub>07</sub> se u zavisnosti od toga da li signal **l2\_brnch** ima vrednost 1 ili 0, ili prelazi na korak step<sub>30</sub> i fazu izvršavanje operacije ili step<sub>08</sub> i proveru vrednosti signala **l2\_arlog**. Iz koraka step<sub>08</sub> se, u zavisnosti od toga da li signal **l2\_arlog** ima vrednost 1 ili 0, ili prelazi na korak step<sub>10</sub> i fazu formiranje adrese i čitanje operanda ili korak step<sub>09</sub> i produžava sa čitanjem bajtova instrukcije.!

step<sub>07</sub> ldIR1, ldGPRADR,

br (if 12\_brnch then step<sub>30</sub>);

step<sub>08</sub> br (if **l2\_arlog** then step<sub>10</sub>);

! U koracima step<sub>09</sub> do step<sub>0B</sub> se čita treći bajt instrukcije i smešta u razrede IR<sub>15...8</sub> prihvatnog registra instrukcije IR<sub>31...0</sub>. Koraci step<sub>09</sub> i step<sub>0A</sub> u kojima se čita treći bajt instrukcije su isti kao koraci step<sub>01</sub> i step<sub>02</sub> u kojima se čita prvi bajt instrukcije.!

ldMAR, incPC; step<sub>09</sub> rdCPU;  $step_{0A}$ 3 13 ldMAR,  $MAR \leq PC$  $PC \le PC + 1$ incPC MDR<=MEM rdCPU ..8<=MDR<sub>7</sub> ldIR2 13 jump 13 jump 0 \ 0 V 13 arlog 13 arlog 0 \ 0 \  $MAR \leq PC$ ldMAR,  $PC \le PC + 1$ incPC MDR<=MEM rdCPU  $IR_{7} = MDR_{7}$ ldIR3 3 13 60

Slika 24 Čitanje instrukcije (treći deo)

- ! U koraku step<sub>0B</sub> se signalom **ldIR2** bloka *fetch* pročitani bajt prebacuje iz registra MDR<sub>7..0</sub> bloka *bus* u prihvatni registar instrukcije i to u razrede IR<sub>15...8</sub> bloka *bus*. !
- ! U koracima step<sub>0B</sub> i step<sub>0C</sub> se proverava vrednost signala **13\_jump** i **13\_arlog** bloka *fetch* da bi se utvrdilo da li je dužina instrukcije tri ili četiri bajta. Iz koraka step<sub>0B</sub> se, u zavisnosti od toga da li signal **13\_jump** ima vrednost 1 ili 0, ili prelazi na korak step<sub>30</sub> i fazu izvršavanje operacije ili step<sub>0C</sub> i proveru vrednosti signala **13\_arlog**. Iz koraka step<sub>0C</sub> se u zavisnosti od toga da li signal **13\_arlog** ima vrednost 1 ili 0, ili prelazi na korak step<sub>10</sub> i fazu formiranje adrese i čitanje operanda ili na korak step<sub>0D</sub> i produžava sa čitanjem četvrtog bajta instrukcije.!

step<sub>0B</sub> ldIR2,

*br* (*if* **13\_jump** *then* step<sub>30</sub>);

step<sub>0C</sub> br (if 13\_arlog then step<sub>10</sub>);

! U koracima step<sub>0D</sub> do step<sub>0F</sub> se čita četvrti bajt instrukcije i smešta u razrede  $IR_{7...0}$  prihvatnog registra instrukcije  $IR_{31...0}$ . Koraci step<sub>0D</sub> i step<sub>0E</sub> u kojima se čita četvrti bajt instrukcije su isti kao koraci step<sub>01</sub> i step<sub>02</sub> u kojima se čita prvi bajt instrukcije. U koraku step<sub>0F</sub> se signalom **IdIR3** bloka *fetch* pročitani bajt prebacuje iz registra  $MDR_{7..0}$  bloka *bus* u prihvatni registar instrukcije i to u razrede  $IR_{7...0}$  bloka *bus*. Iz koraka step<sub>0F</sub> se prelazi na korak step<sub>10</sub> i fazu formiranje adrese i čitanje operanda. !


step<sub>0D</sub> ldMAR, incPC;

step<sub>0E</sub> rdCPU;

## step<sub>0F</sub> ldIR3;

## ! Formiranje adrese i čitanje operanda !

! U korak step<sub>20</sub> se dolazi iz koraka step<sub>08</sub>, step<sub>0C</sub> i step<sub>0F</sub> ukoliko se radi o instrukcijama dužine dva, tri i četiri bajta koje zahtevaju da se do operanda dođe saglasno specificiranom načinu adresiranja. Za sve instrukcije, sem instrukcija STB i STW, operand se smešta u registar BB<sub>7...0</sub> ili registar BW<sub>15...0</sub>. Operand može da bude u nekom od registara opšte namene, u memorijskoj lokaciji ili samoj instrukciji. U slučaju adresiranja kod kojih se operand nalazi u nekom od registara opšte namene ili u samoj instrukciji, ova faza se svodi na prebacivanje operanda u registar BB<sub>7...0</sub> ili registar BW<sub>15...0</sub>. U slučaju adresiranja kod kojih se operand nalazi u memoriji, ova faza se sastoji od koraka u kojima se prvo formira adresa operanda u memoriji i zatim operand čita i prebacuje u registar BB<sub>7...0</sub> ili registar BW<sub>15...0</sub>. Izuzetak su instrukcije STB i STW kod kojih se operand upisuje. U slučaju adresiranja kod koga se operand upisuje u registar opšte namene, odmah se prelazi na fazu izvršavanje operacije u kojoj se operand upisuje u registar opšte namene. U slučaju nekog od adresiranja kod kojih se operand upisuje u memoriju, u ovoj fazi se samo formira adresa operanda u registru MAR<sub>15...0</sub>, pa se prelazi na fazu izvršavanje operacije u kojoj se operand upisuje u memoriju na formiranoj adresi. Pretpostavljeno je da se slučaju instrukcija STB i STW neće javiti neposrednos adresiranje i da se zato slučaj kada se upisuje u samu instrukciju ne javlja. U koraku step<sub>10</sub> se realizuje višestruki uslovni skok na jedan od koraka step<sub>11</sub>, step<sub>15</sub>, ..., step<sub>2D</sub> u zavisnosti od toga koji od signala adresiranja regdir, regind, memdir, memind, regindpom, bxpom, bcpom, imm bloka addr ima vrednost 1. !



Slika 25 Formiranje adrese i čitanje operanda (prvi deo)

```
br (case (regdir, regind, memdir, memind, regindpom, bxpom, bcpom, imm) then
(regdir, step<sub>11</sub>), (regind, step<sub>15</sub>), (memdir, step<sub>17</sub>), (memind, step<sub>19</sub>),
(regindpom, step<sub>20</sub>), (bxpom, step<sub>22</sub>), (pcpom, step<sub>25</sub>), (imm, step<sub>2D</sub>));
```

! Registarsko direktno adresiranje!

! U korak step<sub>11</sub> se dolazi iz step<sub>10</sub> ukoliko signal za registarsko direktno adresiranje **regdir** ima vrednost 1. Ukoliko signal **store** bloka *addr* ima vrednost 1, što znači da se radi o instrukcijama STB ili STW za koje nema čitanja operanda, prelazi se na korak step<sub>30</sub> i fazu izvršavanje operacije. U suprotnom slučaju se prelazi na korak step<sub>12</sub> u kome se proverava vrednost signala operacije **LDW**. Ukoliko signal LDW ima vrednost 1, prelazi se na korak step<sub>14</sub> u kome se vrednošću 1 signala ldBW 16-to razredni sadržaj adresiranog registra opšte namene GPR<sub>15...0</sub> bloka addr upisuje u registar BW<sub>15...0</sub> bloka *exec*. U suprotnom slučaju se prelazi na korak step<sub>13</sub> u kome se vrednošću 1 signala ldBB niži bajt adresiranog registra opšte namene GPR<sub>7...0</sub> upisuje u registar BB<sub>7...0</sub> bloka exec. U oba slučaja se prelazi na korak step<sub>30</sub> i fazu izvršavanje operacije.!

```
step<sub>11</sub>
              br (if store then step<sub>30</sub>);
              br (if LDW then step<sub>14</sub>);
step<sub>12</sub>
step<sub>13</sub>
              ldBB,
               br step<sub>30</sub>;
              ldBW,
step<sub>14</sub>
               br step<sub>30</sub>:
```

! Registarsko indirektno adresiranje!

! U korak step<sub>15</sub> se dolazi iz koraka step<sub>10</sub> ukoliko signal za registarsko indirektno adresiranje **regind** ima vrednost 1. Vrednošću 1 signala **mxMAR**<sub>0</sub> se sadržaj adresiranog registra opšte namene GPR<sub>15...0</sub> bloka addr propušta kroz multiplekser MPX1 bloka bus i vrednošću 1 signala ldMAR upisuje u registar MAR<sub>15...0</sub> bloka bus. Time se u registru MAR<sub>15...0</sub> nalazi adresa operanda za slučaj registarskog indirektnog adresiranja. Ukoliko signal **store** bloka addr ima vrednost 1, što znači da se radi o instrukcijama STB ili STW za koje nema čitanja operanda, prelazi se na korak step<sub>30</sub> i fazu izvršavanje operacije. U suprotnom slučaju se prelazi na korak step<sub>16</sub> iz koga se bezuslovno prelazi na korak step<sub>26</sub> i čitanje operanda. !

```
step<sub>15</sub> mxMAR<sub>0</sub>, ldMAR,
            br (if store then step<sub>30</sub>);
step_{16} br step_{26};
```

! Memorijsko direktno adresiranje!


! U korak step<sub>17</sub> se dolazi iz koraka step<sub>10</sub> ukoliko signal za memorijsko direktno adresiranje **memdir** ima vrednost 1. Vrednošću 1 signala **mxMAR**<sub>1</sub> se sadržaj registra IR<sub>15...0</sub> bloka *fetch* propušta kroz multiplekser MX1 bloka bus i vrednošću 1 signala ldMAR upisuje u registar MAR<sub>15...0</sub>. Time se u registru MAR<sub>15...0</sub> nalazi adresa operanda za slučaj memorijskog direktnog adresiranja. Ukoliko signal store bloka addr ima vrednost 1, što znači da se radi o instrukcijama STB ili STW za koje nema čitanja operanda, prelazi se na korak step<sub>30</sub> i fazu izvršavanje operacije. U suprotnom slučaju se prelazi na korak step<sub>18</sub> iz koga se bezuslovno prelazi na korak step<sub>26</sub> i čitanje operanda. !

```
mxMAR<sub>1</sub>, ldMAR,
step<sub>17</sub>
            br (if store then step<sub>30</sub>);
step_{18} br step_{26};
```

! Memorijsko indirektno adresiranje!

! U korak step<sub>19</sub> se dolazi iz step<sub>10</sub> ukoliko signal za memorijsko indirektno adresiranje **memind** ima vrednost 1. Vrednošću 1 signala mxMAR<sub>1</sub> se sadržaj registra IR<sub>15...0</sub> bloka fetch propušta kroz multiplekser MX1 bloka bus i vrednošću 1 signala ldMAR upisuje u registar MAR<sub>15...0</sub>. Time se u registru MAR<sub>15...0</sub> nalazi adresa memorijske lokacije počev od koje treba pročitati dva bajta koji predstavljaju viši i niži bajt adrese operanda za slučaj memorijskog indirektnog adresiranja. Čitanje prvog bajta se realizuje u koraku step<sub>1A</sub>, a drugog bajta u koracima step<sub>1C</sub>, na isti način kao u koraku step<sub>02</sub> kod čitanja prvog bajta instrukcije. U koraku step<sub>1B</sub> se iz registra MDR<sub>7...0</sub> bloka bus vrednošću 1 signala **ldDWH** prvi bajt upisuje u viši bajt registra DW<sub>15...0</sub> bloka bus, a vrednošću 1 signala incMAR adresni registar MAR<sub>15...0</sub> bloka bus inkrementira na adresu sledećeg bajta. U koraku step<sub>1D</sub> se iz registra MDR<sub>7...0</sub> bloka bus vrednošću 1 signala ldDWL drugi bajt upisuje u niži bajt registra  $DW_{15...0}$ . Na kraju se u koraku step<sub>1E</sub> vrednostima 1 signala  $mxMAR_1$  i  $mxMAR_0$  sadržaj registra  $DW_{15...0}$  koji predstavlja adresu operanda propušta kroz multiplekser MX1 bloka *bus* i vrednošću 1 signala ldMAR upisuje u registar  $MAR_{15...0}$ . Ukoliko signal **store** bloka *addr* ima vrednost 1, što znači da se radi o instrukcijama STB ili STW za koje nema čitanja operanda, prelazi se na korak step<sub>30</sub> i fazu izvršavanje operacije. U suprotnom slučaju se prelazi na korak step<sub>1F</sub> iz koga se bezuslovno prelazi na korak step<sub>26</sub> i čitanje operanda. !

 $\begin{array}{ll} step_{19} & \textbf{mxMAR}_1, \textbf{ldMAR}; \\ step_{1A} & \textbf{rdCPU}; \\ step_{1B} & \textbf{ldDWH, incMAR}; \\ step_{1C} & \textbf{rdCPU}; \\ step_{1D} & \textbf{ldDWL}; \\ step_{1E} & \textbf{mxMAR}_1, \textbf{mxMAR}_0, \textbf{ldMAR}, \\ & br \ (\textit{if store then } step_{30}); \\ step_{1F} & br \ step_{26}; \end{array}$ 



Slika 26 Formiranje adrese i čitanje operanda (drugi deo)

<sup>!</sup> Registarsko indirektno adresiranje sa pomerajem!

! U korak step<sub>20</sub> se dolazi iz step<sub>10</sub> ukoliko signal za registarsko indirektno adresiranje sa pomerajem **regindpom** ima vrednost 1. Vrednostima 1 signala **mxADDA**<sub>0</sub> i **mxADDB**<sub>0</sub> se najpre kroz multipleksere MX2 i MX3 na ulaze sabirača ADD bloka *addr* propuštaju adresirani registar opšte namene GPR<sub>15...0</sub> bloka *addr* i pomeraj iz IR<sub>15...0</sub> bloka *fetch*, zatim se vrednošću 1 signala **mxMAR**<sub>2</sub> dobijeni sadržaja sa izlaza sabirača ADD propušta kroz multiplekser MX1 bloka *bus* i na kraju vrednošću 1 signala **IdMAR** upisuje u registar MAR<sub>15...0</sub>. Time se u registru MAR<sub>15...0</sub> nalazi adresa operanda za slučaj registarskog indirektnog adresiranja sa pomerajem. Ukoliko signal **store** bloka *addr* ima vrednost 1, što znači da se radi o instrukcijama STB ili STW za koje nema čitanja operanda, prelazi se na korak step<sub>30</sub> i fazu izvršavanje operacije. U suprotnom slučaju se prelazi na korak step<sub>21</sub> iz koga se bezuslovno prelazi na korak step<sub>26</sub> i čitanje operanda. !

```
step<sub>20</sub> mxADDA<sub>0</sub>, mxADDB<sub>0</sub>, mxMAR<sub>2</sub>, ldMAR, 
br (if store then step<sub>30</sub>);
step<sub>21</sub> br step<sub>26</sub>;
```

! Bazno indeksno adresiranje sa pomerajem!

! U korak step<sub>22</sub> se dolazi iz koraka step<sub>10</sub> ukoliko signal za bazno indeksno adresiranje sa pomerajem **bxpom** ima vrednost 1. U koraku step<sub>22</sub> se vrednostima 1 signala **mxADDA**<sub>0</sub> i **mxADDB**<sub>0</sub> kroz multipleksere MX2 i MX3 na ulaze sabirača ADD bloka *addr* propuštaju adresirani registar opšte namene GPR<sub>15...0</sub> bloka *addr* i pomeraj iz IR<sub>15...0</sub> bloka *fetch*, a vrednošću 1 signala **ldCW** sadržaj ADD<sub>15...0</sub> sa izlaza sabirača ADD upisuje u registar CW<sub>15...0</sub> bloka *addr*. Pored toga vrednošću 1 signala **incGPRAR** bloka *addr* se vrši inkrementiranje adresnog registra GPRAR<sub>4...0</sub> registara opšte namene GPR<sub>15...0</sub>. U koraku step<sub>23</sub> se vrednostima 1 signala **mxADDA**<sub>1</sub>, **mxADDA**<sub>0</sub> i **mxADDB**<sub>1</sub> kroz multipleksere MX2 i MX3 na ulaze sabirača ADD propuštaju sadržaji registra CW<sub>15...0</sub> i adresiranog registra opšte namene GPR<sub>15...0</sub>, vrednošću 1 signala **mxMAR**<sub>2</sub> se dobijeni sadržaj ADD<sub>15...0</sub> sa izlaza sabirača ADD propušta kroz multiplekser MX1 bloka *bus* i vrednošću 1 signala **ldMAR** upisuje u registar MAR<sub>15...0</sub> bloka *bus*. Time se u registru MAR<sub>15...0</sub> nalazi adresa operanda za slučaj bazno indeksnog adresiranja sa pomerajem. Ukoliko signal **store** bloka *addr* ima vrednost 1, što znači da se radi o instrukcijama STB ili STW za koje nema čitanja operanda, prelazi se na korak step<sub>30</sub> i fazu izvršavanje operacije. U suprotnom slučaju se prelazi na korak step<sub>26</sub> i čitanje operanda. !

```
\begin{array}{lll} step_{22} & \textbf{mxADDA}_0, \textbf{mxADDB}_0, \textbf{ldCW}, \textbf{incGPRAR}; \\ step_{23} & \textbf{mxADDA}_1, \textbf{mxADDA}_0, \textbf{mxADDB}_1, \textbf{mxMAR}_2, \textbf{ldMAR}, \\ & br \ (\textit{if store then } step_{30}); \\ step_{24} & br \ step_{26}; \end{array}
```

! PC relativno adresiranje !

! U korak step<sub>25</sub> se dolazi iz koraka step<sub>10</sub> ukoliko signal za PC relativno adresiranje **pcpom** ima vrednost 1. Vrednostima 1 signala **mxADDA**<sub>1</sub> i **mxADDB**<sub>0</sub> se kroz multipleksere MX2 i MX3 na ulaze sabirača ADD bloka *addr* propuštaju programski brojač PC<sub>15...0</sub> bloka *fetch* i pomeraj iz IR<sub>15...0</sub> bloka *fetch*, vrednošću 1 signala **mxMAR**<sub>2</sub> se dobijeni sadržaj ADD<sub>15...0</sub> sa izlaza sabirača ADD propušta kroz multiplekser MX1 bloka *bus* i vrednošću 1 signala **ldMAR** upisuje u registar MAR<sub>15...0</sub> bloka *bus*. Time se u registru MAR<sub>15...0</sub> nalazi adresa operanda za slučaj PC relativnog adresiranja. Ukoliko signal **store** bloka *addr* ima vrednost 1, što znači da se radi o instrukcijama STB ili STW za koje nema čitanja operanda, prelazi se na korak step<sub>30</sub> i fazu izvršavanje operacije. U suprotnom slučaju se prelazi na korak step<sub>26</sub> i čitanje operanda sa adrese koja se nalazi u registru MAR<sub>15...0</sub>.!

```
step<sub>25</sub> mxADDA_1, mxADDB_0, mxMAR_2, ldMAR, br (if store then step<sub>30</sub>);
```

! Čitanje operanda!

! U korak step<sub>26</sub> se dolazi iz step<sub>16</sub> kod registarskog indirektnog adresiranja, iz step<sub>18</sub> kod memorijskog direktnog adresiranja, iz step<sub>17</sub> kod memorijskog indirektnog adresiranja, iz step<sub>21</sub> kod registarskog indirektnog adresiranja sa pomerajem, iz step<sub>24</sub> kod baznog indeksnog adresiranja sa pomerajem i iz step<sub>25</sub> kod PC relativnog adresiranja sa pomerajem. U svim ovim situacijama adresa memorijske lokacije sa koje treba pročitati operand je sračunata u saglasnosti sa specificiranim načinom adresiranja i nalazi se u registru MAR<sub>15...0</sub> bloka *bus*. Za sve instrukcije za koje se čita operand iz memorije dužina operanda je jedan bajt sem za instrukciju LDW za koju je dužina operanda dva bajta.

Zbog toga se najpre u koraku step<sub>26</sub> čita jedan bajt i to na isti način na koji se to radi u koraku step<sub>02</sub> u kome se čita prvi bajt instrukcije. Potom se u koraku step<sub>27</sub> u zavisnost od toga da li signal **LDW** ima vrednost 0 ili 1 prelazi na korak step<sub>28</sub> ili korak step<sub>29</sub>, respektivno. Kroz korak step<sub>28</sub> se prolazi samo kada je dužina operanda jedan bajt. Tada se vrednostima 1 signala **mxBB**<sub>0</sub> i **ldBB** bloka *exec* sadržaj registra MDR<sub>7...0</sub> bloka *bus* propušta kroz multiplekser MX2 i upisuje u registar BB<sub>7...0</sub>. Iz koraka step<sub>28</sub> se prelazi na korak step<sub>30</sub> i fazu izvršavanje operacije. Kroz korake step<sub>29</sub> do step<sub>2C</sub> se prolazi samo kada je dužina operanda dva bajta. Najpre se u koraku step<sub>29</sub> vrednošću 1 signala **ldDWH** bloka *bus* sadržaj registra MDR<sub>7...0</sub> upisuje u stariji bajt registra DW<sub>15...0</sub> i vrednošću 1 signala **incMAR** inkrementira sadržaj registra MAR<sub>15...0</sub> da bi ukazivao na memorijsku lokaciju na kojoj se nalazi mlađi bajt 16-to razrednog operanda. Potom se u koraku step<sub>2A</sub> čita jedan bajt i to na isti način na koji se to radi u koraku step<sub>02</sub> u kome se čita prvi bajt instrukcije. Zatim se u koraku step<sub>2B</sub> vrednošću 1 signala **ldDWL** bloka *bus* sadržaj registra MDR<sub>7...0</sub> upisuje u mlađi bajt registra DW<sub>15...0</sub>. Time se u registru DW<sub>15...0</sub> nalazi 16-to bitni operand. Na kraju se u koraku step<sub>2C</sub> vrednostima 1 signala **mxBW<sub>0</sub>** i **ldBW** bloka *exec* sadržaj registra DW<sub>15...0</sub> propušta kroz multiplekser MX6 i upisuje u registar BW<sub>15...0</sub>. Iz koraka step<sub>2C</sub> se prelazi na korak step<sub>30</sub> i fazu izvršavanje operacije. !

```
step<sub>26</sub> rdCPU;

step<sub>27</sub> br (if LDW then step<sub>29</sub>);

step<sub>28</sub> mxBB<sub>0</sub>, ldBB,

br step<sub>30</sub>;


step<sub>29</sub> ldDWH, incMAR;

step<sub>2A</sub> rdCPU;

step<sub>2B</sub> ldDWL;

step<sub>2C</sub> mxBW<sub>0</sub>, ldBW,

br step<sub>30</sub>;
```



Slika 27 Formiranje adrese i čitanje operanda (treći deo)

! Neposredno adresiranje !

! U korak step<sub>2D</sub> se dolazi iz step<sub>10</sub> ukoliko signal za neposredno adresiranje **imm** ima vrednost 1. Iz ovog koraka se ukoliko signal **LDW** ima vrednost 1 prelazi na korak step<sub>2F</sub> u kome se vrednostima 1 signala **mxBW**<sub>1</sub> i **ldBW** bloka *exec* 16-to razredna neposredna veličina koja se nalazi u razredima IR<sub>15...0</sub> bloka *fetch* propušta kroz multiplekser MX6 i upisuje u registar BW<sub>15...0</sub>. U suprotnom slučaju se prelazi na korak step<sub>2E</sub> u kome se vrednostima 1 signala **mxBB**<sub>1</sub> i **ldBB** bloka *exec* 8-mo razredna neposredna veličina koja se nalazi u razredima IR<sub>15...8</sub> propušta kroz multiplekser MX2 i upisuje u registar BB<sub>7...0</sub>. U oba slučaja se prelazi na korak step<sub>30</sub> i fazu izvršavanja operacije. !

```
\begin{array}{ll} step_{2D} & \textit{br (if LDW then } step_{2F}); \\ step_{2E} & \textbf{mxBB}_{1}, \textbf{ldBB}, \\ & \textit{br } step_{30}; \\ step_{2F} & \textbf{mxBW}_{1}, \textbf{ldBW}; \end{array}
```

# ! Izvršavanje operacije!

! U korak step<sub>30</sub> se dolazi iz koraka step<sub>04</sub>, step<sub>17</sub>, step<sub>18</sub>, step<sub>11</sub>, step<sub>13</sub>, step<sub>14</sub>, step<sub>15</sub>, step<sub>17</sub>, step<sub>1E</sub>, step<sub>22</sub>, step<sub>23</sub>, step<sub>25</sub>, step<sub>28</sub>, step<sub>2C</sub>, step<sub>2F</sub> i step<sub>2E</sub> radi izvršavanja operacije. U koraku step<sub>30</sub> se realizuje višestruki uslovni skok na jedan od koraka step<sub>31</sub>, step<sub>32</sub>, ..., step<sub>82</sub> u zavisnosti od toga koji od signala operacija **INTD**, **INTE**, ..., **RTS** ima aktivnu vrednost. !

```
br (case (INTD, INTE, TRPD, TRPE,
LDB, LDW, STB, STW, POPB, POPW, PUSHB, PUSHW,
LDIVTP, STIVTP, LDSP, STSP,
ADD, SUB, INC, DEC, AND, OR, XOR, NOT,
ASR, LSR, ROR, RORC, ASL, LSL, ROL, ROLC,
BEQL, BNEQL, BNEG, BNNEG, BOVF, BNOVF, BCAR, BNCAR,
BGRT, BGRTE, BLSS, BLSSE, BGRTU, BGRTEU, BLSSU, BLSSEU,
JMP, JSR, RTI, RTS)
then
(INTD, step<sub>31</sub>), (INTE, step<sub>32</sub>),
(LDB, step<sub>33</sub>), (LDW, step<sub>35</sub>), (STB, step<sub>36</sub>), (STW, step<sub>3B</sub>),
(POPB, step<sub>42</sub>), (POPW, step<sub>47</sub>), (PUSHB, step<sub>4F</sub>), (PUSHW, step<sub>53</sub>),
(LDIVTP, step<sub>5A</sub>), (STIVTP, step<sub>5B</sub>), (LDSP, step<sub>5C</sub>), (STSP, step<sub>5D</sub>),
(ADD, step_{5E}), (SUB, ste_{60}), (INC, step_{62}), (DEC, step_{64}),
(AND, step_{66}), (OR, step_{68}), (XOR, step_{6A}), (NOT, step_{6C}),
(ASR, step<sub>6E</sub>), (LSR, step<sub>6E</sub>), (ROR, step<sub>6E</sub>), (RORC, step<sub>6E</sub>),
(ASL, step<sub>70</sub>), (LSL, step<sub>70</sub>), (ROL, step<sub>70</sub>), (ROLC, step<sub>70</sub>),
(BEQL, step<sub>72</sub>), (BNEQL, step<sub>72</sub>), (BNEG, step<sub>72</sub>), (BNNEG, step<sub>72</sub>),
(BOVF, step<sub>72</sub>), (BNOVF, step<sub>72</sub>), (BCAR, step<sub>72</sub>), (BNCAR, step<sub>72</sub>),
(BGRT, step<sub>72</sub>), (BGRE, step<sub>72</sub>), (BLSS, step<sub>72</sub>), (BLSSE, step<sub>72</sub>),
(BGRTU, step<sub>72</sub>), (BGRTEU, step<sub>72</sub>), (BLSSU, step<sub>72</sub>), (BLSSEU, step<sub>72</sub>),
(JMP, step_{74}), (JSR, step_{75}), (RTI, step_{7C}), (RTS, step_{82}));
```

#### ! INTD!


! U korak step<sub>31</sub> se dolazi iz koraka step<sub>30</sub> ukoliko signal operacije **INTD** ima vrednost 1. Vrednošću 1 signala **clPSWI** se razred PSWI bloka *exec* postavlja na vrednost 0. Iz koraka step<sub>31</sub> se bezuslovno prelazi na korak step<sub>89</sub> i fazu opsluživanje prekida. !

```
step_{31} clPSWI, br step_{89};
```

! INTE!

! U korak step<sub>32</sub> se dolazi iz koraka step<sub>30</sub> ukoliko je signal operacije **INTE** ima vrednost 1. Vrednošću 1 signala **stPSWI** se razred PSWI bloka *exec* postavlja na vrednost 1. Iz koraka step<sub>32</sub> se bezuslovno prelazi na korak step<sub>89</sub> i fazu opsluživanje prekida.!

```
step<sub>32</sub> stPSWI, br step<sub>89</sub>;
```




Slika 28 Izvršavanje operacije (prvi deo)

## ! LDB!

! U korak step<sub>33</sub> se dolazi iz step<sub>30</sub> ukoliko signal operacije **LDB** ima vrednost 1. U fazi izvršavanja ove instrukcije se operand specificiran adresnim delom instrukcije prebacuje u registar AB<sub>7...0</sub>. Stoga se vrednostima 1 signala **mxAB** i **ldAB** bloka *exec* sadržaj registra BB<sub>7...0</sub> propušta kroz multiplekser MX i upisuje u registar AB<sub>7...0</sub>. Potom se u koraku step<sub>34</sub> vrednostima 1 signala **ldN**, **ldZ**, **ldC** i **ldV** bloka *exec* upisuju u razrede PSWN i PSWZ programske statusne reči PSW vrednosti signala N i Z formirane na osnovu sadržaja upisanog u registar AB<sub>7...0</sub> i u razrede PSWC i PSWV vrednosti 0 i prelazi na korak step<sub>89</sub> i fazu opsluživanje prekida. !

step<sub>33</sub> **mxAB**, **ldAB**; step<sub>34</sub> **ldN**, **ldZ**, **ldC**, **ldV**,



Slika 29 Izvršavanje operacije (drugi deo)

## ! LDW !

! U korak step<sub>35</sub> se dolazi iz step<sub>30</sub> ukoliko signal operacije **LDW** ima vrednost 1. U ovom koraku se vrednošću 1 signala **ldAW** bloka *exec* sadržaj registra BW<sub>15...0</sub> upisuje u registar AW<sub>15...0</sub> i prelazi na korak step<sub>89</sub> i fazu opsluživanje prekida. !

step<sub>35</sub> **ldAW**, br step<sub>89</sub>;

# ! STB !

! U korak step<sub>36</sub> se dolazi iz koraka step<sub>30</sub> ukoliko signal operacije **STB** ima vrednost 1. Iz ovog koraka se u zavisnosti od toga da li signal **dirreg** bloka *fetch* ima vrednost 0 ili 1 prelazi na korak step<sub>37</sub> ili step<sub>3A</sub>. !

step<sub>36</sub> br (if **dirreg** then step<sub>3A</sub>);

! U koracima step<sub>37</sub> i step<sub>38</sub> se sadržaj registra AB<sub>7...0</sub> bloka *exec* upisuje u memorijsku lokaciju na adresi koja je formirana u fazi formiranje adrese i koja se nalazi i registr MAR<sub>15...0</sub> bloka *bus*. Stoga se, najpre, u koraku step<sub>37</sub> vrednostima 1 signalima **mxMDR**<sub>0</sub> i **ldMDR** bloka *bus* sadržaj registra AB<sub>7...0</sub> propušta kroz multiplekser MX i upisuje u registar MDR<sub>7...0</sub>. U koraku step<sub>38</sub> se vrednošću 1 signala **wrCPU** bloka *bus* sadržaji registara MAR<sub>15...0</sub> i MDR<sub>7...0</sub> puštaju na adresne linije ABUS<sub>15...0</sub> i ulazne linije podataka DIBUS<sub>7...0</sub> magistrale *BUS* i formira vrednost 0 signala na upravljačkoj

liniji **WRBUS** magistrale *BUS*, čime se u memoriji *MEM* realizuje operacija upisa i prelazi na korak step<sub>39</sub>. Iz koraka step<sub>39</sub> se bezuslovno prelazi na korak step<sub>89</sub> i fazu opsluživanje prekida. !

step<sub>37</sub> mxMDR<sub>0</sub>, ldMDR;

step<sub>38</sub> wrCPU;

step<sub>39</sub> br step<sub>89</sub>;

! U koraku step<sub>3A</sub> se sadržaj registra AB<sub>7...0</sub> bloka *exec* proširen nulama do dužine 16 bita vrednošću 1 signala **wrGPR** bloka *addr* upisuje u adresirani registar opšte namene GPR<sub>15...0</sub> i bezuslovno prelazi na korak step<sub>89</sub> i fazu opsluživanje prekida. !

step<sub>3A</sub> wrGPR,
br step<sub>89</sub>;

60

Girreg

O \to Wirceg

MDR<=AB

Wirceg

Wirceg

O \to Wirceg

Wirceg

Wirceg

O \to Wirceg

W

Slika 30 Izvršavanje operacije (treći deo)

## ! STW !

! U korak step<sub>3B</sub> se dolazi iz koraka step<sub>30</sub> ukoliko signal operacije **STW** ima vrednost 1. Iz ovog koraka se u zavisnosti od toga da li signal **dirreg** bloka *fetch* ima vrednost 0 ili 1 prelazi na korak step<sub>3C</sub> ili step<sub>41</sub>. !

step<sub>3B</sub> br (if **dirreg** then step<sub>41</sub>);

! U koracima step<sub>3C</sub> do step<sub>40</sub> se sadržaj najpre višeg bajta a zatim i nižeg bajta registra AW<sub>15...0</sub> bloka *exec* upisuje u dve susedne memorijske lokacije počev od memorijske lokacije čija je adresa formirana u fazi formiranje adrese i koja se nalazi i registru MAR<sub>15...0</sub> bloka *bus*. Stoga se, najpre, u koraku step<sub>3C</sub> vrednostima 1 signala **mxMDR**<sub>1</sub> i **ldMDR** bloka *bus* sadržaj registra AW<sub>15...8</sub> propušta kroz multiplekser MX2 i upisuje u registar MDR<sub>7...0</sub>. Upis se realizuje u koraku step<sub>3D</sub> na isti načina kao što se to radi u koraku step<sub>38</sub> instrukcije STB. Potom se u koraku step<sub>3E</sub> vrednostima 1 signala **mxMDR**<sub>1</sub>, **mxMDR**<sub>0</sub> i **ldMDR** bloka *bus* sadržaj registra AW<sub>7...0</sub> propušta kroz multiplekser MX2 i upisuje u registar MDR<sub>7...0</sub>. Upis se realizuje u koraku step<sub>3F</sub> na isti načina kao što se to radi u koraku step<sub>3D</sub> za prethodni bajt i prelazi na korak step<sub>40</sub>. Iz koraka step<sub>40</sub> se bezuslovno prelazi na korak step<sub>89</sub> i fazu opsluživanje prekida. !

step<sub>3C</sub> mxMDR<sub>1</sub>, ldMDR;

step<sub>3D</sub> wrCPU;


step<sub>3E</sub> mxMDR<sub>1</sub>, mxMDR<sub>0</sub>, ldMDR, incMAR;

step<sub>3F</sub> wrCPU;

step<sub>40</sub> br step<sub>89</sub>;

! U koraku step<sub>41</sub> se vrednostima 1 signala **mxGPR** i **wrGPR** bloka *addr* sadržaj registra AW<sub>15...0</sub> bloka *exec* propušta kroz multiplekser MX1 i upisuje u adresirani registar opšte namene GPR<sub>15...0</sub> i bezuslovno prelazi na korak step<sub>89</sub> i fazu opsluživanje prekida. !


step<sub>41</sub> **mxGPR**, **wrGPR**, br step<sub>89</sub>;



Slika 31 Izvršavanje operacije (četvrti deo)

#### ! POPB!


! U korak step<sub>42</sub> se dolazi iz koraka step<sub>30</sub> ukoliko signal operacije **POPB** ima vrednost 1. U fazi izvršavanja ove instrukcije sa steka se skida bajt podatka i upisuje u registar AB<sub>7...0</sub> bloka *exec*. Stoga se, najpre, u koraku step<sub>42</sub> vrednostima 1 signala **mxMAR<sub>2</sub>, mxMAR<sub>0</sub>** i **ldMAR** bloka *bus* sadržaj registra SP<sub>15...0</sub> propušta kroz multiplekser MX1 i upisuje u registar MAR<sub>15...0</sub>. Pored toga se i vrednošću 1 signala **decSP** dekrementira sadržaj registra SP<sub>15...0</sub> bloka *addr*. Čitanje se realizuje u koraku step<sub>43</sub> na isti načina kao što se to radi u koraku step<sub>02</sub> u kome se čita prvi bajt instrukcije. U koraku step<sub>44</sub> se vrednostima 1 signala **mxBB<sub>0</sub>** i **ldBB** sadržaj registra MDR<sub>7...0</sub> bloka *bus* propušta kroz multiplekser MX2 i upisuje u registar BB<sub>7...0</sub> bloka *exec*. Zatim se u koraku step<sub>45</sub> vrednostima 1 signala **mxAB** i **ldAB** sadržaj registra BB<sub>7...0</sub> propušta kroz multiplekser MX1 i upisuje u registar AB<sub>7...0</sub> bloka *exec*. Na kraju se vrednostima 1 signala **ldN**, **ldZ**, **ldC** i **ldV** bloka *exec* upisuju u razrede PSWN i PSWZ programske statusne reči vrednosti signala N i Z formirane na osnovu sadržaja upisanog u registar AB i u razrede PSWC i PSWV vrednosti 0 i prelazi na korak step<sub>89</sub> i fazu opsluživanje prekida. !



# ! POPW!

! U korak step $_{47}$  se dolazi iz koraka step $_{30}$  ukoliko signal operacije **POPW** ima vrednost 1. U fazi izvršavanja ove instrukcije sa steka se skidaju dva bajta podatka i upisuju u registar AW $_{15...0}$  bloka


exec. Stoga se, najpre, u koraku step<sub>47</sub> vrednostima 1 signala **mxMAR<sub>2</sub>**, **mxMAR<sub>0</sub>** i **ldMAR** bloka bus sadržaj registra SP<sub>15...0</sub> bloka addr propušta kroz multiplekser MX1 i upisuje u registar MAR<sub>15...0</sub>. Pored toga se i vrednošću 1 signala **decSP** dekrementira sadržaj registra SP<sub>15...0</sub>. Čitanje se realizuje u koraku step<sub>48</sub> na isti načina kao što se to radi u koraku step<sub>02</sub> u kome se čita prvi bajt instrukcije. U koraku step<sub>49</sub> se vrednošću 1 signala **ldDWL** sadržaj registra MDR<sub>7...0</sub> bloka bus upisuje u niži bajt registra DW<sub>7...0</sub> bloka exec. Zatim se u koraku step<sub>4A</sub> vrednostima 1 signala **mxMAR<sub>2</sub>**, **mxMAR<sub>0</sub>** i **ldMAR** sadržaj registra SP<sub>15...0</sub> propušta kroz multiplekser MX1 i upisuje u registar MAR<sub>15...0</sub>. Pored toga se i vrednošću 1 signala **decSP** dekrementira sadržaj registra SP<sub>15...0</sub>. Čitanje se realizuje u koraku step<sub>4B</sub> na isti načina kao što se to radi u koraku step<sub>48</sub> u kome se čita prethodni bajt. Potom se u koraku step<sub>4C</sub> vrednošću 1 signala **ldDWH** sadržaj registra MDR<sub>7...0</sub> upisuje u viši bajt registra DW<sub>15...8</sub>. Time se u registru DW<sub>15...0</sub> nalazi 16-to bitna vrednost skinuta sa steka. Na kraju se najpre u koraku step<sub>4D</sub> vrednostima 1 signala **mxBW<sub>0</sub>** i **ldBW** sadržaj registra DW<sub>15...0</sub> propušta kroz multiplekser MX6 i upisuje u registar BW<sub>15...0</sub> bloka exec i zatim u koraku step<sub>4E</sub> vrednostima 0 signala **mxAW<sub>1</sub>** i **mxAW<sub>0</sub>** i vrednošću 1 signala **ldAW** sadržaj registra BW<sub>15...0</sub> propušta kroz multiplekser MX5 i upisuje u registar AW<sub>15...0</sub> i prelazi na korak step<sub>89</sub> i fazu opsluživanje prekida. !



Slika 33 Izvršavanje operacije (šesti deo)

## ! PUSHB!


! U korak step<sub>4F</sub> se dolazi iz koraka step<sub>30</sub> ukoliko signal operacije **PUSHB** ima vrednost 1. U fazi izvršavanja ove instrukcije se sadržaj registra AB<sub>7...0</sub> bloka *exec* stavlja na vrh steka. Stoga se najpre u koraku step<sub>4F</sub> vrednošću 1 signala **incSP** vrši inkrementiranje registra SP<sub>15...0</sub> bloka *addr*. Zatim se u koraku step<sub>50</sub> vrednostima 1 signala **mxMAR<sub>2</sub>**, **mxMAR<sub>0</sub>** i **ldMAR**, sadržaj registra SP<sub>15...0</sub> propušta kroz multiplekser MX1 bloka *bus* i upisuje u registar MAR<sub>15...0</sub> i vrednostima 1 signala **mxMDR<sub>0</sub>** i **ldMDR** sadržaj registra AB<sub>7...0</sub> propušta kroz multiplekser MX2 bloka *bus* i upisuje u registar MDR<sub>7...0</sub>. Upis se realizuje u koraku step<sub>51</sub> na isti načina kao što se to radi u koraku step<sub>38</sub> instrukcije STB i prelazi na korak step<sub>52</sub>. Na kraju se iz koraka step<sub>52</sub> bezuslovno prelazi na korak step<sub>89</sub> i fazu opsluživanje prekida. !



Slika 34 Izvršavanje operacije (sedmi deo)

#### ! PUSHW!

! U korak step<sub>53</sub> se dolazi iz koraka step<sub>30</sub> ukoliko signal operacije **PUSHW** ima vrednost 1. U fazi izvršavanja ove instrukcije se sadržaj registra AW<sub>15...0</sub> bloka *exec* stavlja na stek i to prvo viši a zatim i niži bajt. Stoga se u koraku step<sub>53</sub> vrednošću 1 signala **incSP** vrši inkrementiranje registra SP<sub>15...0</sub> bloka *addr*. Zatim se u koraku step<sub>54</sub> vrednostima 1 signala **mxMAR<sub>2</sub>**, **mxMAR<sub>0</sub>** i **ldMAR**, sadržaj registra SP<sub>15...0</sub> propušta kroz multiplekser MX1 bloka *bus* i upisuje u registar MAR<sub>15...0</sub> i vrednostima 1 signala **mxMDR<sub>1</sub>** i **ldMDR** sadržaj registra AW<sub>15...8</sub> propušta kroz multiplekser MX2 i upisuje u registar MDR<sub>7...0</sub>. Upis se realizuje u koraku step<sub>55</sub> na isti načina kao što se to radi u koraku step<sub>38</sub> instrukcije STB. Ponovo se sada u koraku step<sub>56</sub> vrednošću 1 signala **incSP** vrši inkrementiranje registra SP<sub>15...0</sub>. Zatim se u koraku step<sub>57</sub> vrednostima 1 signala **mxMAR<sub>2</sub>**, **mxMAR<sub>0</sub>** i **ldMAR** sadržaj registra SP<sub>15...0</sub> propušta kroz multiplekser MX1 bloka *bus* i upisuje u registar MAR<sub>15...0</sub> i vrednostima 1 signala **mxMDR<sub>1</sub>**, **mxMDR<sub>0</sub>** i **ldMDR** sadržaj registra AW<sub>7...0</sub> propušta kroz multiplekser MX2 i upisuje u registar MDR<sub>7...0</sub>. Upis se realizuje u koraku step<sub>58</sub> na isti načina kao što se to radi u koraku step<sub>55</sub> i prelazi na korak step<sub>59</sub>. Na kraju se iz koraka step<sub>59</sub> bezuslovno prelazi na korak step<sub>89</sub> i fazu opsluživanje prekida. !



Slika 35 Izvršavanje operacije (osmi deo)

step<sub>53</sub> incSP;

step<sub>54</sub> mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMDR<sub>1</sub>, ldMDR;

step<sub>55</sub> wrCPU;

step<sub>56</sub> incSP;

 $step_{57}$  mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMDR<sub>1</sub>, mxMDR<sub>0</sub>, ldMDR;


step<sub>58</sub> wrCPU;

step<sub>59</sub> br step<sub>89</sub>;

## ! LDIVTP!

! U korak step<sub>5A</sub> se dolazi iz koraka step<sub>30</sub> ukoliko signal operacije LDIVTP ima vrednost 1. U fazi izvršavanja ove instrukcije se sadržaj registra IVTP<sub>15...0</sub> bloka *intr* upisuje u registar AW<sub>15...0</sub> bloka *exec*. Stoga se vrednostima 1 signala **mxAW<sub>1</sub>** i **ldAW** sadržaj registra IVTP<sub>15...0</sub> propušta kroz multiplekser MX5 bloka *exec* i upisuje u registar AW<sub>15...0</sub>. Na kraju se iz koraka step<sub>5A</sub> bezuslovno prelazi na korak step<sub>89</sub> i fazu opsluživanje prekida. !

step<sub>5A</sub> mxAW<sub>1</sub>, ldAW,



Slika 36 Izvršavanje operacije (deveti deo)

#### ! STIVTP!

! U korak step<sub>5B</sub> se dolazi iz koraka step<sub>30</sub> ukoliko signal operacije STIVTP ima vrednost 1. U fazi izvršavanja ove instrukcije se sadržaj registra AW<sub>15...0</sub> bloka *exec* upisuje u registar IVTP<sub>15...0</sub> bloka *intr*. Stoga se vrednošću 1 signala **ldIVTP** sadržaj registra AW<sub>15...0</sub> upisuje u registar IVTP<sub>15...0</sub>. Na kraju se iz koraka step<sub>5B</sub> bezuslovno prelazi na korak step<sub>89</sub> i fazu opsluživanje prekida. !

step<sub>5B</sub> ldIVTP,

br step<sub>89</sub>;

## ! LDSP!

! U korak step $_{5C}$  se dolazi iz koraka step $_{30}$  ukoliko signal operacije LDSP ima vrednost 1. U fazi izvršavanja ove instrukcije se sadržaj registra  $SP_{15...0}$  bloka addr upisuje u registar  $AW_{15...0}$  bloka exec. Stoga se vrednostima 1 signala  $mxAW_0$  i ldAW sadržaj registra  $SP_{15...0}$  propušta kroz multiplekser MX5 bloka exec i upisuje u registar  $AW_{15...0}$ . Na kraju se iz koraka step $_{5C}$  bezuslovno prelazi na korak step $_{89}$  i fazu opsluživanje prekida. !

step<sub>5C</sub> mxAW<sub>0</sub>, ldAW,

br step<sub>89</sub>;

## ! STSP!

! U korak step<sub>5D</sub> se dolazi iz step<sub>30</sub> ukoliko signal operacije STSP ima vrednost 1. U fazi izvršavanja ove instrukcije se sadržaj registra  $AW_{15...0}$  bloka *exec* upisuje u registar  $SP_{15...0}$  bloka *addr*. Stoga se vrednošću 1 signala **IdSP** sadržaj registra  $AW_{15...0}$  upisuje u registar  $SP_{15...0}$ . Na kraju se iz koraka step<sub>5D</sub> bezuslovno prelazi na korak step<sub>89</sub> i fazu opsluživanje prekida. !

step<sub>5D</sub> ldSP,

br step<sub>89</sub>;

## ! ADD!

! U korak step<sub>5E</sub> se dolazi iz koraka step<sub>30</sub> ukoliko signal operacije **ADD** ima vrednost 1. U fazi izvršavanja ove instrukcije se sabiraju sadržaji registra AB<sub>7...0</sub> bloka *exec* koji se koristi kao akumulator i registra BB<sub>7...0</sub> bloka *exec* u kome se nalazi operand specificiran adresnim delom instrukcije i rezultat upisuje u registar AB<sub>7...0</sub>. Stoga se vrednošću 1 signala **add** bloka *exec* na izlazima ALU<sub>7...0</sub> aritmetičko logičke jedinice ALU formira suma sadržaja registara AB<sub>7...0</sub> i BB<sub>7...0</sub>

koja se dalje vrednošću 0 signala mxAB propušta kroz multiplekser MX1 i vrednošću 1 signala ldAB upisuje u registar  $AB_{7...0}$ . Istovremeno se vrednostima 1 signala ldC i ldV bloka exec u razrede PSWC i PSWV programske statusne reči  $PSW_{15...0}$  upisuju vrednosti signala C i V bloka exec formirane na osnovu dobijenog rezultata na izlazima  $ALU_{7...0}$  i prelazi na korak step<sub>5F</sub>. U koraku step<sub>5F</sub> se vrednostima 1 signala ldN i ldZ bloka exec u razrede PSWN i PSWZ programske statusne reči  $PSW_{15...0}$  upisuju vrednosti signala N i N bloka N

step<sub>5E</sub> add, ldAB, ldC, ldV; step<sub>5F</sub> ldN, ldZ, br step<sub>89</sub>; 60 56 60 56 ADD ADD AB<=AB+BB, add, ldAB, PSWC<=C, PSWV<=V ldC, ldV PSWN<=N, PSWZ<=Z ldN, ldZ **SUB SUB** sub, ldAB, AB<=AB-BB, PSWC<=C, PSWV<=V ldC, ldV PSWN<=N, PSWZ<=Z ldN, ldZ 36 INC INC  $AB \le AB + 1$ inc, ldAB, PSWC<=C, PSWV<=V ldC, ldV  $PSWN \le N, PSWZ \le Z$ ldN, ldZ 37 DEC DEC  $AB \le AB-1$ dec, ldAB, PSWC<=C, PSWV<=V ldC, ldV PSWN<=N, PSWZ<=Z ldN, ldZ 60

Slika 37 Izvršavanje operacije (deseti deo)

#### ! SUB!

! U korak step<sub>60</sub> se dolazi iz step<sub>30</sub> ukoliko signal operacije **SUB** ima vrednost 1. U fazi izvršavanja ove instrukcije se od sadržaja registra AB<sub>7...0</sub> bloka *exec* koji se koristi kao akumulator oduzima sadržaj registra BB<sub>7...0</sub> bloka *exec* u kome se nalazi operand specificiran adresnim delom instrukcije i rezultat upisuje u registar AB<sub>7...0</sub>. Stoga se vrednošću 1 signala **sub** bloka *exec* na izlazima ALU<sub>7...0</sub> formira razlika sadržaja registara AB<sub>7...0</sub> i BB<sub>7...0</sub> koja se dalje vrednošću 0 signala **mxAB** propušta kroz multiplekser MX1 i vrednošću 1 signala **ldAB** upisuje u registar AB<sub>7...0</sub>. Istovremeno se vrednostima 1 signala **ldC** i **ldV** bloka *exec* u razrede PSWC i PSWV programske statusne reči PSW<sub>15...0</sub> upisuju vrednosti signala **C** i **V** bloka *exec* formirane na osnovu dobijenog rezultata na izlazima ALU<sub>7...0</sub> i prelazi na korak step<sub>61</sub>. U koraku step<sub>61</sub> se vrednostima 1 signala **ldN** i **ldZ** bloka *exec* u razrede PSWN i PSWZ programske statusne reči PSW<sub>15...0</sub> upisuju vrednosti signala **N** i **Z** bloka *exec* formirane na osnovu sadržaja upisanog u registar AB<sub>7...0</sub> i prelazi na korak step<sub>89</sub> i fazu opsluživanje prekida. !

step<sub>60</sub> sub, ldAB, ldC, ldV; step<sub>61</sub> ldN, ldZ, br step<sub>89</sub>;

#### ! INC!

! U korak step $_{62}$  se dolazi iz koraka step $_{30}$  ukoliko signal operacije **INC** ima vrednost 1. U fazi izvršavanja ove instrukcije se sabira sadržaj registra  $AB_{7...0}$  bloka *exec* koji se koristi kao akumulator i

vrednost 1 i rezultat upisuje u registar AB<sub>7...0</sub>. Stoga se vrednošću 1 signala **inc** bloka *exec* na izlazima ALU<sub>7...0</sub> formira suma sadržaja registra AB<sub>7...0</sub> i vrednosti 1 koja se dalje vrednošću 0 signala **mxAB** propušta kroz multiplekser MX1 i vrednošću 1 signala **ldAB** upisuje u registar AB<sub>7...0</sub>. Istovremeno se vrednostima 1 signala **ldC** i **ldV** bloka *exec* u razrede PSWC i PSWV programske statusne reči PSW<sub>15...0</sub> upisuju vrednosti signala **C** i **V** bloka *exec* formirane na osnovu dobijenog rezultata na izlazima ALU<sub>7...0</sub> i prelazi na korak step<sub>63</sub>. U koraku step<sub>63</sub> se vrednostima 1 signala **ldN** i **ldZ** bloka *exec* u razrede PSWN i PSWZ programske statusne reči PSW<sub>15...0</sub> upisuju vrednosti signala **N** i **Z** bloka *exec* formirane na osnovu sadržaja upisanog u registar AB<sub>7...0</sub> i prelazi na korak step<sub>89</sub> i fazu opsluživanje prekida. !

```
\begin{array}{ll} \text{step}_{62} & \textbf{inc}, \textbf{IdAB}, \textbf{IdC}, \textbf{IdV}; \\ \text{step}_{63} & \textbf{IdN}, \textbf{IdZ}, \\ & br \text{ step}_{89}; \end{array}
```

## ! DEC !

! U korak step<sub>64</sub> se dolazi iz koraka step<sub>30</sub> ukoliko signal operacije **DEC** ima vrednost 1. U fazi izvršavanja ove instrukcije se od sadržaj registra AB<sub>7...0</sub> bloka *exec* koji se koristi kao akumulator i oduzima vrednost 1 i rezultat upisuje u registar AB<sub>7...0</sub>. Stoga se vrednošću 1 signala **dec** bloka *exec* na izlazima ALU<sub>7...0</sub> formira razlika sadržaja registra AB<sub>7...0</sub> i vrednosti 1 koja se dalje vrednošću 0 signala **mxAB** propušta kroz multiplekser MX1 i vrednošću 1 signala **ldAB** upisuje u registar AB<sub>7...0</sub>. Istovremeno se vrednostima 1 signala **ldC** i **ldV** bloka *exec* u razrede PSWC i PSWV programske statusne reči PSW<sub>15...0</sub> upisuju vrednosti signala **C** i **V** bloka *exec* formirane na osnovu dobijenog rezultata na izlazima ALU<sub>7...0</sub> i prelazi na korak step<sub>65</sub>. U koraku step<sub>65</sub> se vrednostima 1 signala **ldN** i **ldZ** bloka *exec* u razrede PSWN i PSWZ programske statusne reči PSW<sub>15...0</sub> upisuju vrednosti signala **N** i **Z** bloka *exec* formirane na osnovu sadržaja upisanog u registar AB<sub>7...0</sub> i prelazi na korak step<sub>89</sub> i fazu opsluživanje prekida. !

```
step<sub>64</sub> dec, ldAB, ldC, ldV;
step<sub>65</sub> ldN, ldZ,
br step<sub>89</sub>;
```


## ! AND!

! U korak step<sub>66</sub> se dolazi iz koraka step<sub>30</sub> ukoliko signal operacije **AND** ima vrednost 1. U fazi izvršavanja ove instrukcije se nad sadržajima registra AB<sub>7...0</sub> bloka *exec* koji se koristi kao akumulator i registra BB<sub>7...0</sub> bloka *exec* u kome se nalazi operand specificiran adresnim delom instrukcije realizuje logička I operacija i rezultat upisuje u registar AB<sub>7...0</sub>. Stoga se vrednošću 1 signala **and** bloka *exec* na izlazima ALU<sub>7...0</sub> aritmetičko logičke jedinice ALU formira rezultat logičke I operacije sadržaja registara AB<sub>7...0</sub> i BB<sub>7...0</sub> koji se dalje vrednošću 0 signala **mxAB** propušta kroz multiplekser MX1 i vrednošću 1 signala **ldAB** upisuje u registar AB<sub>7...0</sub> i prelazi na korak step<sub>67</sub>. U koraku step<sub>67</sub> se vrednostima 1 signala **ldN**, **ldZ**, **ldC** i **ldV** bloka *exec* u razrede PSWN i PSWZ programske statusne PSW<sub>15...0</sub> reči upisuju vrednosti signala **N** i **Z** formirane na osnovu sadržaja upisanog u registar AB<sub>7...0</sub> i u razrede PSWC i PSWV vrednosti 0 i prelazi na korak step<sub>89</sub> i fazu opsluživanje prekida. !

```
\begin{array}{ll} \text{step}_{66} & \textbf{and}, \textbf{ldAB}; \\ \text{step}_{67} & \textbf{ldN}, \textbf{ldZ}, \textbf{ldC}, \textbf{ldV}, \\ br \text{step}_{89}; \end{array}
```

#### ! OR !

! U korak step<sub>68</sub> se dolazi iz koraka step<sub>30</sub> ukoliko signal operacije **OR** ima vrednost 1. U fazi izvršavanja ove instrukcije se nad sadržajima registra AB<sub>7...0</sub> bloka *exec* koji se koristi kao akumulator i registra BB<sub>7...0</sub> bloka *exec* u kome se nalazi operand specificiran adresnim delom instrukcije realizuje logička ILI operacija i rezultat upisuje u registar AB<sub>7...0</sub>. Stoga se vrednošću 1 signala **or** bloka *exec* na izlazima ALU<sub>7...0</sub> formira rezultat logičke ILI operacije sadržaja registara AB<sub>7...0</sub> i BB<sub>7...0</sub> koji se dalje vrednošću 0 signala **mxAB** propušta kroz multiplekser MX1 i vrednošću 1 signala **ldAB** upisuje u registar AB<sub>7...0</sub> i prelazi na korak step<sub>69</sub>. U koraku step<sub>69</sub> vrednostima 1 signala **ldN**, **ldZ**, **ldC** i **ldV** bloka *exec* u razrede PSWN i PSWZ programske statusne reči PSW<sub>15...0</sub> upisuju vrednosti signala **N** i **Z** formirane na osnovu sadržaja upisanog u registar AB<sub>7...0</sub> i u razrede PSWC i PSWV vrednosti 0 i prelazi na korak step<sub>89</sub> i fazu opsluživanje prekida. !



Slika 38 Izvršavanje operacije (jedanaesti deo)

## ! XOR !


! U korak step<sub>6A</sub> se dolazi iz koraka step<sub>30</sub> ukoliko signal operacije **XOR** ima vrednost 1. U fazi izvršavanja ove instrukcije se nad sadržajima registra AB<sub>7...0</sub> bloka *exec* koji se koristi kao akumulator i registra AB<sub>7...0</sub> bloka *exec* u kome se nalazi operand specificiran adresnim delom instrukcije realizuje logička ekskluzivno ILI operacija i rezultat upisuje u registar AB<sub>7...0</sub>. Stoga se vrednošću 1 signala **xor** bloka *exec* na izlazima ALU<sub>7...0</sub> formira rezultat logičke ekskluzivno ILI operacije sadržaja registara AB<sub>7...0</sub> i BB<sub>7...0</sub> koji se dalje vrednošću 0 signala **mxAB** propušta kroz multiplekser MX1 i vrednošću 1 signala **IdAB** upisuje u registar AB<sub>7...0</sub> i prelazi na korak step<sub>6B</sub>. U koraku step<sub>6B</sub> se vrednostima 1 signala **IdN**, **IdZ**, **IdC** i **IdV** bloka *exec* u razrede PSWN i PSWZ programske statusne reči PSW<sub>15...0</sub> upisuju vrednosti signala **N** i **Z** formirane na osnovu sadržaja upisanog u registar AB<sub>7...0</sub> i u razrede PSWC i PSWV vrednosti 0 i prelazi na korak step<sub>89</sub> i fazu opsluživanje prekida. !

step<sub>6A</sub> **xor**, **ldAB**; step<sub>6B</sub> **ldN**, **ldZ**, **ldC**, **ldV**, br step<sub>89</sub>;

#### ! NOT !

! U korak step $_{6C}$  se dolazi iz koraka step $_{30}$  ukoliko signal operacije **NOT** ima vrednost 1. U fazi izvršavanja ove instrukcije se invertuju bitovi registra  $AB_{7...0}$  bloka *exec* koji se koristi kao akumulator i rezultat upisuje u registar  $AB_{7...0}$ . Stoga se vrednošću 1 signala **not** bloka *exec* na izlazima  $ALU_{7...0}$  formiraju invertovane vrednosti bitova registra  $AB_{7...0}$  koje se dalje vrednošću 0 signala **mxAB** propuštaju kroz multiplekser MX1 i vrednošću 1 signala **ldAB** upisuju u registar  $AB_{7...0}$  i prelazi na korak step $_{6D}$ . U koraku step $_{6D}$  se vrednostima 1 signala **ldN**, **ldZ**, **ldC** i **ldV** bloka *exec* u razrede PSWN i PSWZ programske statusne reči PSW $_{15...0}$  upisuju vrednosti signala **N** i **Z** formirane na osnovu sadržaja upisanog u registar  $AB_{7...0}$  i u razrede PSWC i PSWV vrednosti 0 i prelazi na korak step $_{89}$  i fazu opsluživanje prekida. !

 $\begin{array}{ll} step_{6C} & \textbf{not}, \textbf{ldAB}; \\ step_{6D} & \textbf{ldN}, \textbf{ldZ}, \textbf{ldC}, \textbf{ldV}, \end{array}$ 



Slika 39 Izvršavanje operacije (dvanaesti deo)

## ! ASR, LSR, ROR i ROLC!

! U korak step<sub>6E</sub> se dolazi iz koraka step<sub>30</sub> ukoliko neki od signala operacija ASR, LSR, ROR i ROLC ima vrednost 1. U fazi izvršavanja ove instrukcije se bitovi registra AB<sub>7...0</sub> bloka *exec* koji se koristi kao akumulator aritmetički pomeraju za jedno mesto udesno ukoliko signal ASR ima vrednost 1, logički pomeraju za jedno mesto udesno ukoliko signal LSR ima vrednost 1, rotiraju za jedno mesto udesno ukoliko signal **ROR** ima vrednost 1 i rotiraju zajedno sa razredom PSWC programske statusne reči PSW<sub>15...0</sub> za jedno mesto udesno ukoliko signal RORC ima vrednost 1. Stoga se vrednošću 1 signala **shr** bloka *exec* bitovi registra AB<sub>7...0</sub> pomeraju udesno za jedno mesto, pri čemu se u u razred AB<sub>7</sub> upisuje signal **IR** sa izlaza multipleksera MX3 bloka *exec*. U slučaju aritmetičkog pomeranja za jedno mesto udesno to je signal AB<sub>7</sub>. Ovaj signal se selektuje na izlazu IR multipleksera MX3 binarnom vrednošću 0 signala selekcije multipleksera MX3 koji se dobijaju na izlazu kodera CD1 zbog vrednosti 1 signala **ASR** na ulazu 0 kodera CD1. U slučaju logičkog pomeranja za jedno mesto udesno to je signal 0. Ovaj signal se selektuje na izlazu IR multipleksera MX3 binarnom vrednošću 1 signala selekcije multipleksera MX3 koji se dobijaju na izlazu kodera CD1 zbog vrednosti 1 signala LSR na ulazu 1 kodera CD1. U slučaju rotiranja za jedno mesto udesno to je signal AB<sub>0</sub>. Ovaj signal se selektuje na izlazu IR multipleksera MX3 binarnom vrednošću 2 signala selekcije multipleksera MX3 koji se dobijaju na izlazu kodera CD1 zbog vrednosti 1 signala **ROR** na ulazu 2 kodera CD1. U slučaju rotiranja zajedno sa razredom PSWC programske statusne reči PSW<sub>15...0</sub> za jedno mesto udesno to je signal **PSWC**. Ovaj signal se selektuje na izlazu IR multipleksera MX3 binarnom vrednošću 3 signala selekcije multipleksera MX3 koji se dobijaju na izlazu kodera CD1 zbog vrednosti 1 signala **RORC** na ulazu 3 kodera CD1. Istovremeno se vrednošću 1 signala **IdC** bloka *exec* u razred PSWC programske statusne reči PSW<sub>15...0</sub> upisuje vrednost signala **C** bloka *exec*. U slučaju svih pomeranja i rotiranja za jedno mesto udesno to je signal **AB**<sub>0</sub>. Iz koraka step<sub>6E</sub> se prelazi na korak step<sub>6E</sub>. U koraku step<sub>6E</sub> se vrednostima 1 signala **IdN** i **IdZ** bloka *exec* u razrede PSWN i PSWZ programske statusne PSW<sub>15...0</sub> reči upisuju vrednosti signala **N** i **Z** bloka *exec* formirane na osnovu sadržaja upisanog u registar AB<sub>7...0</sub> i vrednošću 1 signala **IdV** bloka *exec* u razred PSWV programske statusne reči PSW<sub>15...0</sub> upisuje vrednost 0 signala **V** i bezuslovno prelazi na korak step<sub>89</sub> i fazu opsluživanje prekida. !

shr, ldC; step<sub>6E</sub> step<sub>6F</sub> ldN, ldZ, ldV, br step<sub>89</sub>; 56 60 60 **ASL** ASL AB<sub>7...0</sub><=AB<sub>6...0</sub>.0, shl, PSWC<=C ldC PSWN<=N, PSWZ<=Z ldN, ldZ, PSWV<=0 ldV 47 47 V LSL LSL  $AB_{7} = AB_{6...0}.0,$ shl, PSWC<=C ldC PSWN<=N, PSWZ<=Z ldN, ldZ, PSWV<=0 ldV 48 V 48 ROL ROL AB<sub>7...0</sub><=AB<sub>6...0</sub>.AB<sub>7</sub>, shl, PSWC<=C ldC PSWN<=N, PSWZ<=Z ldN, ldZ, PSWV<=0 ldV 49 √ **ROLC ROLC**  $AB_{7...0} \le AB_{6...0}.PSWC$ shl, PSWC<=C ldC PSWN<=N, PSWZ<=Z ldN, ldZ, PSWV<=0 ldV 60

Slika 40 Izvršavanje operacije (trinaesti deo)

### ! ASL, LSL, ROL i ROLC!

! U korak step<sub>70</sub> se dolazi iz koraka step<sub>30</sub> ukoliko neki od signala operacija ASL, LSL, ROL i ROLC ima vrednost 1. U fazi izvršavanja ove instrukcije se bitovi registra AB<sub>7...0</sub> bloka *exec* koji se koristi kao akumulator aritmetički pomeraju za jedno mesto ulevo ukoliko signal **ASL** ima vrednost 1, logički pomeraju za jedno mesto ulevo ukoliko signal **LSL** ima vrednost 1, rotiraju za jedno mesto ulevo ukoliko signal **ROL** ima vrednost 1 i rotiraju zajedno sa razredom PSWC programske statusne reči PSW<sub>15...0</sub> za jedno mesto ulevo ukoliko signal **ROLC** ima vrednost 1. Stoga se vrednošću 1 signala **shl** bloka *exec* bitovi registra AB<sub>7...0</sub> pomeraju ulevo za jedno mesto, pri čemu se u u razred AB<sub>0</sub> upisuje signal **IL** sa izlaza multipleksera MX4 bloka *exec*. U slučaju aritmetičkog pomeranja za jedno mesto ulevo to je signal **0**. Ovaj signal se selektuje na izlazu IL multipleksera MX4 binarnom vrednošću 0 signala selekcije multipleksera MX3 koji se dobijaju na izlazu kodera CD2 zbog vrednosti 1 signala **ASL** na ulazu 0 kodera CD2. U slučaju logičkog pomeranja za jedno mesto ulevo

to je signal 0. Ovaj signal se selektuje na izlazu IL multipleksera MX4 binarnom vrednošću 1 signala selekcije multipleksera MX4 koji se dobijaju na izlazu kodera CD2 zbog vrednosti 1 signala LSL na ulazu 1 kodera CD2. U slučaju rotiranja za jedno mesto ulevo to je signal AB<sub>7</sub>. Ovaj signal se selektuje na izlazu IL multipleksera MX4 binarnom vrednošću 2 signala selekcije multipleksera MX4 koji se dobijaju na izlazu kodera CD2 zbog vrednosti 1 signala ROL na ulazu 2 kodera CD2. U slučaju rotiranja zajedno sa razredom PSWC programske statusne reči PSW<sub>15...0</sub> za jedno mesto ulevo to je signal PSWC. Ovaj signal se selektuje na izlazu IL multipleksera MX4 binarnom vrednošću 3 signala selekcije multipleksera MX4 koji se dobijaju na izlazu kodera CD2 zbog vrednosti 1 signala **ROLC** na ulazu 3 kodera CD2. Istovremeno se vrednošću 1 signala **ldC** bloka *exec* u razred PSWC programske statusne reči PSW<sub>15...0</sub> upisuje vrednost signala C bloka *exec*. U slučaju svih pomeranja i rotiranja za jedno mesto ulevo to je signal AB<sub>7</sub>. Iz koraka step<sub>70</sub> se prelazi na korak step<sub>71</sub>. U koraku step<sub>71</sub> se vrednostima 1 signala **ldN** i **ldZ** bloka exec u razrede PSWN i PSWZ programske statusne PSW<sub>15...0</sub> reči upisuju vrednosti signala N i Z bloka exec formirane na osnovu sadržaja upisanog u registar AB<sub>7...0</sub> i vrednošću 1 signala **ldV** bloka exec u razred PSWV programske statusne reči PSW<sub>15...0</sub> upisuje vrednost 0 signala V i bezuslovano prelazi na korak step<sub>89</sub> i fazu opsluživanje prekida.!


 $\begin{array}{ccc} & step_{70} & shl, ldC; \\ & step_{71} & ldN, ldZ, ldV, \\ & br step_{89}; \\ ! BEQL,..., BLSSEU ! \end{array}$ 

! U korak step<sub>72</sub> se dolazi iz koraka step<sub>30</sub> ukoliko neki od signala operacija uslovnog skoka **BEQL**, **BNEQL**, **BNEG**, **BNNEG**, **BOVF**, **BNOVF**, **BCAR**, **BNCAR**, **BGRT**, **BGRTE**, **BLSS**, **BLSSE**, **BGRTU**, **BGRTEU**, **BLSSU**, **BLSSEU** ima vrednost 1 i prelazi na step<sub>89</sub> i fazu opsluživanje prekida ukoliko signal **brpom** bloka *exec* ima vrednost 0 i na sledeći korak step<sub>73</sub> ukoliko ima vrednost 1. Signal **brpom** ima vrednost 1 ukoliko vrednost 1 ima signal rezultata operacije **eql**, **neql**, **neg**, **nneg**, **ovf**, **novf**, **car**, **ncar**, **grt**, **grte**, **lss**, **lsse**, **grtu**, **grteu**, **lssu**, **lsseu** određen vrednošću 1 signala operacije uslovnog skoka **BEQL**, **BNEQL**, **BNEG**, **BNNEG**, **BOVF**, **BNOVF**, **BCAR**, **BNCAR**, **BGRT**, **BGRTE**, **BLSS**, **BLSSE**, **BGRTU**, **BGRTEU**, **BLSSU**, **BLSSEU**. !

step<sub>72</sub> br (if **brpom** then step<sub>C0</sub>);

! U korak step<sub>73</sub> se dolazi iz koraka step<sub>72</sub> ukoliko signal **brpom** ima vrednost 1, čime je uslov za skok ispunjen. U ovom koraku se vrednostima 1 signala **mxADDA**<sub>1</sub>, **mxADDB**<sub>1</sub> i **mxADDB**<sub>0</sub> kroz multipleksere MX2 i MX3 bloka *addr* na ulaze sabirača ADD propuštaju sadržaji registra PC<sub>15...0</sub> bloka *fetch* i registra IR<sub>23...16</sub> bloka *fetch* proširen znakom na 16 bita. Signali ADD<sub>15...0</sub> sa izlaza sabirača ADD koji predstavljaju adresu skoka se vrednostima 1 signala **mxPC**<sub>0</sub> i **ldPC** propuštaju kroz multiplekser MX bloka *fetch* i upisuju u registar PC<sub>15...0</sub>. Pored toga iz koraka step<sub>73</sub> se bezuslovno prelazi na korak step<sub>89</sub> i fazu opsluživanje prekida. !

step<sub>73</sub> mxADDA<sub>1</sub>, mxADDB<sub>1</sub>, mxADDB<sub>0</sub>, mxPC<sub>0</sub>, ldPC,



Slika 41 Izvršavanje operacije (četrnaesti deo)

## ! JMP !

! U korak step<sub>74</sub> se dolazi iz koraka step<sub>30</sub> ukoliko signal operacije **JMP** ima vrednost 1. U fazi izvršavanja ove instrukcije se realizuje bezuslovni skok na adresu koja je data u samoj instrukciji. Stoga se sadržaj registra IR<sub>23...8</sub> bloka *fetch* koji predstavlja adresu skoka vrednostima 1 signala **mxPC**<sub>1</sub> i **ldPC** propušta kroz multiplekser MX bloka *fetch* i upisuje u registar PC<sub>15...0</sub>. Pored toga iz koraka step<sub>74</sub> se bezuslovno prelazi na korak step<sub>89</sub> i fazu opsluživanje prekida. !

step<sub>74</sub>  $mxPC_1$ , ldPC, br step<sub>89</sub>;

#### ! JSR!


! U korak step<sub>75</sub> se dolazi iz koraka step<sub>30</sub> ukoliko signal operacije **JSR** ima vrednost 1. U fazi izvršavanja ove instrukcije se realizuje skok na potprogram tako što se prvo na stek stavi tekući sadržaj programskog brojača i zatim realizuje bezuslovni skok na adresu koja je data u samoj instrukciji. Na stek se stavlja prvo viši a zatim i niži bajt registra PC<sub>15...0</sub>. Stoga se najpre u koraku step<sub>75</sub> vrednošću 1 signala **incSP** vrši inkrementiranje registra SP<sub>15...0</sub> bloka *addr*. Zatim se u koraku step<sub>76</sub> vrednostima 1 signala mxMAR<sub>2</sub>, mxMAR<sub>0</sub> i ldMAR, sadržaj registra SP<sub>15...0</sub> propušta kroz multiplekser MX1 bloka bus i upisuje u registar MAR<sub>15...0</sub> i vrednostima 1 signala **mxMDR**<sub>2</sub> i ldMDR sadržaj višeg bajta registra PC<sub>15...8</sub> propušta kroz multiplekser MX2 i upisuje u registar MDR<sub>7...0</sub>. Upis se realizuje u koraku step<sub>77</sub> na isti načina kao što se to radi u koraku step<sub>38</sub> instrukcije STB. Potom se u koraku step<sub>78</sub> vrednošću 1 signala **incSP** vrši inkrementiranje registra SP<sub>15...0</sub>. Zatim se u koraku step<sub>79</sub> vrednostima 1 signala mxMAR<sub>2</sub>, mxMAR<sub>0</sub> i ldMAR, sadržaj registra SP<sub>15...0</sub> propušta kroz multiplekser MX1 bloka bus i upisuje u registar MAR<sub>15...0</sub> i vrednostima 1 signala mxMDR<sub>2</sub>, mxMDR<sub>0</sub>, ldMDR sadržaj nižeg bajta registra PC<sub>7...0</sub> propušta kroz multiplekser MX2 i upisuje u registar MDR<sub>7...0</sub>. Upis se realizuje u koraku step<sub>7A</sub> na isti načina kao što se to radi u koraku step<sub>77</sub> prilikom upisa višeg bajta. Na kraju se u koraku step<sub>78</sub> sadržaj registra IR<sub>23...8</sub> bloka *fetch* koji predstavlja adresu skoka vrednostima 1 signala mxPC<sub>1</sub> i ldPC propušta kroz multiplekser MX bloka *fetch* i upisuje u registar PC<sub>15...0</sub> i bezuslovno prelazi na step<sub>89</sub> i fazu opsluživanje prekida. !

 $\begin{array}{lll} step_{75} & incSP; \\ step_{76} & mxMAR_2, mxMAR_0, ldMAR, mxMDR_2, ldMDR; \\ step_{77} & wrCPU; \\ step_{78} & incSP; \\ step_{79} & mxMAR_2, mxMAR_0, ldMAR, mxMDR_2, mxMDR_0, ldMDR; \\ step_{7A} & wrCPU, \end{array}$ 

br step<sub>89</sub>;

step<sub>7B</sub>


mxPC<sub>1</sub>, ldPC,



Slika 42 Izvršavanje operacije (petnaesti deo)

## ! RTI!

! U korak step<sub>7C</sub> se dolazi iz koraka step<sub>30</sub> ukoliko signal operacije **RTI** ima vrednost 1. U fazi izvršavanja ove instrukcije vrednostima sa steka se restauriraju programska statusna reč PSW<sub>15..0</sub> i programski brojač PC<sub>15...0</sub>. U koracima step<sub>7C</sub> do step<sub>81</sub> se najpre vrednošću sa steka restaurira programska statusna reč PSW<sub>15...0</sub> bloka *exec*. Sa steka se najpre skida niži a zatim i viši bajt registra PSW<sub>15...0</sub>. Stoga se u koraku step<sub>7C</sub> vrednostima 1 signala mxMAR<sub>2</sub>, mxMAR<sub>0</sub> i ldMAR bloka bus sadržaj registra SP<sub>15...0</sub> bloka addr propušta kroz multiplekser MX1 i upisuje u registar MAR<sub>15...0</sub>. Pored toga se i vrednošću 1 signala **decSP** dekrementira sadržaj registra  $SP_{15...0}$ . Čitanje se realizuje u koraku step<sub>7D</sub> na isti načina kao što se to radi u koraku step<sub>02</sub> u kome se čita prvi bajt instrukcije. Na kraju se u koraku step<sub>7E</sub> vrednošću 1 signala **ldPSWL** sadržaj registra MDR<sub>7...0</sub> bloka bus upisuje u niži bajt registra PSW<sub>7...0</sub> bloka *exec*. Potom se u koraku step<sub>7F</sub> vrednostima 1 signala **mxMAR<sub>2</sub>**, mxMAR<sub>0</sub> i ldMAR sadržaj registra SP<sub>15...0</sub> propušta kroz multiplekser MX1 i upisuje u registar MAR<sub>15...0</sub>. Pored toga se i vrednošću 1 signala **decSP** dekrementira sadržaj registra SP<sub>15...0</sub>. Čitanje se realizuje u koraku step<sub>80</sub> na isti načina kao što se to radi u koraku step<sub>7D</sub> u kome se čita niži bajt. Na kraju se u koraku step<sub>81</sub> vrednošću 1 signala **ldPSWH** sadržaj registra MDR<sub>7...0</sub> bloka bus upisuje u viši bajt registra PSW<sub>15...8</sub>. Time je 16-to bitna vrednost skinuta sa steka i smeštena u registar PSW<sub>15...0</sub>, pa se prelazi na korak step<sub>82</sub> počev od koga se kao i u slučaju instrukcije RTS sa steka skida 16-to bitna vrednost i smešta u registar PC<sub>15...0</sub>. !




Slika 43 Izvršavanje operacije (šesnaesti deo)

#### ! RTS!

! U korak step<sub>82</sub> se dolazi iz koraka step<sub>30</sub> ukoliko signal operacije **RTS** ima vrednost 1. Pored toga u korak step<sub>82</sub> se dolazi i iz koraka step<sub>81</sub> kada signal operacije **RTI** ima vrednost 1. U oba slučaja se u koracima step<sub>82</sub> do step<sub>88</sub> vrednošću sa steka restaurira programski brojač PC<sub>15...0</sub>. Sa steka se najpre skida niži a zatim i viši bajt registra PC<sub>15...0</sub>. Stoga se u koraku step<sub>82</sub> vrednostima 1 signala **mxMAR<sub>2</sub>**, **mxMAR<sub>0</sub>** i **ldMAR** bloka *bus* sadržaj registra SP<sub>15...0</sub> bloka *addr* propušta kroz multiplekser MX1 i upisuje u registar MAR<sub>15...0</sub>. Pored toga se i vrednošću 1 signala **decSP** dekrementira sadržaj registra SP<sub>15...0</sub>. Čitanje se realizuje u koraku step<sub>83</sub> na isti načina kao što se to radi u koraku step<sub>02</sub> u kome se čita prvi bajt instrukcije. Na kraju se u koraku step<sub>84</sub> vrednošću 1 signala **ldDWL** sadržaj registra MDR<sub>7...0</sub> bloka *bus* upisuje u niži bajt registra DW<sub>7...0</sub> bloka *bus*. Potom se u koraku step<sub>85</sub> vrednostima 1 signala **mxMAR<sub>2</sub>**, **mxMAR<sub>0</sub>** i **ldMAR** sadržaj registra SP<sub>15...0</sub> propušta kroz multiplekser MX1 i upisuje u registar MAR<sub>15...0</sub>. Pored toga se i vrednošću 1 signala **decSP** dekrementira sadržaj registra SP<sub>15...0</sub>. Čitanje se realizuje u koraku step<sub>86</sub> na isti načina kao što se to radi u koraku step<sub>83</sub> u kome se čita niži bajt. Na kraju se u koraku step<sub>87</sub> vrednošću 1 signala **ldDWH** sadržaj registra MDR<sub>7...0</sub> upisuje u viši bajt registar DW<sub>15...8</sub>. Time je 16-to bitna vrednost skinuta sa

steka i smeštena u registar  $DW_{15...0}$ . Konačno se u koraku step<sub>88</sub> sadržaj registra  $DW_{15...0}$  propušta kroz multiplekser MX bloka *fetch* i vrednošću 1 signala **ldPC** upisuje u registar  $PC_{15...0}$  i bezuslovno prelazi na step<sub>89</sub> i fazu opsluživanje prekida. !




Slika 44 Izvršavanje operacije (sedamnaesti deo)

#### ! Opsluživanje prekida!

! U korak step<sub>89</sub> se dolazi iz koraka step<sub>31</sub>, step<sub>32</sub>, ..., step<sub>88</sub> na završetku faze izvršavanje instrukcije. U koraku step<sub>89</sub> se, u zavisnosti od toga da li signal **prekid** bloka *intr* ima vrednost 0 ili 1, ili završava izvršavanje tekuće instrukcije i prelaskom na korak step<sub>00</sub> započinje faza čitanje instrukcije sledeće instrukcije ili se produžava izvršavanje tekuće instrukcije i prelaskom na korak step<sub>8A</sub> produžava faza opsluživanje prekida tekuće instrukcije. !

```
step<sub>89</sub> br (if prekid then step<sub>00</sub>);
```

- ! Opsluživanje prekida se sastoji iz tri grupe koraka u kojima se realizuje čuvanje konteksta procesora, utvrđivanje broja ulaza i utvrđivanje adrese prekidne rutine.
- ! Cuvanje konteksta procesora!
- ! Kontekst procesora i to PC<sub>15...0</sub> i PSW<sub>15...0</sub> se čuva u koracima step<sub>8A</sub> do step<sub>95</sub>. U koracima step<sub>8A</sub> do ste<sub>8F</sub> se na stek stavlja programski brojač PC<sub>15...0</sub>. Na stek se stavlja prvo viši a zatim i niži bajt registra PC<sub>15...0</sub>. Stoga se najpre u koraku step<sub>8A</sub> vrednošću 1 signala **incSP** vrši inkrementiranje registra SP<sub>15...0</sub> bloka *addr*. Zatim se u koraku step<sub>8B</sub> vrednostima 1 signala **mxMAR<sub>2</sub>**, **mxMAR<sub>0</sub>** i **ldMAR**, sadržaj registra SP<sub>15...0</sub> propušta kroz multiplekser MX1 bloka *bus* i upisuje u registar MAR<sub>15...0</sub> i vrednostima 1 signala **mxMDR<sub>2</sub>** i **ldMDR** sadržaj višeg bajta registra PC<sub>15...8</sub> propušta kroz multiplekser MX2 i upisuje u registar MDR<sub>7...0</sub>. Upis se realizuje u koraku step<sub>8C</sub> na isti načina kao što se to radi u koraku step<sub>38</sub> instrukcije STB. Potom se u koraku step<sub>8D</sub> vrednošću 1 signala **incSP** vrši inkrementiranje registra SP<sub>15...0</sub>. Zatim se u koraku step<sub>8E</sub> vrednostima 1 signala **mxMAR<sub>2</sub>**, **mxMAR<sub>0</sub>** i **ldMAR**, sadržaj registra SP<sub>15...0</sub> propušta kroz multiplekser MX1 bloka *bus* i upisuje u registar MAR<sub>15...0</sub> i vrednostima 1 signala **mxMDR<sub>2</sub>**, **mxMDR<sub>0</sub>**, **ldMDR** sadržaj nižeg bajta registra PC<sub>7...0</sub> propušta kroz multiplekser MX2 i upisuje u registar MDR<sub>7...0</sub>. Upis se realizuje u koraku step<sub>8F</sub> na isti načina kao što se to radi u koraku step<sub>8C</sub> prilikom upisa višeg bajta.!



Slika 45 Opsluživanje prekida (prvi deo)

step<sub>8A</sub> incSP;


step<sub>8B</sub> mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMDR<sub>2</sub>, ldMDR;

step<sub>8C</sub> wrCPU;

step<sub>8D</sub> incSP;

step<sub>8E</sub> mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMDR<sub>2</sub>, mxMDR<sub>0</sub>, ldMDR;

step<sub>8F</sub> wrCPU;



Slika 46 Opsluživanje prekida (drugi deo)

! U koracima step<sub>90</sub> do step<sub>95</sub> se na stek stavlja programska statusna reč PSW<sub>15...0</sub> bloka *exec*. Na stek se stavlja prvo viši a zatim i niži bajt registra PSW<sub>15...0</sub>. Stoga se najpre u koraku step<sub>90</sub> vrednošću 1 signala **incSP** vrši inkrementiranje registra SP<sub>15...0</sub> bloka *addr*. Zatim se u koraku step<sub>91</sub> vrednostima 1 signala **mxMAR<sub>2</sub>**, **mxMAR<sub>0</sub>** i **ldMAR**, sadržaj registra SP<sub>15...0</sub> propušta kroz multiplekser MX1 bloka *bus* i upisuje u registar MAR<sub>15...0</sub> i vrednostima 1 signala **mxMDR<sub>2</sub>**, **mxMDR<sub>0</sub>** i **ldMDR** sadržaj višeg bajta registra PSW<sub>15...8</sub> propušta kroz multiplekser MX2 bloka *bus* i upisuje u registar MDR<sub>7...0</sub>. Upis se realizuje u koraku step<sub>92</sub> na isti načina kao što se to radi u koraku step<sub>38</sub> instrukcije STB. Potom se u koraku step<sub>93</sub> vrednošću 1 signala **incSP** vrši inkrementiranje registra SP<sub>15...0</sub>. Zatim se u koraku

step $_{94}$  vrednostima 1 signala  $mxMAR_2$ ,  $mxMAR_0$  i ldMAR, sadržaj registra  $SP_{15...0}$  propušta kroz multiplekser MX1 i upisuje u registar  $MAR_{15...0}$  i vrednostima 1 signala  $mxMDR_2$ ,  $mxMDR_1$ ,  $mxMDR_0$ , ldMDR sadržaj nižeg bajta registra  $PSW_{7...0}$  propušta kroz multiplekser MX2 i upisuje u registar  $MDR_{7...0}$ . Upis se realizuje u koraku step $_{95}$  na isti načina kao što se to radi u koraku step $_{92}$  prilikom upisa višeg bajta. !

 $\begin{array}{lll} step_{90} & incSP; \\ step_{91} & mxMAR_2, mxMAR_0, ldMAR, mxMDR_2, mxMDR_1, ldMDR; \\ step_{92} & wrCPU; \\ step_{93} & incSP; \\ step_{94} & mxMAR_2, mxMAR_0, ldMAR, mxMDR_2, mxMDR_1, mxMDR_0, ldMDR; \\ step_{95} & wrCPU; \end{array}$ 


! Utvrđivanje broja ulaza!

! U korak step<sub>96</sub> se dolazi iz step<sub>95</sub>. U koraku step<sub>96</sub> se sadržaj UEXT<sub>2...0</sub> sa izlaza kodera CD bloka *intr*, koji sadrži broj ulaza u tabelu sa adresama prekidnih rutina, vrednošću 1 signala **ldBR** upisuje u registar BR<sub>2...0</sub>. Iz koraka step<sub>96</sub> se prelazi na korak step<sub>97</sub> radi utvrđivanja adrese prekidne rutine. !



Slika 47 Opsluživanje prekida (treći deo)

! Utvrđivanje adrese prekidne rutine !



Slika 48 Opsluživanje prekida (četvrti deo)

! U korak step<sub>97</sub> se dolazi iz koraka step<sub>96</sub>. U koracima step<sub>97</sub> do step<sub>9C</sub> se na osnovu dobijenog broja ulaza i sadržaja registra koji ukazuje na početnu adresu tabele sa adresama pekidnih rutina, iz odgovarajućeg ulaza čita adresa prekidne rutine i upisuje u programski brojač PC<sub>15 0</sub> bloka fetch. U koraku step<sub>97</sub> se vrednostima 0 signala **mxADDA<sub>1</sub>**, **mxADDA<sub>0</sub>**, **mxADDB<sub>1</sub>** i **MXADDB<sub>0</sub>** bloka addr kroz multipleksere MX2 i MX3 na ulaze sabirača ADD propuštaju sadržaj registra IVTP<sub>15...0</sub> i sadržaj IVTDSP<sub>15...0</sub> koji predstavlja sadržaj registra BR<sub>2...0</sub> pomeren ulevo za jedno mesto i proširen nulama do dužine 16 bita i vrednostima 1 signala **mxMAR**<sub>2</sub> i **ldMAR** bloka bus se sadržaj ADD<sub>15...0</sub> sa izlaza sabirača ADD propušta kroz multiplekser MX1 bloka bus i upisuje u registar MAR<sub>15...0</sub>. Time se u registru MAR<sub>15...0</sub> nalazi adresa memorijske lokacije počev od koje treba pročitati dva bajta koji predstavljaju viši i niži bajt adrese prekidne rutine. Čitanje prvog bajta se realizuje u koraku step<sub>98</sub>, a drugog bajta u koraku step<sub>9A</sub> na isti način kao u koraku step<sub>02</sub> kod čitanja prvog bajta instrukcije. U koraku step<sub>99</sub> se prvi bajt vrednošću 1 signala **ldDWH** upisuje u viši bajt registra DW<sub>15...8</sub> bloka bus, a vrednošću 1 signala **incMAR** adresni registar MAR<sub>15...0</sub> inkrementira na adresu sledećeg bajta. U koraku step<sub>9B</sub> se drugi bajt vrednošću 1 signala **ldDWL** upisuje u niži bajt registra DW<sub>7...0</sub>. Time se u registru DW<sub>15...0</sub> nalazi adresa prekidne rutine. Na kraju se u koraku step<sub>9C</sub> vrednostima 0 signala mxPC<sub>1</sub> i mxPC<sub>0</sub> sadržaj registra DW<sub>15...0</sub> propušta kroz multiplekser MX1 bloka *fetch* i vrednošću 1

signala **ldPC** upisuje u registar  $PC_{15...0}$ . Time se u registru  $PC_{15...0}$  nalazi adresa prve instrukcije prekidne rutine. Iz koraka step<sub>9C</sub> se bezuslovno prelazi na step<sub>00</sub>. !

```
step_{97} mxMAR_2, ldMAR;

step_{98} rdCPU;

step_{99} ldDWH, incMAR;

step_{9A} rdCPU;

step_{9B} ldDWL;

step_{9C} ldPC,

br step_{00};
```

# 3.2.3 Struktura upravljačke jedinice

U ovom odeljku se daje struktura upravljačke jedinice ožičene realizacije i struktura upravljačke jedinice mikroprogramske realizacije.

# 3.2.3.1 Struktura upravljačke jedinice ožičene realizacije

Upravljačka jedinice generiše dve vrste upravljačkih signala i to:

- upravljačke signale blokova operacione jedinice *oper* i
- upravljačke signale upravljačke jedinice *uprav*.

Upravljački signali blokova operacione jedinice *oper* se koriste u blokovima operacione jedinice *oper* radi izvršavanja mikrooperacija. Upravljački signali upravljačke jedinice *uprav* se koriste u upravljačkoj jedinici *uprav* radi inkrementiranja brojača koraka ili upisa nove vrednosti u brojač koraka i radi generisanja vrednosti za upis u brojač koraka.

Upravljački signali operacione jedinice bi mogli da se generišu na osnovu sekvence upravljačkih signala po koracima (tabela 13). Za svaki upravljački signal operacione jedinice trebalo bi proći kroz sekvencu upravljačkih signala po koracima, tražiti korake u kojima se pojavljuje dati signal i izraz za dati signal formirati kao uniju signala dekodovanih stanja brojača koraka koji odgovaraju koracima u kojima se pojavljuje dati signal.

Upravljački signali upravljačke jedinice se ne mogu generisati na osnovu sekvence upravljačkih signala po koracima (tabela 13), jer se u njoj ne pojavljuju upravljački signali upravljačke jedinice, već samo iskazi za skokove. Zbog toga je potrebno na osnovu sekvence upravljačkih signala po koracima formirati sekvencu upravljačkih signala za upravljačku jedinicu ožičene realizacije. U njoj treba da se pored upravljačkih signala operacione jedinice pojave i upravljački signali upravljačke jedinice neophodni za realizaciju bezuslovnih, uslovnih i višestruih uslovnih skokova specificiranih iskazima za skokove. Prilikom njenog formiranja primenjuje se različiti postupak za upravljačke signale operacione jedinice i za upravljačke signale upravljačke jedinice.

Za upravljačke signale operacione jedinice treba u sekvenci upravljačkih signala za upravljačku jedinicu ožičene realizacije staviti iskaze za signale onako kako se javljaju u sekvenci upravljačkih signala po koracima.

Za upravljačke signale upravljačke jedinice treba u sekvenci upravljačkih signala po koracima tražiti iskaze: br step<sub>A</sub>, br (if uslov then step<sub>A</sub>) i br (case (uslov<sub>1</sub>, ..., uslov<sub>n</sub>) then (uslov<sub>1</sub>, step<sub>A1</sub>), ..., (uslov<sub>n</sub>, step<sub>An</sub>).

Umesto iskaza br step<sub>A</sub> treba u sekvenci upravljačkih signala za upravljačku jedinicu ožičene realizacije staviti signal bezuslovnog skoka koji određuje da se bezuslovno prelazi na korak step<sub>A</sub> i signal  $val_A$  koji određuje da treba formirati binarnu vrednost A za upis u brojač koraka. Simbolička oznaka signala bezuslovnog skoka je **bruncnd**. Koraci step<sub>i</sub> u kojima se

bezuslovni skokovi javljaju, koraci step<sub>A</sub> na koje se bezuslovno skače, simboličke oznake signala **val<sub>A</sub>** i vrednosti A u heksadecimalnom dati su u tabeli 14.

Tabela 14 Koraci step<sub>i</sub>, step<sub>A</sub>, signali val<sub>A</sub> i vrednosti A za bezuslovne skokove

step <sub>i</sub>	step <sub>A</sub>	val <sub>A</sub>	A
step <sub>13</sub>	step <sub>30</sub>	val <sub>30</sub>	30
step <sub>14</sub>	step <sub>30</sub>	val <sub>30</sub>	30
step <sub>16</sub>	step <sub>26</sub>	val <sub>26</sub>	26
step <sub>18</sub>	step <sub>26</sub>	val <sub>26</sub>	26
step <sub>1F</sub>	step <sub>26</sub>	val <sub>26</sub>	26
step <sub>21</sub>	step <sub>26</sub>	val <sub>26</sub>	26
step <sub>24</sub>	step <sub>26</sub>	val <sub>26</sub>	26
step <sub>28</sub>	step <sub>30</sub>	val <sub>30</sub>	30
step <sub>2C</sub>	step <sub>30</sub>	val <sub>30</sub>	30
step <sub>2E</sub>	step <sub>30</sub>	val <sub>30</sub>	30
step <sub>31</sub>	step <sub>89</sub>	val <sub>89</sub>	89
step <sub>32</sub>	step <sub>89</sub>	val <sub>89</sub>	89
step <sub>34</sub>	step <sub>89</sub>	val <sub>89</sub>	89
step <sub>35</sub>	step <sub>89</sub>	val <sub>89</sub>	89
step <sub>39</sub>	step <sub>89</sub>	val <sub>89</sub>	89
step <sub>40</sub>	step <sub>89</sub>	val <sub>89</sub>	89
step <sub>41</sub>	step <sub>89</sub>	val <sub>89</sub>	89
step <sub>46</sub>	step <sub>89</sub>	val <sub>89</sub>	89
$step_{4E}$	step <sub>89</sub>	val <sub>89</sub>	89
step <sub>52</sub>	step <sub>89</sub>	val <sub>89</sub>	89

step <sub>i</sub>	step <sub>A</sub>	val <sub>A</sub>	A
step <sub>59</sub>	step <sub>89</sub>	val <sub>89</sub>	89
$step_{5A}$	step <sub>89</sub>	val <sub>89</sub>	89
step <sub>5B</sub>	step <sub>89</sub>	val <sub>89</sub>	89
step <sub>5C</sub>	step <sub>89</sub>	val <sub>89</sub>	89
step <sub>5D</sub>	step <sub>89</sub>	val <sub>89</sub>	89
step <sub>5F</sub>	step <sub>89</sub>	val <sub>89</sub>	89
step <sub>61</sub>	step <sub>89</sub>	val <sub>89</sub>	89
step <sub>63</sub>	step <sub>89</sub>	val <sub>89</sub>	89
step <sub>65</sub>	step <sub>89</sub>	val <sub>89</sub>	89
step <sub>67</sub>	step <sub>89</sub>	val <sub>89</sub>	89
step <sub>69</sub>	step <sub>89</sub>	val <sub>89</sub>	89
step <sub>6B</sub>	step <sub>89</sub>	val <sub>89</sub>	89
step <sub>6D</sub>	step <sub>89</sub>	val <sub>89</sub>	89
step <sub>6F</sub>	step <sub>89</sub>	val <sub>89</sub>	89
step <sub>71</sub>	step <sub>89</sub>	val <sub>89</sub>	89
step <sub>73</sub>	step <sub>89</sub>	val <sub>89</sub>	89
step <sub>74</sub>	step <sub>89</sub>	val <sub>89</sub>	89
step <sub>7B</sub>	step <sub>89</sub>	val <sub>89</sub>	89
step <sub>9C</sub>	step <sub>00</sub>	val <sub>00</sub>	00

Umesto iskaza *br* (*if* **uslov** *then* step<sub>A</sub>) treba u sekvenci upravljačkih signala za upravljačku jedinicu ožičene realizacije staviti signal uslovnog skoka pridružen signalu **uslov** koji treba da ima vrednost 1 da bi se realizovao prelaz na korak step<sub>A</sub> i signal **val**<sub>A</sub> koji određuje da treba formirati binarnu vrednost A za upis u brojač koraka u slučaju da signal **uslov** ima vrednost 1. Simboličke oznake pridruženih signala uslovnih skokova i signala uslova za sve iskaze ovog tipa koji se javljaju u sekvenci upravljačkih signala po koracima, dati su u tabeli 15. Koraci step<sub>i</sub> u kojima se uslovni skokovi javljaju, signali uslova **uslov**, koraci step<sub>A</sub> na koje se uslovno skače, simboličke oznake signala **val**<sub>A</sub> i vrednosti A u heksadecimalnom obliku dati su u tabeli 16.

Tabela 15 Signali uslovnih skokova i signali uslova

signal uslovnog	signal
skoka	uslova
brnotSTART	<b>START</b>
brl1	11
brl2_brnch	12_brnch
brl2_arlog	l2_arlog
brl3_jump	l3_jump
brl3_arlog	13 arlog

signal uslovnog	signal	
skoka	uslova	
brstore	store	
brLDW	LDW	
brdirreg	dirreg	
brnotbrpom	brpom	
brnotprekid	prekid	

Tabela 16 Koraci step<sub>i</sub>, signali uslova **uslov**, koraci step<sub>A</sub>, signali **val<sub>A</sub>** i vrednosti A za uslovne skokove

step <sub>i</sub>	uslov	step <sub>A</sub>	val <sub>A</sub>	A
step <sub>00</sub>	<b>START</b>	step <sub>00</sub>	$val_{00}$	00
step <sub>04</sub>	11	step <sub>30</sub>	val <sub>30</sub>	30
step <sub>07</sub>	12_brnch	step <sub>30</sub>	val <sub>30</sub>	30
step <sub>08</sub>	l2_arlog	step <sub>10</sub>	val <sub>10</sub>	10
step <sub>0B</sub>	13_jump	step <sub>30</sub>	val <sub>30</sub>	30
step <sub>0C</sub>	13_arlog	step <sub>10</sub>	val <sub>10</sub>	10

step <sub>i</sub>	uslov	step <sub>A</sub>	val <sub>A</sub>	A
step <sub>1E</sub>	store	step <sub>30</sub>	val <sub>30</sub>	30
step <sub>20</sub>	store	step <sub>30</sub>	val <sub>30</sub>	30
step <sub>23</sub>	store	step <sub>30</sub>	val <sub>30</sub>	30
step <sub>25</sub>	store	step <sub>30</sub>	val <sub>30</sub>	30
step <sub>27</sub>	LDW	step <sub>29</sub>	val <sub>29</sub>	29
step <sub>2D</sub>	LDW	step <sub>2E</sub>	val <sub>2E</sub>	2F

step <sub>11</sub>	store	step <sub>30</sub>	val <sub>30</sub>	30
step <sub>12</sub>	LDW	step <sub>14</sub>	val <sub>14</sub>	14
step <sub>15</sub>	store	step <sub>30</sub>	val <sub>30</sub>	30
step <sub>17</sub>	store	step <sub>30</sub>	val <sub>30</sub>	30

step <sub>36</sub>	dirreg	step <sub>3A</sub>	val <sub>3A</sub>	3A
step <sub>3B</sub>	dirreg	step <sub>41</sub>	val <sub>41</sub>	41
step <sub>72</sub>	brpom	step <sub>89</sub>	val <sub>89</sub>	89
step <sub>89</sub>	prekid	step <sub>00</sub>	$val_{00}$	00

Umesto iskaza *br* (*case* (**uslov**<sub>1</sub>, ..., **uslov**<sub>n</sub>) *then* (**uslov**<sub>1</sub>, step<sub>A1</sub>), ..., (**uslov**<sub>n</sub>, step<sub>An</sub>) treba u sekvenci upravljačkih signala za upravljačku jedinicu ožičene realizacije staviti signal višestrukog uslovnog skoka pridružen signalima **uslov**<sub>1</sub>, **uslov**<sub>2</sub>,..., **uslov**<sub>n</sub> od kojih jedan treba da ima vrednost 1 da bi se realizovao prelazak na jedan od koraka step<sub>A1</sub>, step<sub>A2</sub>, ..., step<sub>An</sub>. Koraci step<sub>i</sub> u kojima se višestruki uslovni skokovi javljaju i simboličke oznake pridruženih signala višestrukih uslovnih skokova za sve korake ovog tipa koji se javljaju u sekvenci upravljačkih signala po koracima dati su u tabeli 17. Signali uslova **uslov**<sub>1</sub>, **uslov**<sub>2</sub>,..., **uslov**<sub>n</sub>, koraci step<sub>A1</sub>, step<sub>A2</sub>, ..., step<sub>An</sub> na koje se uslovno skače i vrednosti A1, A2, ..., An u heksadecimalnom koje treba da se upišu u brojač koraka u zavisnosti od toga koji od signala uslova **uslov**<sub>1</sub>, **uslov**<sub>2</sub>,..., **uslov**<sub>n</sub> ima vrednost 1 za višestruke uslovne skokove u koracima step<sub>10</sub> i step<sub>30</sub> dati su tabelama 18 i 19.

Tabela 17 Koraci sa višestrukim uslovnim skokovima i signali višestrukih uslovnih skokova

step <sub>i</sub>	signal
step <sub>10</sub>	bradr
step <sub>30</sub>	bropr

Tabela 18 Signali uslova, koraci na koje se skače i vrednosti A za upis u brojač koraka za višestruki uslovni skok u koraku step<sub>10</sub>

uslov	$step_A$	A
regdir	step <sub>11</sub>	11
regind	step <sub>15</sub>	15
memdir	step <sub>17</sub>	17
memind	step <sub>19</sub>	19
regindpom	step <sub>20</sub>	20
bxpom	step <sub>22</sub>	22
pcpom	step <sub>25</sub>	25
imm	step <sub>2D</sub>	2D

Tabela 19 Signali uslova, koraci na koje se skače i vrednosti za upis u brojač koraka za višestruki uslovni skok u koraku step<sub>30</sub>

uslov	step <sub>A</sub>	A
INTD	step <sub>31</sub>	31
INTE	step <sub>32</sub>	32
LDB	step <sub>33</sub>	33
LDW	step <sub>35</sub>	35
STB	step <sub>36</sub>	36
STW	step <sub>3B</sub>	3B
POPB	step <sub>42</sub>	42
POPW	step <sub>47</sub>	47
PUSHB	step <sub>4F</sub>	4F
PUSHW	step <sub>53</sub>	53
LDIVTP	step <sub>5A</sub>	5A
STIVTP	step <sub>5B</sub>	5B
LDSP	step <sub>5C</sub>	5C
STSP	step <sub>5D</sub>	5D
ADD	step <sub>5E</sub>	5E
SUB	step <sub>60</sub>	60
INC	step <sub>62</sub>	62
DEC	step <sub>64</sub>	64

uslov	$step_A$	A
LSL	step <sub>70</sub>	70
ROL	step <sub>70</sub>	70
ROLC	step <sub>70</sub>	70
BEQL	step <sub>72</sub>	72
BNEQ	step <sub>72</sub>	72
BNEG	step <sub>72</sub>	72
BNNEG	step <sub>72</sub>	72
BOVF	step <sub>72</sub>	72
BNOVF	step <sub>72</sub>	72
BCAR	step <sub>72</sub>	72
BNCAR	step <sub>72</sub>	72
BGRT	step <sub>72</sub>	72
BGRE	step <sub>72</sub>	72
BLSS	step <sub>72</sub>	72
BLSSE	step <sub>72</sub>	72
BGRT	step <sub>72</sub>	72
BGRE	step <sub>72</sub>	72
BLSS	step <sub>72</sub>	72

AND	step <sub>66</sub>	66
OR	step <sub>68</sub>	68
XOR	step <sub>6A</sub>	6A
NOT	step <sub>6C</sub>	6C
ASR	step <sub>6E</sub>	6E
LSR	step <sub>6E</sub>	6E
ROR	step <sub>6E</sub>	6E
RORC	step <sub>6E</sub>	6E
ASL	step <sub>70</sub>	70

BLSSE	step <sub>72</sub>	72
BGRTU	step <sub>72</sub>	72
BGRTEU	step <sub>72</sub>	72
BLSSU	step <sub>72</sub>	72
BLSSEU	step <sub>72</sub>	72
JMP	step <sub>74</sub>	74
JSR	step <sub>75</sub>	75
RTI	step <sub>7C</sub>	7C
RTS	step <sub>82</sub>	82

Iz izloženog se vidi da su upravljački signali za upravljačku jedinicu ožičene realizacije signal bezuslovnog skoka **bruncnd**, signali uslovnih skokova (tabela 15), signali višestrukih uslovnih skokova (tabela 17) i signali **val**<sub>A</sub> za bezuslovne (tabela 14) i uslovne (tabela 16) skokove.

Po opisanom postupku je, na osnovu sekvence upravljačkih signala po koracima (tabela tabela 13), formirana sekvenca upravljačkih signala za upravljačku jedinicu ožičene realizacije (tabela 20). Jedna linija u toj sekvenci ima sledeću formu: na levoj strani nalazi se signal dekodovanog stanja brojača koraka, u sredini je niz upravljačkih signala operacione i upravljačke jedinice koji imaju vrednost 1 kada dati signal dekodovanog stanja brojača koraka ima vrednost 1, dok komentar, tamo gde postoji, počinje uskličnikom (!) i proteže se do sledećeg uskličnika (!).

Upravljački signali operacione jedinice i upravljačke jedinice se generišu na identičan način na osnovu sekvence upravljačkih signala za upravljačku jedinicu ožičene realizacije (tabela 20). Za svaki upravljački signal operacione jedinice i upravljačke jedinice treba proći kroz sekvencu upravljačkih signala za upravljačku jedinicu ožičene realizacije, tražiti korake u kojima se pojavljuje dati signal i izraz za dati signal formirati kao uniju signala dekodovanih stanja brojača koraka koji odgovaraju koracima u kojima se pojavljuje dati signal.

Tabela 20 Sekvenca upravljačkih signala za upravljačku jedinicu ožičene realizacije

## ! Čitanje instrukcije !

 $T_{00}$ 

ldMAR, incPC;  $T_{01}$ rdCPU;  $T_{02}$  $T_{03}$ ldIR0;  $T_{04}$ brl1, val<sub>30</sub>;  $T_{05}$ ldMAR, incPC;  $T_{06}$ rdCPU; ldIR1, ldGPRADR,  $T_{07}$ brl2 brnch, val<sub>30</sub>; brl2 arlog, val<sub>10</sub>;  $T_{08}$ ldMAR, incPC;  $T_{09}$ 

brnotSTART, val<sub>00</sub>;

- $T_{0A}$  rdCPU;
- $T_{0B}$  ldIR2,
  - $brl3_jump, val_{30};$
- $T_{0C}$  brl3\_arlog, val<sub>10</sub>;
- $T_{0D}$  ldMAR, incPC;
- $T_{0E}$  rdCPU;
- $T_{0F}$  ldIR3;
- ! Formiranje adrese i čitanje operanda!
  - $T_{10}$  bradr;
- ! Registarsko direktno adresiranje!

```
T_{11}
                      brstore, val<sub>30</sub>;
                      brLDW, val<sub>14</sub>;
          T_{12}
          T_{13}
                     ldBB,
                      brunend, val<sub>30</sub>;
                     ldBW,
          T_{14}
                      bruncnd, val<sub>30</sub>;
! Registarsko indirektno adresiranje!
                     mxMAR<sub>0</sub>, ldMAR,
          T_{15}
                      brstore, val<sub>30</sub>;
           T_{16}
                      bruncnd, val<sub>26</sub>;
! Memorijsko direktno adresiranje!
                     mxMAR<sub>1</sub>, ldMAR,
          T_{17}
                      brstore, val<sub>30</sub>;
                      bruncnd, val<sub>26</sub>;
          T_{18}
! Memorijsko indirektno adresiranje!
          T_{19}
                      mxMAR<sub>1</sub>, ldMAR;
          T_{1A}
                      rdCPU;
          T_{1B}
                     ldDWH, incMAR;
          T_{1C}
                      rdCPU;
          T_{1D} \\
                     ldDWL;
          T_{1E}
                     mxMAR<sub>1</sub>, mxMAR<sub>0</sub>, ldMAR,
                      brstore, val<sub>30</sub>;
          T_{1F}
                     bruncnd, val<sub>26</sub>;
! Registarsko indirektno adresiranje sa pomerajem!
                      mxADDA<sub>0</sub>, mxADDB<sub>0</sub>, mxMAR<sub>2</sub>, ldMAR,
          T_{20}
                      brstore, val<sub>30</sub>;
          T_{21}
                     bruncnd, val<sub>26</sub>;
! Bazno indeksno adresiranje sa pomerajem!
          T_{22}
                     mxADDA<sub>0</sub>, mxADDB<sub>0</sub>, ldCW, incGPRAR;
                      mxADDA<sub>1</sub>, mxADDA<sub>0</sub>, mxADDB<sub>1</sub>, mxMAR<sub>2</sub>, ldMAR,
          T_{23}
                      brstore, val<sub>30</sub>;
          T_{24}
                     bruncnd, val<sub>26</sub>;
! PC relativno adresiranje!
                     mxADDA<sub>1</sub>, mxADDB<sub>0</sub>, mxMAR<sub>2</sub>, ldMAR,
          T_{25}
                      brstore, val<sub>30</sub>;
! Čitanje operanda!
          T_{26}
                      rdCPU;
          T_{27}
                      brLDW, val<sub>29</sub>;
          T_{28}
                      mxBB<sub>0</sub>, ldBB,
                      bruncnd, val<sub>30</sub>;
                     ldDWH, incMAR;
          T_{29}
          T_{2A} \\
                      rdCPU;
          T_{2B}
                     ldDWL;
                     mxBW<sub>0</sub>, ldBW,
          T_{2C} \\
                      bruncnd, val<sub>30</sub>;
! Neposredno adresiranje !
                      brLDW, val<sub>2F</sub>;
          T_{2D}
          T_{2E}
                      mxBB<sub>1</sub>, ldBB,
                     bruncnd, val<sub>30</sub>;
                     mxBW<sub>1</sub>, ldBW;
          T_{2F}
! Izvršavanje operacije !
                     bropr;
           T_{30}
! INTD!
```


```
clPSWI,
          T_{31}
                    bruncnd, val<sub>89</sub>;
! INTE!
                    stPSWI,
          T_{32}
                    bruncnd, val<sub>89</sub>;
! LDB!
          T_{33}
                    mxAB, ldAB;
                    ldN, ldZ, ldC, ldV,
          T_{34}
                    bruncnd, val<sub>89</sub>;
! LDW!
          T_{35}
                    ldAW,
                    bruncnd, val<sub>89</sub>;
! STB !
          T_{36}
                    brdirreg, val<sub>3A</sub>;
                    mxMDR<sub>0</sub>, ldMDR;
          T_{37}
          T_{38}
                    wrCPU;
          T_{39}
                    bruncnd, val<sub>89</sub>;
          T_{3A}
                    wrGPR,
                    bruncnd, val<sub>89</sub>;
! STW !
          T_{3B}
                    brdirreg, val<sub>41</sub>;
                    mxMDR<sub>1</sub>, ldMDR;
          T_{3C}
          T_{\rm 3D} \\
                    wrCPU;
                    mxMDR<sub>1</sub>, mxMDR<sub>0</sub>, ldMDR, incMAR;
          T_{3E}
          T_{3F}
                    wrCPU;
                    bruncnd, val<sub>89</sub>;
          T_{40}
                    mxGPR, wrGPR,
          T_{41}
                    bruncnd, val<sub>89</sub>;
! POPB!
                    mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, decSP;
          T_{42}
          T_{43}
                    rdCPU;
                    mxBB<sub>0</sub>, ldBB;
          T_{44}
                    mxAB, ldAB;
          T_{45}
                    ldN, ldZ, ldC, ldV,
          T_{46}
                    bruncnd, val<sub>89</sub>;
! POPW!
          T_{47}
                    mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, decSP;
                    rdCPU;
          T_{48}
          T_{49}
                    ldDWL;
          T_{4A} \\
                    mxMAR2, mxMAR0, ldMAR, decSP;
          T_{4B}
                    rdCPU;
          T_{4C}
                    ldDWH;
                    mxBW_0, ldBW;
          T_{\rm 4D} \\
          T_{4E}
                    ldAW,
                    bruncnd, val<sub>89</sub>;
! PUSHB!
                    incSP;
          T_{4F}
                    mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMDR<sub>0</sub>, ldMDR;
          T_{50}
          T_{51}
                    wrCPU;
          T_{52}
                    bruncnd, val<sub>89</sub>;
! PUSHW!
                    incSP;
          T_{53}
```

```
T_{54}
                    mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMDR<sub>1</sub>, ldMDR;
          T_{55}
                    wrCPU;
          T_{56}
                    incSP;
                    mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMDR<sub>1</sub>, mxMDR<sub>0</sub>, ldMDR;
          T_{57}
                    wrCPU;
          T_{58}
          T_{59}
                    bruncnd, val<sub>89</sub>;
! LDIVTP!
                    mxAW<sub>1</sub>, ldAW,
         T_{5A}
                    bruncnd, val<sub>89</sub>;
! STIVTP!
          T_{5B}
                    ldIVTP,
                    bruncnd, val<sub>89</sub>;
! LDSP!
                    mxAW<sub>0</sub>, ldAW,
          T_{5C}
                    bruncnd, val<sub>89</sub>;
! STSP!
          T_{5D}
                    ldSP,
                    bruncnd,\,val_{89};
! ADD !
                    add, ldAB, ldC, ldV;
          T_{5E}
          T_{5F}
                    ldN, ldZ,
                    bruncnd, val<sub>89</sub>;
! SUB!
                    sub, ldAB, ldC, ldV;
          T_{60}
          T_{61}
                    ldN, ldZ,
                    bruncnd, val<sub>89</sub>;
! INC !
          T_{62}
                    inc, ldAB, ldC, ldV;
          T_{63}
                    ldN, ldZ,
                    bruncnd, val<sub>89</sub>;
! DEC !
          T_{64}
                    dec, ldAB, ldC, ldV;
          T_{65}
                    ldN, ldZ,
                    bruncnd, val<sub>89</sub>;
! AND!
                    and, ldAB;
          T_{66}
          T_{67}
                    ldN, ldZ, ldC, ldV,
                    bruncnd, val<sub>89</sub>;
! OR !
          T_{68}
                    or, ldAB;
         T_{69}
                    ldN, ldZ, ldC, ldV,
                    bruncnd, val<sub>89</sub>;
! XOR !
                    xor, ldAB;
          T_{6A}
                    ldN, ldZ, ldC, ldV,
          T_{6B}
                    bruncnd, val<sub>89</sub>;
! NOT !
                    not, ldAB;
          T_{6C}
          T_{6D}
                    ldN, ldZ, ldC, ldV,
                    bruncnd, val<sub>89</sub>;
! ASR, LSR, ROR i ROLC!
                    shr, ldC;
          T_{6E}
                    ldN, ldZ, ldV,
          T_{6F}
```

```
bruncnd, val<sub>89</sub>;
! ASL, LSL, ROL i ROLC!
          T_{70}
                    shl, ldC:
          T_{71}
                    ldN, ldZ, ldV,
                    bruncnd, val<sub>89</sub>;
! BEQL,..., BLSSEU!
                    brnotbrprom, val<sub>89</sub>;
          T_{72}
                     mxADDA<sub>1</sub>, mxADDB<sub>1</sub>, mxADDB<sub>0</sub>, mxPC<sub>0</sub>, ldPC,
          T_{73}
                     bruncnd, val<sub>89</sub>;
! JMP !
                    mxPC<sub>1</sub>, ldPC,
          T_{74}
                     bruncnd, val<sub>89</sub>;
! JSR!
                    incSP:
          T_{75}
                    mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMDR<sub>2</sub>, ldMDR;
          T_{76}
          T_{77}
                     wrCPU;
          T_{78}
                    incSP;
                    mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMDR<sub>2</sub>, mxMDR<sub>0</sub>, ldMDR;
          T_{79}
          T_{7A}
                     wrCPU.
                    mxPC<sub>1</sub>, ldPC,
          T_{7B}
                    bruncnd, val<sub>30</sub>;
 ! RTI!
                    mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, decSP;
          T_{7C}
          T_{7D} \\
                    rdCPU;
          T_{7E} \\
                    ldPSWL;
          T_{7F}
                    mxMAR2, mxMAR0, ldMAR, decSP;
                    rdCPU;
          T_{80}
                    ldPSWH;
          T_{81}
! RTS !
                    mxMAR2, mxMAR0, ldMAR, decSP;
          T_{82}
          T_{83}
                    rdCPU;
          T_{84}
                    ldDWL:
                    mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, decSP;
          T_{85}
          T_{86}
                    rdCPU;
                    ldDWH;
          T_{87}
                    ldPC;
          T_{88}
! Opsluživanje prekida!
                    brnptprekid, val<sub>00</sub>;
          T_{89}
! Čuvanje konteksta procesora!
                    incSP;
          T_{8A}
          T_{8B}
                    mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMDR<sub>2</sub>, ldMDR;
                     wrCPU;
          T_{8C}
                    incSP:
          T_{8D}
                    mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMDR<sub>2</sub>, mxMDR<sub>0</sub>, ldMDR;
          T_{8E}
          T_{8F}
                     wrCPU;
                    incSP;
          T_{90}
                    mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMDR<sub>2</sub>, mxMDR<sub>1</sub>, ldMDR;
          T_{91}
          T_{92}
                     wrCPU;
          T_{93}
                    incSP;
          T_{94}
                    mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMDR<sub>2</sub>, mxMDR<sub>1</sub>, mxMDR<sub>0</sub>, ldMDR;
          T_{95}
                     wrCP:
! Utvrđivanje broja ulaza!
```

```
ldBR:
        T_{96}
! Utvrđivanje adrese prekidne rutine !
        T_{97}
                 mxMAR2, ldMAR;
        T_{98}
                 rdCPU;
        T_{99}
                 ldDWH, incMAR;
        T_{9A}
                 rdCPU;
                 ldDWL;
        T_{9B}
                 ldPC,
        T_{9C}
                 bruncnd, val<sub>00</sub>;
```

Struktura upravljačke jedinice ožičene realizacije je prikazana na slici 49. Upravljačka jedinica se sastoji iz sledećih blokova: blok *generisanje nove vrednosti brojača koraka*, blok *brojač koraka*, blok *dekoder koraka* i blok *generisanje upravljačkih signala*. Struktura i opis blokova upravljačke jedinice se daju u daljem tekstu.



Slika 49 Struktura upravljačke jedinice ožičene realizacije

Blok *generisanje nove vrednosti brojača koraka* se sastoji od kombinacionih mreža KMOPR, KMADR i KMBR sa multiplekserom MP i služi za generisanje i selekciju vrednosti koju treba upisati u brojač koraka CNT<sub>7...0</sub>. Potreba za ovim se javlja kada treba odstupiti od sekvencijalnog izvršavanja mikrooperacija. Vrednosti koje treba upisati u brojač koraka generišu se na tri načina i to pomoću kombinacione mreže KMOPR koja formira signale **opr**<sub>7...0</sub>, kombinacione mreže KMADR koja formira signale **adr**<sub>7...0</sub> i kombinacione mreže KMBR koja formira signale **br**<sub>7...0</sub>. Selekcija jedne od tri grupe signala koji daju novu vrednost brojača koraka CNT<sub>7...0</sub> obezbeđuje se signalima **bropr** i **bradr** i to signali **opr**<sub>7...0</sub> ako signal **bropr** ima vrednost 1, signali **adr**<sub>7...0</sub> ako signal **bradr** ima vrednost 1 i signali **br**<sub>7...0</sub> ako oba signala **bropr** i **bradr** imaju vrednost 0.

Kombinacionom mrežom KMOPR generišu se vrednosti (tabela 19) za realizaciju višestrukog uslovnog skoka u koraku step<sub>30</sub> sekvence upravljačkih signala. U zavisnosti od toga koji od signala **INTD**, ..., **RTS** ima vrednost 1 zavisi koja će od vrednosti A iz tabele 19 da se pojavi tada na linijama **op**<sub>7...0</sub>. S obzirom da vrednost 1 signala dekovanog stanje brojača koraka T<sub>30</sub> daje vrednost 1 signala višestrukog uslovnog skoka **bropr**, vrednost na linijama **op**<sub>7...0</sub> prolazi tada kroz multiplekser MP i pojavljuje se na ulazima brojača koraka CNT<sub>7...0</sub>.

Kombinacionom mrežom KMADR generišu se vrednosti (tabela 18) za realizaciju višestrukog uslovnog skoka u koraku step<sub>10</sub> sekvence upravljačkih signala. U zavisnosti od toga koji od signala **regdir**,..., **imm** ima vrednost 1 zavisi koja će od vrednosti A iz tabele 18 da se pojavi tada na linijama **adr**<sub>7...0</sub>. S obzirom da vrednost 1 signala dekodovanog stanja brojača koraka T<sub>10</sub> daje vrednost 1 signala višestrukog uslovnog skoka **bradr**, vrednost na linijama **adr**<sub>7...0</sub> prolazi tada kroz multiplekser MP i pojavljuje se na ulazima brojača koraka CNT<sub>7...0</sub>.

Kombinacionom mrežom KMBR generišu se vrednosti za upis u brojač koraka CNT<sub>7...0</sub> za bezuslovne skokove (tabela 14) i uslovne skokove (tabela 16) u sekvenci upravljačkih signala po koracima. U zavisnosti od toga koji od signala **val**<sub>00</sub>, **val**<sub>10</sub>, ..., **val**<sub>89</sub> ima vrednost 1 zavisi koja će od vrednosti iz tabela 14 i 16 tada da se pojavi na linijama **br**<sub>7...0</sub>. Signali višestrukih uslovnih skokova **bropr** i **bradr** imaju vrednost 1 samo pri vrednostima 1 signala dekodovanih stanja brojača koraka T<sub>30</sub> i T<sub>10</sub>, respektivno, dok u svim ostalim situacijama imaju vrednost 0. S obzirom da nijedan od ova dva signala nema vrednost 1 u stanjima brojača koraka kada treba realizovati bezuslovni ili neki od uslovnih skokova, vrednost na linijama **br**<sub>7...0</sub> prolazi tada kroz multiplekser MP i pojavljuje se na ulazima brojača koraka CNT<sub>7...0</sub>.

Blok *brojač koraka* sadrži brojač CNT<sub>7...0</sub>. Brojač CNT<sub>7...0</sub> svojom trenutnom vrednošću određuje koji će upravljački signali da imaju vrednost 1. Brojač CNT<sub>7...0</sub> može da radi u sledećim režimima: režim inkrementiranja i režim skoka.

U režimu inkrementiranja pri pojavi signala takta vrši se uvećavanje sadržaja brojača CNT<sub>7...0</sub> za jedan čime se obezbeđuje sekvencijalno generisanje upravljačkih signala iz sekvence upravljačkih signala (tabela 20). Ovaj režim rada se obezbeđuje vrednošću 1 signala **inc**. Signal **inc** ima vrednost 1 ukoliko svi signali **bropr**, **bradr**, **brcnd** i **bruncnd** imaju vrednost 0. Signali **bropr**, **bradr**, **brcnd** i **bruncnd** normalno imaju vrednost 0 sem u stanjima brojača koraka koja odgovaraju koracima kada treba treba realizovati višestruki uslovni skok, bezuslovni skok ili neki od uslovnih skokova i uslov skoka je ispunjen, pa jedan od ovih signala ima vrednost 1.

U režimu skoka pri pojavi signala takta vrši se upis nove vrednosti u brojač CNT<sub>7...0</sub> čime se obezbeđuje odstupanje od sekvencijalnog generisanja upravljačkih signala iz sekvence

upravljačkih signala (tabela 20). Ovaj režim rada se obezbeđuje vrednošću 1 signala **ld**. Signal **ld** ima vrednost 1 ako jedan od signala **bropr**, **bradr**, **brcnd** i **bruncnd** ima vrednost 1. Signali **bropr**, **bradr**, **brcnd** i **bruncnd** normalno imaju vrednost 0 sem u stanjima brojača koraka koja odgovaraju koracima kada treba treba realizovati višestruki uslovni skok, bezuslovni skok ili neki od uslovnih skokova i uslov skoka je ispunjen, pa jedan od ovih signala ima vrednost 1.

Brojač koraka  $CNT_{7...0}$  je dimenzionisan prema broju koraka u sekvenci upravljačkih signala (tabela 20). S obzirom da se upravljački signali svih faza izvršavanja instrukcija realizuju u opsegu od koraka  $T_{00}$  do koraka  $T_{9C}$  usvojena je dužina brojača koraka  $CNT_{7...0}$  od 8 bitova.

Blok *dekoder koraka* sadrži dekoder DC. Na ulaze dekodera DC vode se izlazi brojača CNT<sub>7...0</sub>. Dekodovana stanja brojača CNT<sub>7...0</sub> pojavljuju se kao signali **T**<sub>0</sub>, **T**<sub>1</sub>, ..., **T**<sub>FF</sub> na izlazima dekodera DC. Svakom koraku iz sekvence upravljačkih signala po koracima (tabela 13) dodeljeno je po jedno stanje brojača CNT<sub>7...0</sub> određeno vrednošću signala **T**<sub>0</sub> do **T**<sub>FF</sub> i to koraku step<sub>0</sub> signal **T**<sub>0</sub>, koraku step<sub>1</sub> signal **T**<sub>1</sub>, itd. (tabela 20).

Blok *generisanje upravljačkih signala* sadrži kombinacione mreže koje pomoću signala **T**<sub>0</sub>, **T**<sub>1</sub>, ..., **T**<sub>9</sub>C koji dolaze sa bloka *dekođer koraka*, signala logičkih uslova **START**, **11**, ..., **prekid** koji dolaze iz operacione jedinice i saglasno sekvenci upravljačkih signala za upravljačku jedinicu ožičene realizacije (tabela 20) generišu dve grupe upravljačkih signala i to: upravljačke signale operacione jedinice i upravljačke signale upravljačke jedinice.

Upravljački signali blokova operacione jedinice *oper* se daju posebno za svaki blok.

Upravljački signali bloka bus se generišu na sledeći način:

- $\begin{array}{l} \bullet \quad mxMAR_2 = T_{20} + T_{23} + T_{25} + T_{42} + T_{47} + T_{4A} + T_{50} + T_{54} + T_{57} + T_{76} + T_{79} + T_{7C} + \\ T_{7F} + T_{82} + T_{85} + T_{8B} + T_{8E} + T_{91} + T_{94} + T_{97} \end{array}$
- $\bullet \ mxMAR_1 = T_{17} + T_{19} + T_{1E}$
- $\begin{array}{l} \bullet \quad mxMAR_0 = T_{15} + T_{1E} + T_{42} + T_{47} + T_{4A} + T_{50} + T_{54} + T_{57} + T_{76} + T_{79} + T_{7C} + T_{7F} + \\ T_{82} + T_{85} + T_{8B} + T_{8E} + T_{91} + T_{94} \end{array}$
- $\begin{array}{l} \bullet \quad ldMAR = T_{01} + T_{05} + T_{09} + T_{0D} + T_{15} + T_{17} + T_{19} + T_{1E} + T_{20} + T_{23} + T_{25} + T_{42} + \\ T_{47} + T_{4A} + T_{50} + T_{54} + T_{57} + T_{76} + T_{79} + T_{7C} + T_{7F} + T_{82} + T_{85} + T_{8B} + T_{8E} + T_{91} + \\ T_{94} + T_{97} \end{array}$
- $incMAR = T_{1B} + T_{29} + T_{3E} + T_{99}$
- $mxMDR_2 = T_{76} + T_{79} + T_{8B} + T_{8E} + T_{91} + T_{94}$
- $\bullet \quad mxMDR_1 = T_{3C} + T_{3E} + T_{54} + T_{57} + T_{91} + T_{94}$
- $mxMDR_0 = T_{37} + T_{3E} + T_{50} + T_{57} + T_{79} + T_{8E} + T_{94}$
- $IdMDR = T_{37} + T_{3C} + T_{3E} + T_{50} + T_{54} + T_{57} + T_{76} + T_{79} + T_{8B} + T_{8E} + T_{91} + T_{94}$
- $rdCPU = T_{02} + T_{06} + T_{0A} + T_{0E} + T_{1A} + T_{1C} + T_{26} + T_{2A} + T_{43} + T_{48} + T_{4B} + T_{7D} + T_{80} + T_{83} + T_{86} + T_{98} + T_{9A}$
- $\bullet \quad wrCPU = T_{38} + T_{3D} + T_{3F} + T_{51} + T_{55} + T_{58} + T_{77} + T_{7A} + T_{8C} + T_{8F} + T_{92} + T_{95}$
- $IdDWH = T_{1B} + T_{29} + T_{4C} + T_{87} + T_{99}$
- $\bullet \quad ldDWL = T_{1D} + T_{2B} + T_{49} + T_{84} + T_{9B}$

Upravljački signali bloka *fetch* se generišu na sledeći način:

- $mxPC_1 = T_{74} + T_{7B}$
- $mxPC_0 = T_{73}$
- $IdPC = T_{73} + T_{74} + T_{7B} + T_{88} + T_{9C}$
- $incPC = T_{01} + T_{05} + T_{09} + T_{0D}$

- $ldIR0 = T_{03}$
- $IdIR1 = T_{07}$
- $IdIR2 = T_{0B}$
- $IdIR3 = T_{0F}$

Upravljački signali bloka *addr* se generišu na sledeći način:

- $ldGPRAR = T_{07}$
- $incGPRAR = T_{22}$
- $mxGPR = T_{41}$
- $wrGPR = T_{3A} + T_{41}$
- $ldSP = T_{5D}$
- $\bullet \quad incSP = T_{4F} + T_{53} + T_{56} + T_{75} + T_{78} + T_{8A} + T_{8D} + T_{90} + T_{93}$
- $\bullet \quad decSP = T_{42} + T_{47} + T_{4A} + T_{7C} + T_{7F} + T_{82} + T_{85}$
- $mxADDA_1 = T_{23} + T_{25} + T_{73}$
- $mxADDA_0 = T_{20} + T_{22} + T_{23}$
- $mxADDB_1 = T_{23} + T_{73}$
- $\bullet \quad mxADDB_0 = T_{20} + T_{22} + T_{25} + T_{73}$
- $ldCW = T_{22}$

Upravljački signali bloka exec se generišu na sledeći način:

- $mxAB = T_{33} + T_{45}$
- $IdAB = T_{33} + T_{45} + T_{5E} + T_{60} + T_{62} + T_{64} + T_{66} + T_{68} + T_{6A} + T_{6C}$
- $shr = T_{61}$
- $shl = T_{70}$
- $\bullet \quad mxBB_1 = T_{2E}$
- $mxBB_0 = T_{28} + T_{44}$
- $\bullet \quad ldBB = T_{13} + T_{28} + T_{2E} + T_{44}$
- $mxAW_1 = T_{5A}$
- $mxAW_0 = T_{5C}$
- $\bullet \quad ldAW = T_{35} + T_{4E} + T_{5A} + T_{5C}$
- $mxBW_1 = T_{2F}$
- $\bullet \quad mxBW_0 = T_{2C} + T_{4D}$
- $ldBW = T_{2C} + T_{2F} + T_{4D}$
- $stPSWI = T_{32}$
- $clPSWI = T_{31}$
- $\bullet \quad ldN = T_{34} + T_{46} + T_{56} + T_{61} + T_{63} + T_{65} + T_{67} + T_{69} + T_{6B} + T_{6D} + T_{6F} + T_{71}$
- $IdZ = T_{34} + T_{46} + T_{56} + T_{61} + T_{63} + T_{65} + T_{67} + T_{69} + T_{6B} + T_{6D} + T_{6F} + T_{71}$
- $IdC = T_{34} + T_{46} + T_{5E} + T_{60} + T_{62} + T_{64} + T_{67} + T_{69} + T_{6B} + T_{6D} + T_{6E} + T_{70}$
- $\bullet \quad ldV = T_{34} + T_{46} + T_{5E} + T_{60} + T_{62} + T_{64} + T_{67} + T_{69} + T_{6B} + T_{6D} + T_{6F} + T_{71}$
- $IdPSWL = T_{7E}$
- $ldPSWH = T_{81}$
- add =  $T_{5E}$
- $\bullet \quad sub = T_{60}$
- $inc = T_{62}$
- $dec = T_{64}$
- and =  $T_{66}$
- $\bullet \quad or = T_{68}$
- $\mathbf{xor} = \mathbf{T_{6A}}$

•  $not = T_{6C}$ 

Upravljački signali bloka *intr* se generišu na sledeći način:

- $IdIVTP = T_{5B}$
- $ldBR = T_{96}$

Upravljački signali upravljačke jedinice *uprav* se generišu na sledeći način:

- bradr =  $T_{10}$
- bropr =  $T_{30}$
- $\begin{array}{l} \bullet \quad bruncnd = T_{13} + T_{14} + T_{16} + T_{18} + T_{1F} + T_{21} + T_{24} + T_{28} + T_{2C} + T_{2E} + T_{31} + T_{32} + \\ T_{34} + T_{35} + T_{39} + T_{3A} + T_{40} + T_{41} + T_{46} + T_{4E} + T_{52} + T_{59} + T_{5A} + T_{5B} + T_{5C} + T_{5D} + \\ T_{5F} + T_{61} + T_{63} + T_{65} + T_{67} + T_{69} + T_{6B} + T_{6D} + T_{6F} + T_{71} + T_{73} + T_{74} + T_{7B} + T_{9C} + \\ \end{array}$
- brcnd = brnotSTART · START + brl1·l1 + brl2\_brnch · l2\_brnch + brl2\_arlog · l2\_arlog + brl3\_jump · l3\_jump + brl3\_arlog · l3\_arlog + brstore · store + brLDW · LDW + brdirreg · dirreg + brnotbrpom · brpom
- brnotSTART =  $T_{00}$
- **brl1**=  $T_{04}$
- brl2 brnch= $T_{07}$
- brl2\_arlog= T<sub>08</sub>
- $brl3_jump = T_{0B}$
- brl3\_arlog= T<sub>0C</sub>
- brstore=  $T_{11} + T_{15} + T_{17} + T_{1E} + T_{20} + T_{23} + T_{25}$
- $brLDW = T_{12} + T_{27} + T_{2D} +$
- brdirreg=  $T_{36} + T_{3B}$
- brnotpom=  $T_{72}$
- brnotprekid= T<sub>89</sub>
- $\bullet \quad val_{00} = T_{00} + T_{89} + T_{9C} +$
- $\bullet \quad val_{30} = T_{04} \ + T_{07} \ + T_{0B} + T_{11} + T_{13} + T_{14} + T_{15} + T_{17} + T_{1E} + T_{20} + T_{23} + T_{25} + T_{28} + T_{2C} + T_{2E}$
- $val_{10} = T_{08} + T_{0C}$
- $val_{14} = T_{12}$
- $\bullet \quad val_{26} = T_{16} + T_{18} + T_{1F} + T_{21} + T_{24}$
- $val_{29} = T_{27}$
- $val_{2F} = T_{2D}$
- $\begin{array}{l} \bullet \quad val_{89} = T_{31} + T_{32} + T_{34} + T_{35} + T_{39} + T_{3A} + T_{40} + T_{41} + T_{46} + T_{4E} + T_{52} + T_{59} + T_{5A} + T_{5B} + \\ T_{5C} + T_{5D} + T_{5F} + T_{61} + T_{63} + T_{65} + T_{67} + T_{69} + T_{6B} + T_{6D} + T_{6F} + T_{71} + T_{72} + T_{73} + T_{74} + T_{7B} \end{array}$
- $val_{3A} = T_{36}$
- $val_{41} = T_{3B}$

Pri generisanju signala **brcnd** koriste se sledeći signali logičkih uslova koji dolaze iz blokova operacione jedinice *oper* i to:

- **START** blok *exec*,
- **l1** blok *fetch*,
- **l2\_brnch** blok *fetch*,
- **12\_arlog** blok *fetch*,
- **13\_jump** blok *fetch*,
- **13\_arlog** blok *fetch*,
- **store** blok *fetch*,

- **LDW** blok *fetch*,
- **dirreg** blok *fetch*,
- **brpom** blok *exec*
- **prekid** blok *intr*

## 3.2.3.2 Struktura upravljačke jedinice mikroprogramske realizacije

Upravljačka jedinica generiše dve vrste upravljačkih signala i to:

- upravljačke signale blokova operacione jedinice *oper* i
- upravljačke signale upravljačke jedinice *uprav*.

Upravljački signali blokova operacione jedinice *oper* se koriste u blokovima operacione jedinice *oper* radi izvršavanja mikrooperacija. Upravljački signali upravljačke jedinice *uprav* se koriste u upravljačkoj jedinici *uprav* radi inkrementiranja mikroprogramskog brojača ili upisa nove vrednosti u mikroprogramski brojač i radi generisanja vrednosti za upis u mikroprogramski brojač.

Upravljački signali operacione i upravljačke jedinice se generišu korišćenjem mikroprograma koji se formira na osnovu sekvence upravljačkih signala po koracima (tabela 13). Mikroprogram se formira tako što se svakom koraku u sekvenci upravljačkih signala po koracima pridruži binarna reč sa slike 50. Te binarna reči se naziva mikroinstrukcija, mikronaredba ili mikrokomanda. Uređeni niz mikroinstrukcija pridruženih koracima u sekvenci upravljačkih signala po koracima naziva se mikroprogram.

0	1	2	3	4	5	6	7
-	$mxMAR_2$	$mxMAR_1$	$mxMAR_0$	-	$mxMDR_2$	$mxMDR_1$	$mxMDR_0$
8	9	10	11	12	13	14	15
ldMAR	incMAR	ldDWH	ldDWL	ldMDR	-	rdCPU	wrCPU
16	17	18	19	20	21	22	23
incPC	ldPC	$mxPC_1$	$mxPC_0$	$IdIR_0$	ldIR <sub>1</sub>	$IdIR_2$	ldIR <sub>3</sub>
24	25	26	27	28	29	30	31
ldSP	ldCW	mxGPR	wrGPR	ldGPRAR	incGPRAR	$mxADDA_1$	$mxADDA_0$
32	33	34	35	36	37	38	39
incSP	decSP	$mxADDB_1$	$mxADDB_0$	dec	inc	sub	add
40	41	42	43	44	45	46	47
not	xor	or	and	shr	shl	mxAB	ldAB
48	49	50	51	52	53	54	55
ldIVTP	ldBB	$mxBB_1$	$mxBB_0$	-	ldAW	$mxAW_1$	$mxAW_0$
56	57	58	59	60	61	62	63
ldBR	ldBW	$mxBW_1$	$mxBW_0$	ldN	ldZ	ldC	ldV
64	65	66	67	68	69	70	71
clPSWI	stPSWI	ldPSWH	ldPSWL		c	c	
72	73	74	75	76	77	78	79
	ba						

Slika 50 Mikroinstrukcija

Mikroinstrukcija ima dva dela i to operacini deo i upravljački deo. Operacioni deo čine bitovi 0 do 67, a upravljački deo čine bitovi 68 do 79. Operacioni deo se koristi za generisanje upravljačkih signala operacione jedinice, a upravljački deo se koristi za generisanje upravljačkih signala upravljačke jedinice.

Operacioni deo ima poseban bit za svaki upravljački signal operacione jedinice. Određeni bit operacionog dela mikroinstrukcije treba da ima vrednost 1 ili 0 u zavisnosti od toga da li u koraku za koji se formira mikroinstrukcija upravljački signal operacione jedinice kome je pridružen dati bit ima vrednost 1 ili 0, respektivno.

Upravljački deo ima dva polja i to polje cc i polje ba.

Bitovi polja *cc* mikroinstrukcije koriste se za kodiranje upravljačkih signala kojima se određuje da li treba realizovati skok u mikroprogramu i to: bezuslovni skok, uslovni skok i višestruki uslovni skok ili preći na sledeću mikroinstrukciju.

Bezuslovni skokovi se realizuje u onim koracima sekvence upravljačkih signala po koracima (tabela 13) u kojima se pojavljuju iskazi tipa *br* step<sub>A</sub>. Simbolička oznaka signala bezuslovnog skoka koji za svaki od njih treba generisati i način njegovog kodiranja bitovima polja *cc* mikroinstrukcije je dat u tabeli 21.

Tabela 21 Signal bezuslovnog skoka

signal bezuslovnog skoka	cc
brunend	1

Uslovni skokovi se realizuju u onim koracima sekvence upravljačkih signala po koracima u kojima se pojavljuju iskazi tipa *br* (*if* **uslov** *then* step<sub>A</sub>). Simbolička oznaka signala uslovnog skoka koji za svaki od njih treba generisati, način njegovog kodiranja bitovima polja *cc* mikroinstrukcije i signal **uslov** koji treba da ima vrednost 1 da bi se realizovao skok dati su u tabeli 22.

Tabela 22 Signali uslovnih skokova

signal uslovnog	polje	signal
skoka	cc	uslova
brnotSTART	2	START
brl1	3	11
brl2_brnch	4	l2_brnch
brl2_arlog	5	l2_arlog
brl3_jump	6	l3_jump
brl3_arlog	7	l3_arlog

signal uslovnog	polje	signal
skoka	cc	uslova
brstore	8	store
brLDW	9	LDW
brdirreg	A	dirreg
brnotbrpom	В	brpom
brnotprekid	С	prekid

Višestruki uslovni skokovi se realizuju u onim koracima sekvence upravljačkih signala po koracima u kojima se pojavljuju iskazi tipa *br* (*case* (**uslov**<sub>1</sub>, ..., **uslov**<sub>n</sub>) *then* (**uslov**<sub>1</sub>, step<sub>A1</sub>), ..., (**uslov**<sub>n</sub>, step<sub>An</sub>). Simbolička oznaka signala višestrukog uslovnog skoka koji za svaki od njih treba generisati, način njegovog kodiranja bitovima polja *cc* mikroinstrukcije i koraci u sekvenci upravljačkih signala po koracima u kojima se pojavljuju iskazi ovog tipa dati su u tabeli 23.

Tabela 23 Signali višestrukih uslovnih skokova

signal višestrukog	polje	korak
uslovnog skoka	cc	Koruk
bradr	D	step <sub>10</sub>
bropr	Е	step <sub>30</sub>

Vrednosti 0 i F polja cc koje nisu dodeljene signalu bezuslovnog skoka, signalima uslovnih skokova i signalima višestrukih uslovnih skokova određuje da treba preći na sledeću mikroinstrukciju.

Bitovi polja *ba* mikroinstrukcije koriste se za specificiranje adrese mikroinstrukcije na koju treba skočiti kod bezuslovnih skokova i uslovnih skokova ukoliko odgovarajući signal uslova ima vrednost 1 u sekvenci upravljačkih signala po koracima (tabela 13). Ovim bitovima se predstavlja vrednost koju treba upisati u mikroprogramski brojač u slučaju bezuslovnih skokova i uslovnih skokova ukoliko odgovarajući signal uslova ima vrednost 1. Kod pisanja mikroprograma ovo polje se simbolički označava sa madr<sub>xx</sub>, pri čemu xx odgovara heksadekadnoj vrednosti ovog polja. Na primer, sa madr<sub>56</sub> je simbolički označena heksadekadna vrednost 56 ovog polja.

Dužina mikroinstrukcije je 80 bitova. Za kodiranje operacionog dela mikroinstrukcije koristi se 68 bitova. Upravljačkih signala operacione jedinice ima 64, ali je umesto 64 bita usvojena dužina operacionog dela mikroinstrukcije 68 bitova, da bi se omogućio takav način pridruživanja bitova upravljačkim signalima operacione jedinice kojim se dobija pregledniji mikroprogram predstavjen u heksadecimalnom obliku. Za kodiranje polja cc upravljačkog dela mikroinstrukcije usvojena su 4 bita, jer je ukupan broj signala bezuslovnih skokova, uslovnih skokova i višestrukih uslovnih skokova 14. Za kodiranje polja ba upravljačkog dela mikroinstrukcije usvojeno je 8 bitova, jer je ukupan broj koraka u sekvenci upravljačkih signala po koracima 157.

Mikroprogram se formira tako što se za svaki korak u sekvenci upravljačkih signala po koracima (tabela 13) formira jedna mikroinstrukcija. Operacioni deo mikroinstrukcije se formira ukoliko u datom koraku ima upravljačkih signala operacione jedinice. U suprotnom slučaju svi bitovi operacionog dela se postavljaju na vrednost 0. Upravljački deo mikroinstrukcije se formira ukoliko u datom koraku ima iskaza za bezuslovni skok, uslovni skok ili višestruki uslovni skok. U suprotnom slučaju svi bitovi upravljačkog dela se postavljaju na vrednost 0.

Kod formiranja operacionog dela mikroinstrukcije bitovi ovog dela koji odgovaraju upravljačkim signalima operacione koji se javljaju u datom koraku postavljaju se na 1, dok se bitovi ovog dela koji odgovaraju upravljačkim signalima operacione koji se ne javljaju u datom koraku postavljaju na 0.

Kod formiranja upravljačkog dela mikroinstrukcije za dati korak se proverava da li se javlja neki od iskaza br step<sub>A</sub>, br (if **uslov** then step<sub>A</sub>) i br (case (**uslov**<sub>1</sub>, ..., **uslov**<sub>n</sub>) then (**uslov**<sub>1</sub>, step<sub>A1</sub>), ..., (**uslov**<sub>n</sub>, step<sub>An</sub>)). Za korake u kojima se javljaju, bitovi polja cc i ba se kodiraju u zavisnosti od toga koji se od ova tri iskaza javlja u datom koraku.

Za iskaz *br* step<sub>A</sub> se upravljački deo mikroinstrukcije kodira tako što se za polje *cc* uzima kod dodeljen signalu bezuslovnog skoka koji određuje da se bezuslovno skače na korak step<sub>A</sub> i za polje *ba* binarna vrednosti A koju treba upisati u mikroprogramski brojač. Simbolička oznaka signala bezuslovnog skoka i način njegovog kodiranja poljem *cc* dati su u tabeli 21. Korak step<sub>i</sub> u kome se javlja bezuslovni skok, korak step<sub>A</sub> na koji treba preći, simbolička oznaka vrednosti madr<sub>A</sub> koju treba upisati u mikroprogramski brojač i sama vrednost A za sve korake u sekvenci upravljačkih signala po koracima u kojima se javljaju iskazi ovog tipa dati su u tabeli 24.

Tabela 24 Koraci step<sub>i</sub>, step<sub>A</sub>, vrednosti **madr**<sub>A</sub> i vrednosti A za bezuslovne skokove

step <sub>i</sub>	step <sub>A</sub>	madr <sub>A</sub>	A
step <sub>13</sub>	step <sub>30</sub>	madr <sub>30</sub>	30

stepi	$step_A$	$madr_A$	Α
step <sub>59</sub>	step <sub>89</sub>	madr <sub>89</sub>	89

step <sub>14</sub>	step <sub>30</sub>	madr <sub>30</sub>	30
step <sub>16</sub>	step <sub>26</sub>	madr <sub>26</sub>	26
step <sub>18</sub>	step <sub>26</sub>	madr <sub>26</sub>	26
step <sub>1F</sub>	step <sub>26</sub>	madr <sub>26</sub>	26
step <sub>21</sub>	step <sub>26</sub>	madr <sub>26</sub>	26
step <sub>24</sub>	step <sub>26</sub>	madr <sub>26</sub>	26
step <sub>28</sub>	step <sub>30</sub>	madr <sub>30</sub>	30
step <sub>2C</sub>	step <sub>30</sub>	madr <sub>30</sub>	30
step <sub>2E</sub>	step <sub>30</sub>	madr <sub>30</sub>	30
step <sub>31</sub>	step <sub>89</sub>	madr <sub>89</sub>	89
step <sub>32</sub>	step <sub>89</sub>	madr <sub>89</sub>	89
step <sub>34</sub>	step <sub>89</sub>	madr <sub>89</sub>	89
step <sub>35</sub>	step <sub>89</sub>	madr <sub>89</sub>	89
step <sub>39</sub>	step <sub>89</sub>	madr <sub>89</sub>	89
step <sub>40</sub>	step <sub>89</sub>	madr <sub>89</sub>	89
step <sub>41</sub>	step <sub>89</sub>	madr <sub>89</sub>	89
step <sub>46</sub>	step <sub>89</sub>	madr <sub>89</sub>	89
step <sub>4E</sub>	step <sub>89</sub>	madr <sub>89</sub>	89
step <sub>52</sub>	step <sub>89</sub>	madr <sub>89</sub>	89

step <sub>5A</sub>	step <sub>89</sub>	madr <sub>89</sub>	89
step <sub>5B</sub>	step <sub>89</sub>	madr <sub>89</sub>	89
step <sub>5C</sub>	step <sub>89</sub>	madr <sub>89</sub>	89
step <sub>5D</sub>	step <sub>89</sub>	madr <sub>89</sub>	89
step <sub>5F</sub>	step <sub>89</sub>	madr <sub>89</sub>	89
step <sub>61</sub>	step <sub>89</sub>	madr <sub>89</sub>	89
step <sub>63</sub>	step <sub>89</sub>	madr <sub>89</sub>	89
step <sub>65</sub>	step <sub>89</sub>	madr <sub>89</sub>	89
step <sub>67</sub>	step <sub>89</sub>	madr <sub>89</sub>	89
step <sub>69</sub>	step <sub>89</sub>	madr <sub>89</sub>	89
step <sub>6B</sub>	step <sub>89</sub>	madr <sub>89</sub>	89
step <sub>6D</sub>	step <sub>89</sub>	madr <sub>89</sub>	89
step <sub>6F</sub>	step <sub>89</sub>	madr <sub>89</sub>	89
step <sub>71</sub>	step <sub>89</sub>	madr <sub>89</sub>	89
step <sub>73</sub>	step <sub>89</sub>	madr <sub>89</sub>	89
step <sub>74</sub>	step <sub>89</sub>	madr <sub>89</sub>	89
step <sub>7B</sub>	step <sub>89</sub>	madr <sub>89</sub>	89
step <sub>9C</sub>	step <sub>00</sub>	madr <sub>00</sub>	00

Za iskaz *br* (*if* **uslov** *then* step<sub>A</sub>) se upravljački deo mikroinstrukcije kodira tako što se za polje *cc* uzima kod dodeljen signalu uslovnog skoka koji određuje signal **uslov** koji treba da ima vrednost 1 da bi se realizovao skok na korak step<sub>A</sub> i za polje *ba* binarna vrednosti A koju treba upisati u mikroprogramski brojač u slučaju da signal **uslov** ima vrednost 1. Simboličke oznake signala uslovnog skoka, način njihovog kodiranja poljem *cc* i signali **uslov** za sve iskaze ovog tipa koji se javljaju u sekvenci upravljačkih signala po koracima dati su u tabeli 22. Korak step<sub>i</sub> u kome se javlja uslovni skok, signal **uslov** čija se vrednost proverava, korak step<sub>A</sub> na koji treba preći u slučaju da signal **uslov** ima vrednost 1, simbolička oznaka vrednosti madr<sub>A</sub> koju treba upisati u mikroprogramski brojač i sama vrednost A za sve korake u sekvenci upravljačkih signala po koracima u kojima se javljaju iskazi ovog tipa dati su u tabeli 25.

Tabela 25 Koraci step<sub>i</sub>, uslovi **uslov**, koraci step<sub>A</sub>, vrednosti **madr**<sub>A</sub> i vrednosti A za uslovne skokove

step <sub>i</sub>	uslov	step <sub>A</sub>	madr <sub>A</sub>	A
step <sub>00</sub>	<b>START</b>	step <sub>00</sub>	madr <sub>00</sub>	00
step <sub>04</sub>	l1	step <sub>30</sub>	madr <sub>30</sub>	30
step <sub>07</sub>	12_brnch	step <sub>30</sub>	madr <sub>30</sub>	30
step <sub>08</sub>	12_arlog	step <sub>10</sub>	madr <sub>10</sub>	10
step <sub>0B</sub>	13_jump	step <sub>30</sub>	madr <sub>30</sub>	30
step <sub>0C</sub>	13_arlog	$step_{10}$	madr <sub>10</sub>	10
step <sub>11</sub>	store	step <sub>30</sub>	madr <sub>30</sub>	30
step <sub>12</sub>	LDW	step <sub>14</sub>	madr <sub>14</sub>	14
step <sub>15</sub>	store	step <sub>30</sub>	madr <sub>30</sub>	30
step <sub>17</sub>	store	step <sub>30</sub>	madr <sub>30</sub>	30

step <sub>i</sub>	uslov	$step_A$	madr <sub>A</sub>	A
step <sub>1E</sub>	store	step <sub>30</sub>	madr <sub>30</sub>	30
step <sub>20</sub>	store	step <sub>30</sub>	madr <sub>30</sub>	30
step <sub>23</sub>	store	step <sub>30</sub>	madr <sub>30</sub>	30
step <sub>25</sub>	store	step <sub>30</sub>	madr <sub>30</sub>	30
step <sub>27</sub>	LDW	step <sub>29</sub>	madr <sub>29</sub>	29
step <sub>2D</sub>	LDW	step <sub>2F</sub>	madr <sub>2F</sub>	2F
step <sub>36</sub>	dirreg	step <sub>3A</sub>	madr <sub>3A</sub>	3A
step <sub>3B</sub>	dirreg	step <sub>41</sub>	madr <sub>41</sub>	41
step <sub>72</sub>	brpom	step <sub>89</sub>	madr <sub>89</sub>	89
step <sub>89</sub>	prekid	step <sub>00</sub>	madr <sub>00</sub>	00

Za iskaz br (case ( $uslov_1$ , ...,  $uslov_n$ ) then ( $uslov_1$ ,  $step_{A1}$ ), ..., ( $uslov_n$ ,  $step_{An}$ )) se upravljački deo mikroinstrukcije kodira tako što se za polje cc uzima kod dodeljen signalu višestrukog uslovnog skoka koji određuje signale  $uslov_1$ , ...,  $uslov_n$  za koje treba izvršiti proveru koji je od njih ima vrednost 1 da bi se na osnovu toga realizovao skok na jedan od koraka  $step_{A1}$ , ...,  $step_{An}$  i za polje ba nule jer njegova vrednost nije bitna. Upravljačka jedinica mora da bude tako realizovana da za svaki višestruki uslovni skok generiše vrednosti A1,..., An koje treba upisati u mikroprogramski brojač i obezbedi selekciju jedne od vrednosti A1,..., An u zavisnosti od toga koji od signala uslova  $uslov_1$ , ...,  $uslov_n$  ima vrednost 1.

Simboličke oznake signala višestrukih uslovnih skokova, način njihovog kodiranja poljem cc i koraci u sekvenci upravljačkih signala po koracima u kojima se javljaju iskazi ovog tipa dati su u tabeli 23. Signali uslova **uslov**<sub>1</sub>, ..., **uslov**<sub>n</sub> za koje treba izvršiti proveru koji je od njih ima vrednost 1, koraci step<sub>A1</sub>, ..., step<sub>An</sub> na jedan od kojih se skače u zavisnosti od toga koji od signala uslova **uslov**<sub>1</sub>, ..., **uslov**<sub>n</sub> ima vrednost 1 i vrednosti A1,..., An od kojih jednu treba upisati u mikroprogramski brojač za dva iskaza ovog tipa koji se javljaju u sekvenci upravljačkih signala po koracima dati su u tabelama 26 i 27.

Tabela 26 Signali uslova, koraci na koje se skače i vrednosti za upis u mikroprogramski brojač za višestruki uslovni skok u koraku step<sub>10</sub>

uslov	step <sub>A</sub>	A
regdir	step <sub>11</sub>	11
regind	step <sub>15</sub>	15
memdir	step <sub>17</sub>	17
memind	step <sub>19</sub>	19
regindpom	step <sub>20</sub>	20
bxpom	step <sub>22</sub>	22
pcpom	step <sub>25</sub>	25
imm	step <sub>2D</sub>	2D

Tabela 27 Signali uslova, koraci na koje se skače i vrednosti za upis u mikroprogramski brojač za višestruki uslovni skok u koraku step<sub>30</sub>

uslov	step <sub>A</sub>	A
INTD	step <sub>31</sub>	31
INTE	step <sub>32</sub>	32
LDB	step <sub>33</sub>	33
LDW	step <sub>35</sub>	35
STB	step <sub>36</sub>	36
STW	step <sub>3B</sub>	3B
POPB	step <sub>42</sub>	42
POPW	step <sub>47</sub>	47
PUSHB	step <sub>4F</sub>	4F
PUSHW	step <sub>53</sub>	53
LDIVTP	step <sub>5A</sub>	5A
STIVTP	step <sub>5B</sub>	5B
LDSP	step <sub>5C</sub>	5C
STSP	step <sub>5D</sub>	5D
ADD	step <sub>5E</sub>	5E
SUB	step <sub>60</sub>	60
INC	step <sub>62</sub>	62
DEC	step <sub>64</sub>	64
AND	step <sub>66</sub>	66
OR	step <sub>68</sub>	68
XOR	step <sub>6A</sub>	6A
NOT	step <sub>6C</sub>	6C
ASR	step <sub>6E</sub>	6E
LSR	step <sub>6E</sub>	6E
ROR	step <sub>6E</sub>	6E
RORC	step <sub>6E</sub>	6E
ASL	step <sub>70</sub>	70

uslov	step <sub>A</sub>	A
LSL	step <sub>70</sub>	70
ROL	step <sub>70</sub>	70
ROLC	step <sub>70</sub>	70
BEQL	step <sub>72</sub>	72
BNEQ	step <sub>72</sub>	72
BNEG	step <sub>72</sub>	72
BNNEG	step <sub>72</sub>	72
BOVF	step <sub>72</sub>	72
BNOVF	step <sub>72</sub>	72
BCAR	step <sub>72</sub>	72
BNCAR	step <sub>72</sub>	72
BGRT	step <sub>72</sub>	72
BGRE	step <sub>72</sub>	72
BLSS	step <sub>72</sub>	72
BLSSE	step <sub>72</sub>	72
BGRT	step <sub>72</sub>	72
BGRE	step <sub>72</sub>	72
BLSS	step <sub>72</sub>	72
BLSSE	step <sub>72</sub>	72
BGRTU	step <sub>72</sub>	72
BGRTEU	step <sub>72</sub>	72
BLSSU	step <sub>72</sub>	72
BLSSEU	step <sub>72</sub>	72
JMP	step <sub>74</sub>	74
JSR	step <sub>75</sub>	75
RTI	step <sub>7C</sub>	7C
RTS	step <sub>82</sub>	82

Iz izloženog se vidi da su upravljački signali za upravljačku jedinicu mikroprogramske realizacije signal bezuslovnog skoka (tabela 21), signali uslovnih skokova (tabela 22), signali višestrukih uslovnih skokova (23) i signali vrednosti A za bezuslovne skokove (tabela 24), uslovne skokove (tabela 25) i višestruke uslovne skokove (tabele 26 i 27).

Po opisanom postupku je, na osnovu sekvence upravljačkih signala po koracima (tabela 13) formiran mikroprogram (tabela 28). On ima sledeću formu:

- na levoj strani su adrese mikroinstrukcija u mikroprogramskoj memoriji predstavljene u heksadekadnom obliku,
- u sredini su mikroinstrukcije predstavljene u heksadekadnom obliku i
- na desnoj strani je komentar koji počinje uskličnikom (!) i proteže se do sledećeg uskličnika (!) i koji se sastoji od simboličkih oznaka samo upravljačkih signala

operacione i/ili upravljačke jedinice razdvojenih zapetama koji u datom koraku imaju vrednost 1 .


Tabela 28 Mikroprogram za upravljačku jedinicu mikroprogramske realizacije

```
! Čitanie instrukcije !
0080800000000000000000 !ldMAR, incPC!
02 000200000000000000000000 !rdCPU!
03 000008000000000000000 !ldIRO!
04 00000000000000000330 !brl1, maddr<sub>30</sub>!
05 0080800000000000000000 !ldMAR, incPC!
06 00020000000000000000000 !rdCPU!
07 0000040800000000430 !ldIR1, ldGPRADR, brl2 brnch, maddr<sub>20</sub>!
09 008080000000000000000 !ldMAR, incPC!
0A 000200000000000000000000 !rdCPU!
0C 000000000000000000710 !brl3 arlog, maddr<sub>10</sub>!
0D 008080000000000000000 !ldMAR, incPC!
0E 0002000000000000000000 !rdCPU!
0F 00000100000000000000000 !ldIR3!
! Formiranie adrese i čitanie operanda!
10 0000000000000000000000000000001!bradr!
! Registarsko direktno adresiranje!
11 0000000000000000000830 !brstore, maddr<sub>30</sub>!
12 000000000000000000914 !brLDW, maddr<sub>14</sub>!
13 000000000000040000130 !ldBB, bruncnd, maddr<sub>30</sub>
14 0000000000000000400130 !ldBW, bruncnd, maddr<sub>30</sub>!
! Registarsko indirektno adresiranje!
15 1080000000000000000830 !mxMAR<sub>0</sub>, ldMAR, brstore, maddr<sub>30</sub>!
16 00000000000000000126 !bruncnd, maddr<sub>26</sub>!
! Memorijsko direktno adresiranje !
17 208000000000000000830 !mxMAR<sub>1</sub>, ldMAR, brstore, maddr<sub>30</sub>! 18 00000000000000000126 !bruncnd, maddr<sub>26</sub>!
! Memorijsko indirektno adresiranje !
19 208000000000000000000 !mxMAR<sub>1</sub>, ldMAR!
1A 000200000000000000000000 !rdCPU!
1B 0060000000000000000000000001ldDWH, incMAR!
1C 0002000000000000000000 !rdCPU!
1D 00100000000000000000 !ldDWL!
1\,E\, \ \ 3\,0\,8\,0\,0\,0\,0\,0\,0\,0\,0\,0\,0\,0\,0\,0\,8\,3\,0\,\, \\ \textbf{!mxMAR_{1}, mxMAR_{0}, ldMAR, brstore, maddr_{30}!}
    000000000000000000126 !bruncnd, maddr<sub>26</sub>!
! Registarsko indirektno adresiranje sa pomerajem!
2 0 4 0 8 0 0 0 0 1 1 0 0 0 0 0 0 0 8 3 0 !mxADDA<sub>0</sub>, mxADDB<sub>0</sub>, mxMAR<sub>2</sub>, ldMAR, brstore, madr<sub>30</sub>!
21 000000000000000000126 !bruncnd, maddr<sub>26</sub>!
! Bazno indeksno adresiranje sa pomerajem!
2 2 0 0 0 0 0 0 4 5 1 0 0 0 0 0 0 0 0 0 0 0 !mxADDA<sub>0</sub>, mxADDB<sub>0</sub>, ldCW, incGPRAR!
2 3 4 0 8 0 0 0 0 3 2 0 0 0 0 0 0 0 8 3 0 !mxADDA<sub>1</sub>, mxADDA<sub>0</sub>,mxADDB<sub>1</sub>,mxMAR<sub>2</sub>,ldMAR, brstore, madr<sub>30</sub>!
24 00000000000000000126 !bruncnd, madr<sub>26</sub>!
! PC relativno adresiranje !
2.5 4.0 8.0 0.0 0.2 1.0 0.0 0.0 0.0 8.3 0. !mxADDA<sub>1</sub>, mxADDB<sub>0</sub>, mxMAR<sub>2</sub>, ldMAR, brstore, madr<sub>30</sub>!
! Čitanje operanda!
26 000200000000000000000 !rdCPU!
    000000000000000000929 !brLDW, maddr<sub>29</sub>!
29 00600000000000000000000 !ldDWH, incMAR!
2A 0002000000000000000000 !rdCPU!
2B 0010000000000000000000 !ldDWL!
2C 0000000000000000130 !mxBW<sub>0</sub>, ldBW, brunend, maddr<sub>30</sub>!
! Neposredno adresiranje!
2D 00000000000000000092F !brLDW, maddr<sub>2F</sub>!
2E 000000000000000000130 !mxBB<sub>1</sub>, ldBB, bruncnd, maddr<sub>30</sub>!
2F 000000000000000600000 !mxBW<sub>1</sub>, ldBW!
! Izvršavanie operaciie !
30 00000000000000000E00!bropr!
! INTD!
31 000000000000000008189 !clPSWI, bruncnd, maddr<sub>89</sub>!
3 2 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 4 1 8 9 !stPSWI, bruncnd, maddr<sub>89</sub>!
```

```
ILDB !
33 000000000000300000000 !mxAB, ldAB!
34 000000000000000F0189 !ldN, ldZ, ldC, ldV, bruncnd, maddr<sub>89</sub>!
! LDW !
35 000000000000004000189 !ldAW, bruncnd, maddr<sub>89</sub>!
! STB !
36 00000000000000000A3A!brdirreg, maddr<sub>3A</sub>!
37 010800000000000000000 !mxMDR<sub>0</sub>, ldMDR!
38 000100000000000000000 !wrCPU!
39 00000000000000000189 !bruncnd, maddr<sub>80</sub>!
3A 0000010000000000189 !wrGPR, brunend, maddr<sub>89</sub>!
! STW !
3B 000000000000000000A41 !brdirreg, maddr<sub>41</sub>!
3C 020800000000000000000 !mxMDR<sub>1</sub>, ldMDR!
3D 0001000000000000000000 !wrCPU!
3 E 0348000000000000000000 !mxMDR<sub>1</sub>, mxMDR<sub>0</sub>, ldMDR, incMAR!
3F 000100000000000000000 !wrCPU!
40 00000000000000000189 !bruncnd, maddr<sub>89</sub>!
41 00000030000000000189 !mxGPR, wrGPR, bruncnd, maddr<sub>89</sub>!
! POPB!
42 508000004000000000000 !mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, decSP!
43 000200000000000000000 !rdCPU!
44 000000000000050000000 !mxBB<sub>0</sub>, ldBB!
45 000000000000000000000000000001mxAB.ldAB!
46 00000000000000F0189 !ldN, ldZ, ldC, ldV, bruncnd, maddr<sub>89</sub>!
! POPW!
47 508000004000000000000 !mxMAR2, mxMAR0, ldMAR, decSP!
48 000200000000000000000 !rdCPU!
49 001000000000000000000 !ldDWL!
4A 508000004000000000000 !mxMAR2, mxMAR0, ldMAR, decSP!
4B 0002000000000000000000 !rdCPU!
4C 002000000000000000000 !ldDWH!
4D 000000000000000500000 !mxBW<sub>0</sub>, ldBW!
4E 00000000000004000189 !ldAW, bruncnd, maddr<sub>89</sub>!
! PUSHB!
4F 000000008000000000000 !incSP!
50 51880000000000000000000 !mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMDR<sub>0</sub>, ldMDR!
51 000100000000000000000 !wrCPU!
5 2 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 8 9 !bruncnd. maddr<sub>80</sub>!
! PUSHW!
53 000000008000000000000 !incSP!
54 52880000000000000000000000 !mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, mxMDR<sub>1</sub>, ldMDR!
55 000100000000000000000 !wrCPU!
56 000000008000000000000 !incSP!
    58 000100000000000000000 !wrCPU!
59 00000000000000000189 !bruncnd, maddr<sub>89</sub>!
! LDIVTP
5A 000000000000000189 !mxAW<sub>1</sub>, ldAW, bruncnd,maddr<sub>89</sub>!
! STIVTP!
5B 00000000000080000189 !ldIVTP, bruncnd, maddr<sub>89</sub>!
! LDSP!
5C 00000000000005000189 !mxAW<sub>0</sub>, ldAW, bruncnd, maddr<sub>89</sub>!
! STSP!
5D 00000080000000000189 !ldSP, bruncnd, maddr<sub>89</sub>!
! ADD!
5E 00000000010100030000 !add. ldAB. ldC. ldV!
5F 00000000000000000000000189 !ldN, ldZ, bruncnd, maddr<sub>80</sub>!
! SUB!
60 00000000020100030000 !sub, ldAB, ldC, ldV!
61 00000000000000000000000189 !ldN, ldZ, bruncnd, maddr<sub>89</sub>!
! INC !
62 00000000040100030000 !inc, ldAB, ldC, ldV!
63 0000000000000000000000189 !ldN, ldZ, bruncnd, maddr<sub>80</sub>!
! DEC!
64 00000000080100030000 !dec, ldAB, ldC, ldV!
! AND !
66 00000000001100000000 !and, ldAB!
67 00000000000000F0189 !ldN, ldZ, ldC, ldV, bruncnd, maddr<sub>89</sub>!
```

```
I OR I
68 000000000002100000000 !or. ldAB!
69 000000000000000F0189 !ldN, ldZ, ldC, ldV, bruncnd, maddr<sub>80</sub>!
6A 00000000004100000000 !xor, ldAB!
6B 00000000000000F0189 !ldN, ldZ, ldC, ldV, bruncnd, maddr<sub>89</sub>!
! NOT !
6C 00000000008100000000 !not, ldAB!
6D 00000000000000F0189 !ldN, ldZ, ldC, ldV, bruncnd, maddr<sub>80</sub>!
! ASR, LSR, ROR i ROLC!
6E 000000000000800020000 !shr, ldC!
6F 000000000000000D0189 !ldN, ldZ, ldV, brunend, maddr<sub>80</sub>!
! ASL, LSL, ROL i ROLC!
70 000000000000400020000 !shl, ldC!
7 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 D 0 1 8 9 !ldN, ldZ, ldV, bruncnd, maddr<sub>80</sub>!
! BEOL.... BLSSEU!
72 00000000000000000B89 !brnotbrpom, maddr<sub>89</sub>!
7 3 0 0 0 0 5 0 0 2 3 0 0 0 0 0 0 0 1 8 9 !mxADDA<sub>1</sub>,mxADDB<sub>1</sub>,mxADDB<sub>0</sub>, mxPC<sub>0</sub>, ldPC, bruncnd, maddr<sub>80</sub>!
! JMP !
74 0000600000000000189 !mxPC<sub>1</sub>, ldPC, bruncnd, maddr<sub>80</sub>!
! JSR!
75 000000008000000000000 !incSP!
   77 000100000000000000000 !wrCPU!
78 000000008000000000000 !incSP!
   7A 0001000000000000000000 !wrCPU!
7B 00006000000000000189 !mxPC<sub>1</sub>, ldPC, brunchd, maddr<sub>80</sub>!
! RTI!
7D 000200000000000000000 !rdCPU!
7E 000000000000000001000 !ldPSWL!
7 F 508000004000000000000 !mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, decSP!
80 000200000000000000000 !rdCPU!
81 000000000000000002000 !ldPSWH!
! RTS!
82 508000004000000000000 !mxMAR<sub>2</sub>, mxMAR<sub>0</sub>, ldMAR, decSP!
83 0002000000000000000000 !rdCPU!
84 00100000000000000000000000000001ldDWL!
   508000004000000000000 !mxMAR2, mxMAR0, ldMAR, decSP!
86 0002000000000000000000 !rdCPU!
87 002000000000000000000 !ldDWH!
88 000040000000000000000 !ldPC!
! Opsluživanje prekida!
89 0000000000000000000000000000 !brnptprekid. maddrno!
! Čuvanie konteksta procesora !
8A 000000008000000000000 !incSP!
000100000000000000000 !wrCPU!
8D 0000000080000000000000 !incSP!
8F 000100000000000000000000 !wrCPU!
90 00000000800000000000 !incSP!
   91
92 000100000000000000000 !wrCPU!
93 00000000800000000000 !incSP
   95 000100000000000000000 !wrCPU!
! Utvrđivanje broja ulaza!
96 00000000000000800000 !ldBR!
! Utvrđivanje adrese prekidne rutine!
97 408000000000000000000 !mxMAR<sub>2</sub>, ldMAR!
98 00020000000000000000 !rdCPU!
99 006000000000000000000 !ldDWH, incMAR!
9A 000200000000000000000 !rdCPU!
9B 001000000000000000000 !ldDWL!
9C 00004000000000000100 !ldPC, brunend, maddroo!
```

Struktura upravljačke jedinice mikroprogramske realizacije je prikazana na slici 51. Upravljačka jedinica se sastoji iz sledećih blokova: blok *generisanje nove vrednosti mikroprogramskog brojača*, blok *mikroprogramski brojač*, blok *mikroprogramska memorija*, blok *prihvatni registar mikroinstrukcije* i blok *generisanje upravljačkih signala*. Struktura i opis blokova upravljačke jedinice se daju u daljem tekstu.



Slika 51 Struktura upravljačke jedinice mikroprogramske realizacije

Blok *generisanje nove vrednosti mikroprogramskog brojača* se sastoji od kombinacionih mreža KMOPR i KMADR sa multiplekserom MP i služi za generisanje i selekciju vrednosti koju treba upisati u mikroprogramski brojač mPC<sub>7...0</sub>. Potreba za ovim se javlja kada treba odstupiti od sekvencijalnog izvršavanja mikroprograma. Vrednosti koje treba upisati u

mikroprogramski brojač generišu se na tri načina i to pomoću: kombinacione mreže KMOPR koja formira signale **opr**<sub>7...0</sub>, kombinacione mreže KMADR koja formira signale **adr**<sub>7...0</sub> i razreda CW<sub>72...79</sub> prihvatnog registra mikroinstrukcije CW<sub>0...79</sub>. Selekcija jedne od tri grupe signala koje daju novu vrednost mikroprogramskog brojača obezbeđuje se signalima **brop** i **bradr** i to signali **opr**<sub>7...0</sub> ako signal **bropr** ima vrednost 1, signali **adr**<sub>7...0</sub> ako signal **bradr** ima vrednost 1 i signali CW<sub>72...79</sub> ako oba signala **bropr** i **bradr** imaju vrednost 0.

Kombinacionom mrežom KMOPR generišu se vrednosti (tabela 27) za realizaciju višestrukog uslovnog skoka na adresi 30 mikroprograma (tabela 28). U zavisnosti od toga koji od signala **INTD**, **INTE**, ..., **RTS** ima vrednost 1 zavisi koja će od vrednosti iz tabele 27 da se pojavi na linijama **opr**<sub>7...0</sub>. S obzirom da se na adresi 30 mikroprograma nalazi mikroinstrukcija sa tako kodiranim poljem *cc* da njeno izvršavanje daje vrednost 1 signala višestrukog uslovnog skoka **bropr**, vrednost na linijama **opr**<sub>7...0</sub> prolazi tada kroz multiplekser MP i pojavljuje se na ulazima mikroprogramskog brojača mPC.

Kombinacionom mrežom KMADR generišu se vrednosti (tabela 26) za realizaciju višestrukog uslovnog skoka na adresi 10 mikroprograma (tabela 28). U zavisnosti od toga koji od signala **dirreg, indreg,..., immed** ima vrednost 1 zavisi koja će od vrednosti iz tabele 26 da se pojavi tada na linijama **adr**<sub>7...0</sub>. S obzirom da se na adresi 10 mikroprograma nalazi mikroinstrukcija sa tako kodiranim poljem *cc* da njeno izvršavanje daje vrednost 1 signala višestrukog uslovnog skoka **bradr**, vrednost na linijama **adr**<sub>7...0</sub> prolazi kroz multiplekser MP i pojavljuje se na ulazima mikroprogramskog brojača mPC.

Prihvatni registar mikroinstrukcije  $CW_{0...79}$  u svojim razredima  $CW_{72...79}$  sadrži vrednost za upis u mikroprogramski brojač mPC<sub>7...0</sub> za bezuslovne skokove (tabela 24) i uslovne skokove (tabela 25) u mikroprogramu (tabela 28). Signali višestrukih uslovnin skokova **bropr** i **bradr** imaju vrednost 1 samo prilikom izvršavanja mikroinstrukcija na adresama 30 i 10 mikroprograma, respektivno, a u svim ostalim situacijama imaju vrednost 0. S obzirom da nijedan od ova dva signala nema vrednost 1 prilikom izvršavanja mikroinstrukcija kojima se realizuju bezuslovni ili neki od uslovnih skokova u mikroprogramu, vrednost određena razredima  $CW_{72...79}$  prolazi tada kroz multiplekser MP i pojavljuje se na ulazima mikroprogramskog brojača mPC<sub>7...0</sub>.

Blok *mikroprogramski brojač* sadrži mikroprogramski brojač mPC<sub>7...0</sub>. Mikroprogramski brojač mPC<sub>7...0</sub> svojom trenutnom vrednošću određuje adresu mikroprogramske memorije mMEM sa koje treba očitati mikroinstrukciju. Mikroprogramski brojač mPC<sub>7...0</sub> može da radi u sledećim režimima: režim inkrementiranja i režim skoka.

U režimu inkrementiranja pri pojavi signala takta **CLK**<sub>mPC</sub> vrši se uvećavanje sadržaja mikroprogramskog brojača mPC<sub>7...0</sub> za jedan čime se obezbeđuje sekvencijalno očitavanje mikroinstrukcija iz mikroprogramske memorije (tabela 28). Ovaj režim rada se obezbeđuje vrednošću 1 signala **inc**. Signal **inc** ima vrednost 1 ukoliko svi signali **bropr**, **bradr**, **brcnd** i **bruncnd** imaju vrednost 0. Signali **bropr**, **bradr**, **brcnd** i **bruncnd** normalno imaju vrednost 0 sem prilikom izvršavanja mikroinstrukcije koja ima takvo polje *cc* da je specificiran neki višestrukih uslovnih skokova, bezuslovni skok ili neki od uslovnih skokova i uslov skoka je ispunjen, pa jedan od ovih signala ima vrednost 1.

U režimu skoka pri pojavi signala takta **CLK**<sub>mPC</sub> vrši se upis nove vrednosti u mikroprogramski brojač mPC<sub>7...0</sub> čime se obezbeđuje odstupanje od sekvencijalnog očitavanja mikroinstrukcija iz mikroprogramske memorije (tabela 28). Ovaj režim rada se obezbeđuje vrednošću 1 signala **ld**. Signal **ld** ima vrednost 1 ukoliko jedan od signala **bropr**, **bradr**, **brend** i **brunend** normalno imaju

vrednost 0 sem prilikom izvršavanja mikroinstrukcije koja ima takvo polje *cc* da je specificiran neki višestrukih uslovnih skokova, bezuslovni skok ili neki od uslovnih skokova i uslov skoka je ispunjen, pa jedan od ovih signala ima vrednost 1.

Mikroprogramski brojač mPC<sub>7...0</sub> je dimenzionisan prema veličini mikroprograma (tabela 28). S obzirom da se mikroprogram svih faza izvršavanja instrukcija nalazi u opsegu od adrese 00 do adrese 9C, usvojena je dužina mikroprogramskog brojača mPC<sub>7...0</sub> od 8 bita.

Blok *mikroprogramska memorija* sadrži mikroprogramsku memoriju mMEM, koja služi za smeštanje mikroprograma. Širina reči mikroprogramske memorije je određena dužinom mikroinstrukcija i iznosi 80 bita, a kapacitet veličinom mikroprograma svih instrukcija procesora (tabela 28) i iznosi 256 lokacija. Adresiranje mikroprogramske memorije se realizuje sadržajem mikroprogramskog brojača mPC<sub>7...0</sub>.

Blok *prihvatni registar mikroinstrukcije* sadrži prihvatni registar mikroinstrukcije CW<sub>0...79</sub>. Prihvatni registar mikroinstrukcije CW<sub>0...79</sub> služi za prihvatanje mikroinstrukcije očitane iz mikroprogramske memorije mMEM. Na osnovu sadržaja ovog registra generišu se upravljački signali. Razredi CW<sub>0...67</sub> i CW<sub>68...71</sub> se koriste u bloku *generisanje upravljačkih signala* za generisanje upravljačkih signala operacione jedinice i upravljačke jedinice, respektivno, dok se razredi CW<sub>72...79</sub> koriste u bloku *generisanje nove vrednosti mikroprogramskog brojača* kao adresa skoka u mikrorogramu u slučaju bezuslovnih i uslovnih skokova. Upis u ovaj registar se realizuje signalom takta CLK. Signal takta CLK kasni za signalom takta CLK<sub>mPC</sub> onoliko koliko je potrebno da se pročita sadržaj sa odgovarajuće adrese mikroprogramske memorije.

Blok *generisanje upravljačkih signala* sadrži kombinacione mreže koje na osnovu sadržaja razreda CW<sub>0...67</sub> prihvatnog registra mikroinstrukcije generišu upravljačke signale operacione jedinice i na osnovu sadržaja razreda CW<sub>68...71</sub> prihvatnog registra mikroinstrukcije i signala logičkih uslova **11**, **12**, ..., **prekid** koji dolaze iz operacione jedinice generišu upravljačke signale upravljačke jedinice.

Upravljački signali blokova operacione jedinice *oper* se daju posebno za svaki blok.

Upravljački signali bloka bus se generišu na sledeći način:

- $mxMAR_2 = CW_1$
- $mxMAR_1 = CW_2$
- $mxMAR_0 = CW_3$
- $IdMAR = CW_8$
- $incMAR = CW_9$
- $mxMDR_2 = CW_5$
- $mxMDR_1 = CW_6$
- $mxMDR_0 = CW_7$
- $ldMDR = CW_{12}$
- $rdCPU = CW_{14}$
- $wrCPU = CW_{15}$
- $ldDWH = CW_{10}$
- **ldDWL** = **CW**<sub>11</sub>

Upravljački signali bloka *fetch* se generišu na sledeći način:

- $mxPC_1 = CW_{18}$
- $mxPC_0 = CW_{19}$
- $ldPC = CW_{17}$

- $incPC = CW_{16}$
- $ldIR0 = CW_{20}$
- $IdIR1 = CW_{21}$
- $IdIR2 = CW_{22}$
- $IdIR3 = CW_{23}$

Upravljački signali bloka *addr* se generišu na sledeći način:

- $ldGPRAR = CW_{28}$
- $incGPRAR = CW_{29}$
- $mxGPR = CW_{26}$
- $wrGPR = CW_{27}$
- $ldSP = CW_{24}$
- $incSP = CW_{32}$
- $decSP = CW_{33}$
- $mxADDA_1 = CW_{30}$
- $mxADDA_0 = CW_{31}$
- $mxADDB_1 = CW_{34}$
- $mxADDB_0 = CW_{35}$
- $ldCW = CW_{25}$

Upravljački signali bloka exec se generišu na sledeći način:

- $mxAB = CW_{46}$
- $ldAB = CW_{47}$
- $\mathbf{shr} = \mathbf{CW_{44}}$
- $\mathbf{shl} = \mathbf{CW_{45}}$
- $mxBB_1 = CW_{50}$
- $mxBB_0 = CW_{51}$
- $ldBB = CW_{49}$
- $mxAW_1 = CW_{54}$
- $mxAW_0 = CW_{55}$
- $ldAW = CW_{53}$
- $mxBW_1 = CW_{58}$
- $\bullet \quad mxBW_0 = CW_{59}$
- $ldBW = CW_{57}$
- $stPSWI = CW_{65}$
- $clPSWI = CW_{64}$
- $ldN = CW_{60}$
- $ldZ = CW_{61}$
- $ldC = CW_{62}$
- $ldV = CW_{63}$
- $IdPSWL = CW_{67}$
- $IdPSWH = CW_{66}$
- $add = CW_{39}$
- $sub = CW_{38}$
- $inc = CW_{37}$
- $dec = CW_{36}$
- and =  $CW_{43}$
- or =  $CW_{42}$

- $xor = CW_{41}$
- $not = CW_{40}$

Upravljački signali bloka *intr* se generišu na sledeći način:

- $IdIVTP = CW_{48}$
- $ldBR = CW_{56}$

Upravljački signali upravljačke jedinice uprav se generišu na sledeći način:  $CW_{68} \cdot CW_{69} \cdot CW_{70} \cdot CW_{71}$ 

- bradr =  $CW_{68} \cdot CW_{69} \cdot \overline{CW_{70}} \cdot CW_{71}$
- bropr =  $CW_{68} \cdot CW_{69} \cdot CW_{70} \cdot \overline{CW_{71}}$
- bruncnd =  $\overline{CW_{68}} \cdot \overline{CW_{69}} \cdot \overline{CW_{70}} \cdot \overline{CW_{71}}$
- brcnd = brnotSTART · START + brl1·l1 + brl2\_brnch · l2\_brnch + brl2\_arlog · l2\_arlog + brl3\_jump · l3\_jump + brl3\_arlog · l3\_arlog + brstore · store + brLDW · LDW + brdirreg · dirreg + brnotbrpom · brpom
- brnotSTART =  $\overline{CW_{68}} \cdot \overline{CW_{69}} \cdot \overline{CW_{70}} \cdot \overline{CW_{71}}$
- brl1=  $\overline{CW_{68}} \cdot \overline{CW_{69}} \cdot CW_{70} \cdot CW_{71}$
- brl2\_brnch=  $\overline{\text{CW}_{68}} \cdot \text{CW}_{69} \cdot \overline{\text{CW}_{70}} \cdot \overline{\text{CW}_{71}}$
- brl2\_arlog=  $\overline{\text{CW}_{68}} \cdot \text{CW}_{69} \cdot \overline{\text{CW}_{70}} \cdot \text{CW}_{71}$
- brl3\_jump=  $\overline{CW_{68}} \cdot CW_{69} \cdot CW_{70} \cdot \overline{CW_{71}}$
- $brl3\_arlog = \overline{CW_{68}} \cdot CW_{69} \cdot CW_{70} \cdot CW_{71}$
- $\bullet \quad brstore = CW_{68} \cdot CW_{69} \cdot CW_{70} \cdot CW_{71}$
- $brLDW = CW_{68} \cdot \overline{CW_{69}} \cdot \overline{CW_{70}} \cdot CW_{71}$
- brdirreg=  $CW_{68} \cdot \overline{CW_{69}} \cdot CW_{70} \cdot \overline{CW_{71}}$
- brnotpom=  $CW_{68} \cdot \overline{CW_{69}} \cdot CW_{70} \cdot CW_{71}$
- brnotprekid=  $CW_{68} \cdot CW_{69} \cdot \overline{CW_{70}} \cdot \overline{CW_{71}}$

Pri generisanju signala **branch** koriste se sledeći signali logičkih uslova koji dolaze iz blokova operacione jedinice *oper* i to:

- **START** blok *exec*,
- **11** blok *fetch*,
- **l2\_brnch** blok *fetch*,
- 12\_arlog blok fetch,
- **13\_jump** blok *fetch*,
- **13\_arlog** blok *fetch*,
- **store** blok *fetch*,
- **LDW** blok *fetch*,
- **dirreg** blok *fetch*,
- **brpom** blok *exec*
- **prekid** blok *intr*

## 4 LITERATURA

- 1. Lazić, B., *Logičko projektovanje računara*, Nauka—Elektrotehnički fakultet, Beograd, Srbija, Jugoslavija, **1994**
- 2. Živković, D., Popović, D., *Impulsna i digitalna elektronika*, Nauka—Elektrotehnički fakultet, Beograd, Srbija, Jugoslavija, **1992**.
- 3. Aleksić, T., *Računari—organizacija i arhitektura*, Naučna knjiga, Beograd, Srbija, Jugoslavija, **1985**.
- 4. Stallings, W., *Computer Organization and Architecture*, Prentice-Hall, Englewood Cliffs, New Jersey, USA, **1996**.
- 5. Patterson, D., Hennessy, J., Goldberg, D., *Computer Architecture—A Quantitative Approach*, Morgan Kaufmann Publishers Inc., San Francisco, California, USA, **1996**.
- 6. Flynn, M., *Computer Architecture: Pipelined and Parallel Processor Design*, Jones and Bartlett, USA, **1995**
- 7. J. Djordjevic, A. Milenkovic, N. Grbanovic, "An Integrated Educational Environment for Teaching Computer Architecture and Organisation," IEEE MICRO, May 2000.pp. 66-74.
- 8. J. Djordjevic, M. Bojovic, A. Milenković, *An Integrated Educational Environment for Computer Architecture and Organisation*, Proceedings of the Symposium on Education and Employment, France, September, 1998.
- 9. J. Djordjevic, A. Milenkovic, S. Prodanovic "A Hierarchical Memory System Environment," IEEE TC Computer Architecture Newsletter, March 1999.
- 10. J. Đorđević, B. Nikolić, *Vizuelni simulator edukacionog računara*, Zbornik radova IT 2001, Žabljak, Jugoslavija, Mart 2001.
- 11. J. Djordjevic, R. N. Ibbett, M. R. Barbacci, *Evaluation of computer architectures using ISPS*, Proc. of IEE, Vol. 127, Pt. E. No. 4, pp. 126-131, July 1980.
- 12. J. Djordjevic, M. R. Barbacci, B. Hosler, *A PMS Level Notation for the Description and Simulation of Digital Systems*, The Computer Journal, Vol. 28, No. 4, pp. 357-365, 1985.
- 13. S. Miladinović, J. Đorđević, A. Milenković, *Programski sistem za grafički opis i simulaciju digitalnih sistema*, Zbornik radova ETRAN 1997, Zlatibor, Jugoslavija, Jun 1997.
- 14. N. Grbanovic, J. Djordjevic, B. Nikolić, *The Software Package Of An Educational Computer System*, prijavljen za objavljivanje u IJEEE, England, October, 2002.
- 15. J. Đorđević, B. Nikolić, *Neki Aspekti Realizacije Vizuelnog Simulatora Edukacionog Računara*, , Zbornik radova IT 2001, Žabljak, Jugoslavija, Mart 2001.
  - 16. J. Đorđević, T. Borozan, B. Nikolić, *Softversko okruženje za simulaciju računara*, Zbornik radova ETRAN 2001, Bukovička Banja, Jugoslavija, Jun 2001.
- 17. J. Djordjevic, A. Milenkovic, I. Todorovic, D. Marinov, "CALCAS: A Computer Architecture Learning and Knowledge Assessment System," IEEE TC Computer Architecture Newsletter, March 1999.

- 18. A. Milenkovic, Nikolić, B., J. Djordjevic, "CASTLE, *Computer Architecture Self-Testing and Learning System*," WCAE 2002, Workshop on Computer Architecture Education, Anchorage, Alaska, May 26, 2002.
- 19. Đorđević, J., *Priručnik iz arhitekture računara*, Elektrotehnički fakultet, Beograd, **1997**.
- 20. Đorđević, J., *Priručnik iz arhitekture i organizacije računara*, Elektrotehnički fakultet, Beograd, **1997**.
- 21. Đorđević, J., Grbanović, N., Nikolić, B., *Arhitektura računara*, *Edukacioni računarski sistem*, *Priručnik za simulaciju sa zadacima*, Elektrotehnički fakultet, Beograd, **2002**.